TWI374327B - Method of manufacturing thin film transistor array panel and liquid crystal display - Google Patents

Method of manufacturing thin film transistor array panel and liquid crystal display Download PDF

Info

Publication number
TWI374327B
TWI374327B TW093118778A TW93118778A TWI374327B TW I374327 B TWI374327 B TW I374327B TW 093118778 A TW093118778 A TW 093118778A TW 93118778 A TW93118778 A TW 93118778A TW I374327 B TWI374327 B TW I374327B
Authority
TW
Taiwan
Prior art keywords
color filter
film
layer
panel
forming
Prior art date
Application number
TW093118778A
Other languages
English (en)
Other versions
TW200510891A (en
Inventor
Dong Gyu Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200510891A publication Critical patent/TW200510891A/zh
Application granted granted Critical
Publication of TWI374327B publication Critical patent/TWI374327B/zh

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133354Arrangements for aligning or assembling substrates
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Description

1374327 玖、發明說明: I:發明所屬之技術領域3 發明領域 本發明係有關製造薄膜電晶體陣列面板及液晶顯示器 5 的方法。 I:先前技術3 發明背景 液晶顯‘示器(LCD)係為最普遍使用的平板顯示器之 一。一LCD包含兩個基板設有可產生電場的電極,而有一 10 間隙介於其間,並有一液晶(LCD)層會填滿該間隙。LCD可 藉施加電壓於該等電極而在LC層中產生電場以顯示出影 像,該等電場會決定LC層中之LC分子的定向來調整入射光 的偏振。 LCD含有許多的像元呈矩陣排列,並有多數的信號線 15 供驅動該等像元,例如可傳輸掃描信號的閘極線,及可傳 輸資料信號的資料線等。各像元會包含一像元電極,一濾 色膜,及一薄膜電晶體(TFT)連接於該等閘極線和資料線來 控制資料信號。 該LCD之一基材稱為TFT陣列面板,其含有該等閘極 20 線、資料線、像元電極、和TFT等,而另一面板含有該等濾 色膜可顯示色彩。 亦有建議該等濾色膜可被設在該TFT陣列面板上,以 減少該二面板之間的對準失誤程度以獲得較大的孔隙比。 但是,該等濾色膜的對準仍是一大課題,因為對準失 5 1374327 誤會產生不良的顯示特性。 【發"明内容】 發明概要
,種製造薄膜電晶體陣列面板的方法乃被提供,其包 5 含:在一基材上製成一閘極線含有一閘極電極;沈積一間 絕緣層;在該閘絕緣層上製成一電阻接觸層;在該電阻接 觸廣上的至少一部伤製成一資料線含有一源極電極和一淡 極電極;製成一對準鍵含有與該資料線相同的料層;塗佈 一第/感光膜以作為一濾色膜;利用該對準鍵來對準一滤 1〇色膜罩體與設有第一感光膜的基材;藉曝光及顯影該第一 感光膜來製成一第一濾色膜;及製成一像元電極連接於該 没極電極。 該方法更包含:在像元電極底下製成一鈍化層。 該純化層可被设在该渡色膜上或於其底下。 15 該鈍化層可包括氮化矽,氧化矽,或有機絕緣體。
該方法可更包括:塗佈一第二感光膜以作為一濾色 膜;利用該對準鍵來對準該濾色膜罩體與設有第二感光膜 的基材;藉曝光及顯影該第一感光膜來製成一第二濾色 膜,塗佈一第三感光膜以作為一濾色膜;利用該對準鍵來 2〇對準该濾色膜罩體與設有第三感光膜的基材;藉曝光及顯 影該第一感光膜來製成一第三濾色膜,其中該第一至第三 濾、色膜會顯示紅色、綠色及藍色。 δ玄第一至第三濾色膜中之相鄰兩者可互相部份重疊。 該半導體層、電阻接觸層、資料線、與汲極電極等係 6 ^/4327 以單一光蝕刻步驟來製成。 一種製造LCD的方法亦被提供,其包含:製成一第— 面板含有一閘極線,一半導體層,一資料層,一汲極電極, —對準鍵係由與資料線相同的料層所製成,及一像元電極 5 連接於資科線;製成一第二面板面對該第一面板;利用該 對準鍵來對準第一面板和第二面板;及組合該第一面板與 第二面板。 圖式簡單說明 本發明將參照所附圖式來詳述其實施例俾更容易瞭 10 解;其中: 第1圖為本發明一實施例之LCD基材的示意圖; 第2圖為本發明一實施例之LCD的TFT陣列面板之佈局 示意圖; 第3圖為本發明一實施例之LCD的TFT陣列面板之佈局 15 圖; 第4圖為第3圖之TFT陣列面板沿IV - IV ’線的截面圖; 第5A、6A、7A、9A、. 10A圖為第3及4圖中之TFT陣列 面板於本發明一製造方法實施例之各中間步驟的佈局圖; 第 5B、6B、7B、9B、10B 圖分別為第 6A、7A、9A、 20 10A圖中之TFT陣列面板沿 VB~VB,,VIB-VIB,,WB-VDB,, JX-K’,及X-X’線的截面圖; 第8圖為一設於TFT陣列面板上之濾色帶的對準鍵及 一設於罩體上之濾色帶對準鍵的佈局圖; 第11圖為本發明另一實施例之LCD的TFT陣列面板之 7 1374327 佈局圖; 第12圖為第11圖中之TFT陣列面板沿χη_χπ,的截面 圖; 第13圖為第11圖中之TFT陣列面板沿xm_x瓜,的截面 5 圖; 第14A圖為第11〜13圖中之TFT陣列面板在本發明— 實施例的製造方法之第一步驟的佈局圖; 第14B與14C圖為第14A圖中之TFT陣列面板分別沿X jyB_ XIVB’與XIVC-XIVC’線的截面圖; 10 第15A與15B圖為第14A圖中之TFT陣列面板分別沿 XIVB-XIVB’與XIVC-XIVC’線’而示出第;[4B與14C圖之後續 步驟的截面圖; 第16A圖為該TFT陣列面板在第15A與15B圖之後續步驟 的佈局圖; 15 第16B與16C圖為第16A圖中之TFT陣列面板分別沿XVIB- XVIB’與XVIC-XVIC’線的截面圖; 第 17A、18A、19A及 17B、18B、19B圖為第 16A 圖中 之TFT陣列面板分別沿XVIB~XVIB,及xvic-XVIC,線,而示 出第14B與14C圖之後續步驟的截面圖; 20 第20A圖為一 TFT陣列面板在第19A與19B圖之後續步 驟的佈局圖; 第20B與20C圖為第20 A圖之TFT陣列面板分別沿 XXB-XXB’及XXC-XXC’線的截面圖; 第21A圖為一 TFT陣列面板在第20A〜20C圖之後續步 8 驟的佈局圖;而第21B和21C圖為第21A圖之TFT陣列面板分 別沿XX IB·XXIB,和XX IC-XX 1C,線的截面圖; 第22圖為本發明另一實施例之TFT陣列面板的佈局 圖;及 第23圖為第22圖之面板沿ΧΧΠΙ-ΧΧΙΠ,線的截面圖。 t實施方式1 較佳實施例之詳細說明 本發明現將參照所附圖式來更完整說明於後,各圖中 係示出本發明的較佳實施例。但,本發明亦能以許多不同 形式來實施,而不應受限於所述之各實施例。 在各圖中,該等料層、薄膜、區域等之厚度會被誇大 以便清楚說明。各相同的標號係指相同的元件。應請瞭解, 當一元件例如一層、膜、區域或基材被述為“設在另一元 件上”時’其可能係直接設在該另一元件上,或亦可能有 中介元件存在其間。相反地’當一元件被述為係“直接設 在另一元件上”時,則將沒有中介元件存在。 現在,依據本發明之實施例的薄膜電晶體陣列面板及 其製造方法等將參照所附圖式來說明。 依據本發明一實施例的LCD係參照第1及2圖來說明。 第1圖為本發明一實施例之LCD基材的示意圖。 晴參閲第1圖,一基材1較好是由玻璃所製成,而包含 有夕數個譬如六個元件區域10〜60。當該基材1係被用來作 為TFT陣列面板時,各元件區域1〇〜6〇皆會包含一顯示區域 11〜61各設有多數的像元區域及一周邊區域12〜62。該顯 1374327 示區域11〜61設有多數的TFT,信號線,像元電極,及紅、 綠藍色的濾光膜等,它們會呈矩陣排列,而該周邊區域12 〜62會設有例如信號線的接墊等元件可連接於外部驅動裝 置’及一共同電壓線可由一外部裝置傳輸一共同電壓至— 5 共同電極。 上述LCD的元件包含多數的薄膜圖案係由若干光微影 及蝕刻步騾所製成。該等薄膜圖案會利用設在基材丨之外部 區域70上的對準鍵等來互相對準。 第2圖為本發明一實施例之LCD的TFT陣列面板之佈局 10 示意圖。 請參閱第2圖,有多數的TFTs ’及多數的像元電極191 電連接於該等TFTs,與多數的信號線包括互相交叉的閘極 線121和資料線171等,會被設在一由點線所包圍的顯示區 内。在該顯示區外圍的周邊區域2中,該等閘極線12ι和資 15料線179的擴張部129和179會被設來連接於閘極驅動ICs和 資料驅動ICs ’以接收被供入該等閘極線121和資料線171的 信號。 此外,一對準鍵178最好是由相同於資料線171的料層 所製成,會被設在該周邊區2的外部區域處。該對準鍵178 20係可用來對準各遽色膜,而包含一橫向部781與一縱向部 782。由於該對準鍵178是設在該周邊區外部,故該τρηρ陣列 面板在被分割後不會包含該對準鍵178。 一LCD的TFT陣列面板將參照第3及4圖來詳細說明。 第3圖為本發明一實施例之LCD的TFT陣列面板之佈局 10 1374327 圖,而第4圖為第3圖之面板沿IV-IV,線的截面圖。 有許多可供傳輸閘極信號的閘極線121係被設在—絕 緣基材110上。各閘極線121會沿橫向延伸,且各閘極線121 的許多部份會形成閘極電極124等。各閘極線121會包含多 5 數的凸部127下突出,及一端部129具有較大面積可與另一 層或一外部裝置接觸。 該等閘極線121包含二薄膜各具有不同的物理性質,即 一下膜211與一上膜212。該下膜211最好是由低電阻金屬製 成,包括含A1金屬例如A1及A1合金,含Ag金屬例如Ag及Ag 10 合金,或含Cu金屬例如Cu及Cu合金等,俾可減少閘極線121 中的信號延遲或電壓減降。另一方面,該上膜212最好係由 例如Cr、Mo ' Mo合金、Ta、Ti等材料來製成,它們會與其 它材料例如ITO及IZO等具有良好的物理、化學及電接觸特 性。这下膜材料與上膜材料之一優良組合例係為Cr和Ai_Nd 15 合金。在第4圖中,該等閘極電極124的下膜和上膜係分別 以標號241與242來表示,而凸部127的下膜和上膜則分別以 271和272來標示,且端部129的下膜和上膜係分別標示為 291 和 292。 該等閘極線121亦可具有一單層結構,或者包含三或更 20 多層。 此外,該上膜212和下膜211的側邊會相對於該基材11〇 的表面呈斜傾,而其斜角約在30〜80度之間。 一閘極絕緣層140較好是由氮化矽(SiNx)所製成,而會 被設在閘極線121上。 11 1374327 多數的半導體條帶151最好是由氫化的非結晶矽(簡稱 a-Si”)或多晶矽來製成,而設在閘絕緣層14〇上。各半導 體條▼ 151會沿縱向延伸,並具有多數的凸部154朝向閘極 電極124岔出。各半導體條帶151的寬度在靠近閘極線i2i處 5會變大,因此該半導體條帶151會覆蓋閘極線121的較大面 積。 許多的電阻接觸帶和島161及165等較好是以矽化物或 η型雜質重摻雜的n+氫化a_si來製成,而設在半導體條帶i5i 上。各電阻接觸帶161具有多數的凸部163,且該等凸部163 10和電阻接觸島165會成對地設在半導體條帶151的凸部154 上。 該等半導體條帶151和電阻接觸物161及165的側邊會 相對於基材110的表面斜傾,而其斜角最好是在約3〇〜8〇度 之間。 15 多數的資料線171、汲極電極175、及儲存電容導體177 荨會被设在該等電阻接觸物161與165及閘極絕緣層140上。 該等資料線171可傳輸資料電壓,而會沿縱向延伸來與 閘極線121交又。各資料線171含有許多的分枝會朝向汲極 電極175突出而形成許多的源極電極173,且其會有一端部 20 I79具有較大面積可與另一層或一外部裝置接觸。各對源極 電極173和汲極電極175會相隔一閘極電極124來相對分 開。一閘極電極124,一源極電極173,與一汲極電極175, 及一半導體條帶151的凸部154等會共同形成— TFT,其具有 一通道設在該源極電極173與汲極電極175之間的凸部154 12 中。 該等儲存電容器導體177會疊覆閘極線121的凸部127。 該等資料線171、及極電極175、及儲存電容器導體177 亦各包含一下膜711、751、771等,較好是由含A1金屬,含 5 Ag金屬或含Cu金屬所製成,及一上膜712、752、772等設 於其上且較好是由Cr ’ Mo,Mo合金,Ta或Ti所製成。各資 料線171皆包含一端部179具有較大面積可與另一層或外部 裝置接觸。 如同閘極線121 ’該等資料線171、及極電極175、及儲 10存電容器導體177等之下膜711、751、771和上膜712、752、 772亦具有推拔狀側邊,且其斜角係約為3〇〜8〇度。 '•亥荨電阻接觸物161和165係僅介設於下層的半導體條 帶151和上層的資料線171與汲極電極175之間,而可減少其 間的接觸電阻。該等半導體條帶151含有許多未被資料線 15 171和汲極電極175所覆蓋的曝露部份,例如位於源極電極 173與汲極電極175之間的部份。雖該等半導體條帶15丨在大 部份位置係比資料線171更窄,但如前所述其寬度在靠近閘 極線處會變大,而使該表面的廓形變平順,故能防止該等 資料線171中斷。 20 一第一鈍化層801較好是由氮化矽或氧化矽所製成,而 被設在該等資料線171,汲極電極175,儲存導體177,及半 導體條帶151的曝露部份上。 有多數紅、綠、藍色的濾色帶23〇R、230G、230B等會 設在第一鈍化層801上。該各濾色帶230R、23〇g、230B係 13 1374327 被設在二相鄰的資料線171之間,並沿縱向延伸。該等濾色 帶230R、230G、230B不會被設在一周邊區域上,其中設有 資料線171的端部179。該等濾色帶230R、230G、230B具有 多數的開孔位於汲極電極175和儲存電容器導體177上,並 5具有推拔侧壁。相鄰之濾色帶230R、230G、230B的邊緣會 互相吻合。但是,該各邊緣亦可重疊而來遮擋該等像元區 域之間的光漏,且該等邊緣亦可呈推拔狀或比其它部份更 薄,以改善疊覆層的階狀範圍,並可平坦化一表面來防止 LC分子的配向失誤。最好該等重疊部份能完全地覆蓋資料 10 線 171。 ' 一第二鈍化層802會設在相鄰的濾色帶R,g,B上。該 第二鈍化層802最好是由具有良好平坦特性的感光有機材 料來製成,或為低介電絕緣材料例如以電漿加強的化學氣 相沈積(PECVD)法製成的a-si:C:0及a-si:0:F等。 15 該鈍化層180具有多數的接觸孔182、185、187等會分 別曝露出資料線171的端部179 ’汲極電極175,和儲存導體 177。此外,該鈍化層180和閘極絕緣層14〇亦會具有接觸孔 181等曝露出閘極線121的端部129。該等接觸孔181、182、 185、187皆具有斜傾的側壁,且接觸孔185和187係設在濾 2〇 色帶23〇R、230G及230B的開孔内。因此,該第一和第二鈍 化層180在各接觸孔181、182、185、187内的邊界將會互相 吻合。但是,該等接觸孔185和187亦可曝露濾色帶230R、 230G、230B的頂面來形成階狀廓形。 多數的像元電極190和接觸輔助物81、82等最好係由 14 1374327 ITO或IZO所製成,而被設在該等鈍化層18〇上。 該等像元電極190會透過該等接觸孔185和187來實體 地電連接於汲極電極175和儲存電容器導體177,因此該等 像元電極190能由汲極電極175接收資料電壓,並將之傳送 5 至儲存電容器導體177。 被供以該資料電壓的像元電極19〇會與另一面板2〇〇上 的共同電極270-起配合來產生電場,而會使設於其間之“ 層中的LC分子重新定向。 一像元電極190會與一共同電極27〇來形成一液晶電容 器’其在該TFT切閉之後將會儲存所施電壓。另一附加的電 谷器稱為“儲存電容器’,,其係並聯於該液晶電容器,而 用來加強電壓儲存能力。該等儲存電容器可藉重疊像元電 極19〇與相鄰的閘極線121(稱為“在前閘極線,,)而來形 成。該等儲存電容器的電容,即儲存電容,乃可藉在問極 線121提供凸部127以增加重疊面積而來增加,及藉提供該 等儲存電容器導體m而來增加,它們會連接於該等像元電 極190並重疊像元電極190底下的凸部127而來減少該等端 子之間的距離。 像元電極19 0會重疊閘極線2 ;t與資料線工7 i等而來增 20加孔隙比,但係可選擇的。 該等接觸輔助物81和82會分別經由接觸孔181和182來 連接於閘極線121的曝露端部129和資料線171的曝露端部 179。該等接觸輔助物81和82會保護該等曝露端部129和 I79,並補強該等曝露端部129和179與外部裝置之間的黏 15 1374327 接。 依據本發明之另一實施例,該等像元電極190係由透明 的導電聚合物所製成。就一反射式LCD而言,該等像元電 極190會由不透明的反射金屬製成。在此等情況下,該等接 5 觸輔助物81和82可由與像元電極190不同的材料,例如ΙΤ〇 或ΙΖΟ來製成。 依據本發明一實施例來製造第3及4圖所示之TFp陣列 面板的方法,現將參照第5A至10B圖及第3,4圖來詳細說 明。 10 第5A、6A、7A、9A及10A圖為第3,4圖之TFT陣歹面 板在其製造方法之各中間步驟的佈局圖。而第5B、6B、7β、 9Β及10Β圖分別為第6Α、7Α、9Α、10Α圖中之TFT陣列面 板沿 VB-VB,,VIB-VIB,’ WB-WB,,KB-KB,,χ_χ, 等各截線的剖視圖。第8圖為一設於該TFT陣列面板上之渡 15色帶的對準鍵,及一設於一罩體上之濾色帶對準鍵的佈局 圖。 二導電膜,即一下導電膜與一上導電膜會被依序濺鍍 在一絕緣基材110例如透明玻璃上。該下導電臈最好是由— 金屬所製成’譬如Cr、Mo、Mo合金包括Mow等,其會與 20 IT〇或IZ0具有良好的接觸特性,而具有大約500A的厚度。 該上導電膜最好係由含八丨金屬所製成,且具有約25〇〇人的厚 度為宜。 凊參閲第5A及5B圖,該上導電膜和下導電膜會依序地 被以一光阻圖案來光蝕刻圖案化,而製成許多的閘極121各 16 1374327 包含多數的閘極電極124和凸部127等。雖該等下膜211和上 膜212可在不同的條件下分開地蝕刻,但它們亦可同時地蝕 刻’最好是使用一A1蝕刻劑,其包含8〜15%的CH3COOH, 5〜8%的HN〇3,50〜60%H3P〇3,及剩餘比例的水等,其能 5 以指定的斜傾廊形來钱刻A1和Mo。 請參閱第6A與6B圖,在接續地沈積一閘極絕緣層 140 ’ 一本徵a_si層’及一非本徵a_sj層之後’該非本徵a_si 層和該本徵a-si層會被光蝕刻來形成多數的非本徵半導體 條帶164’及多數的本徵半導體條帶151包括凸部154等設在 10閘極絕緣層140上。該閘絕緣層140最好是由厚度約2000〜 5000A的氮化矽所製成’而其沈積溫度在約250〜50CTC之 間為宜。 清參閲第7A及7B圖,一導電層包含一下導電膜與一上 導電族會被濺鍍並蝕刻來製成多數的資料線171,包括多數 15的源極電極173,汲極電極175,儲存電容器導體177等,及 一對準鍵178包括一縱向部781與一橫向部782等可供對準 濾色帶(如第8圖所示”該下導電膜最好係由金屬製成,例 如Cr、Mo、Mo合金包括m〇W等’其會與ITO或IZO具有良 好的接觸特性,並有大約5〇〇A的厚度。該上導電膜最好是 20由含A1金屬所製成,並最好具有大約2500Λ的厚度。 然後,該等非本徵半導體條帶164未被資料線171、汲 極電極175。儲存電容器導體177等所覆蓋的部份,將會被 除去而來製成多數的電阻接觸帶161,包括多數的凸部163 和電阻接觸島165等,並曝露出部份的本徵半導體條帶 17 1374327 。然後最好進行氧電漿處理來穩定化該等半導體條帶 151的曝露表面。 請參閱第9A及9B圖,一由氮化矽所製成的第一鈍化層 8〇1會被沈積且一可作為濾色帶的感光膜會被塗佈在第— 5鈍化層801上。該感光膜包含光敏性的可光聚合化成分,包 括光聚合化起發劑、單體、黏劑等,及非水性的分散物, 包括紅、綠、藍色料中之一者。 一曝光罩(未示出)會利用對準鍵178與該罩體上的對準 鍵55來對準該基材11〇,且該感光膜會透過該罩體來曝光。 10該感光膜嗣會被顯影來製成一種濾光帶230R、230G年 230B。 其匕的一感光膜包含有紅、綠、藍色料中之其餘二種 者,將會接續以相同方式來塗佈及圖案化,而製成其餘的 兩種濾色帶230R、230G或230B。該等濾色帶230R、230G、 15 230B具有多數的開孔會曝露出該第一鈍化層8〇1位在汲極 電極175和儲存電容器導體177上的部份。該等濾色帶 230R、230G、230B的開孔可由上述步驟或以另一個別步驟 來製成。 第8圖所示的對準鍵178與55僅為一例,尚有各種修正 20變化可被實施。例如’每一紅、綠、藍濾色帶230R、230G、 230B皆設有一組對準鍵。該對準鍵178和55的形狀係可被改 變0
由於該對準鍵178是以該等資料線171的同一層來製 成,而該等資料線171係被佈設在濾色帶23〇R、230G、230B 18 1374327 而第13圖為第11圖之面板沿ΧΠ-ΧΠΓ線的截面圖。 請參閱第11〜13圖’本實施例之TFT陣列面板的疊層結 構係幾乎相同於第3及4圖所示者。
即有多數的閘極線121包含多數的閘極電極124,及多 5 數的儲存電極線131包含多數的儲存電極135等,會被設在 —基材110上,並有一閘極絕緣層140,多數的半導體條帶 151包含多數的凸部154,及多數的電阻接觸帶161包含多數 的凸部163和多數的電阻接觸島165等,會依序地設於其 上。多數的資料線171包含多數的源極電極173及多數含有 10 擴張部的及極電極175等會被設在電阻接觸物161及165 上’並有多數的濾色帶230R、230G及230B等及一鈍化層 180(相當於第4圖中的第二鈍化層802)會被設於其上。多數 的接觸孔181、182、185等會被設在鈍化層180和閘極絕緣 層140中’並有多數的開孔會被設在濾色帶23〇R、23〇g、 15 230B中。多數的像元電極190和接觸輔助物81與82等會被設
在該鈍化層180上。 不同於第3及4圖所示的TFT陣列面板,本實施例的TFT 陣列面板設有多數的儲存電極線131,其係與閘極線121分 開地形成於沒有凸部之閘極線121的相同膜層上。該等儲存 20電極線131會被供以—預定電壓,譬如該共同電壓,且它們. 具有一下膜311及一上膜312。並未設有如第3及4圖所示的 儲存電容器導體177,該等汲極電極175會延伸來疊覆儲存 電極線131而形成儲存電容器。若重疊該等閘極線121與像 7L電極m所產生的健存電容足夠,則該等儲存電極線 20 1374327 可以省略。該等儲存電極線131可佈設靠近於閘極線121等 來增加孔隙比。 又’在該等濾色帶230R、230G、230B底下並沒有額外 增設的純化層’而該等濾色帶的開孔會與接觸孔185等吻合 5 匹配。 此外’半導體條帶151會具有與資料線171、汲極電极 I75以及下層的電阻接觸物161和165等幾乎相同的平面形 狀。但是,該等半導體條帶151的凸部154含有某些曝露部 份’它們未被資料線171和汲極電極175所覆蓋,例如位柃 10源極電極173與汲極電極175之間的部份。 第3及4圖所示iLCD的TFT陣列面板的許多前述特後 亦可適用於第11〜13圖所示的TFT陣列面板。 現在’一依據本發明的實施例來製造第圖所币 之TFT陣列面板的方法,將參照第11〜20B圖來詳細說明。 15 第14A圖為第11〜13圖中所示之TFT陣列面板在該製 造方法實施例之第一步驟的佈局圖;第14B及14C圖分別為 第14A圖之面板沿XIVB-XIVB,和X WC-XIVC,線的截面圖; 第15A及15B圖分別為第14a圖之面板沿XIVB-XIVB,和X ίγ C_X[VC’線的戴面圖’而示出第14B與14C圖的後續步驟;第 20 16A.圖為該面板在第15A與15B圖之後續步驟的佈局圖;第
16B和16C圖為第16A圖之面板分別沿X viB- XVIB,和X vjc、 XVIC’的截面圖;第 17A、i8A、19A和 17B、18B、19B圖為 第16A圖之面板分別沿X VIB- XVIB,和X VIC- XVIC,線的截雨 圖,而示出第14B與14C圖的後續步驟;第20A圖為一 TFT 21 1374327 陣列面板在第19A與19B圖之後續步驟的佈局圖;第2〇b與 20C圖為第20A圖之面板分別沿X ΧΒ- XXB,及xxc- XXC,線 的截面圖;第21A圖為一TFT陣列面板在第20A〜20C圖之 後續步驟的佈局圖;第21B與21C圖為第21A圖之面板分別 5 沿 ΧΧΙΒ·ΧΧΙΒ,和 XXIC-XXIC,線的截面圖。 請參閱第14Α〜14C圖,多數的閘極線121包含多數的 閘極電極124等及多數的儲存電極線131可藉沈積及光蝕刻 一導電臈來製設在一基材110上。 請參見第15Α和15Β圖,一閘極絕緣層140,一本徵a-si 10 層150,及一非本徵a-si層160會依序以CVD法來沈積,而使 各層140、150、160之厚度分別為約1500〜5000A,500〜 2000A,及300〜600A。一導電層17〇包含一下膜7〇1和上 膜702會被濺鍍沈積,且一厚度約為1〜2μιη的光阻膜50會 被覆設在導電層170上。 15 該光阻膜50會透過一曝光罩(未示出)來曝光’嗣會被顯 影,因此該顯像光阻具有一位置會受其厚度所影響。第16Β 與16C圖所示的光阻包含許多的第一至第三部份會具有減 少的厚度《該第一部份位在佈線區Α上,第二部份位在通道 區C上,而分別以編號52和54來標示,但設有編號指向位於 20 其餘區域B上的第三部份,因為它們幾乎具有零厚度而會曝 現底下的導電層170部份。該第二部份54對第一部份52的厚 度比會依據該各接續步驟中的製程條件而來調整。最好第 二部份54的厚度係等於或小於第一部份52的一半,具言 之,等於或小於4000A。 22 1374327 該光阻的位置取決厚度得以某些技術來獲得,例如在 曝光軍上設置不同的半透明區及透明區和擋光的不透明區 等。該等半透明區可具有一孔隙圖案,一方格圖案,一薄 膜具有中度透光率或中等厚度。當使用一孔隙圖案時,最 5 好s玄等孔隙的寬度或間距係小於光微影之曝光器的解析 度。另一例係使用可重流的光阻。詳言之,當一由可重流 材料製成的光阻圖案利用一僅具有透明區和不透明區的正 常曝光罩來形成時,其會進行重流程序而流入沒有光阻的 區域上,遂形成較薄的部份。 10 該等光阻52和54的不同厚度在使用適當的製程條件時 將能選擇性地蝕刻底下料層。因此,多數的資料線171包含 多數的源極電極173,多數的没極電極175,與一用於濾色 帶的對準鍵178(示於第2及8圖),以及多數的電阻接觸帶161 包含多數的凸體163,多數的電阻接觸島165,及多數的半 15 導體條帶151包含多數的凸部154等,將可藉一系列的蝕刻 步驟來製成如第16A、19A、19B圖所示。 為了說明之便,在佈線區A中之導電層170、非本徵a_si 層160及本徵3-8丨層15〇的部份係稱為第一部份’而在通道區 C中之導電層no、非本徵a-Si層160、和本徵a-si層150的部 2〇 份係稱為第二部份,另在其餘區域B中之導電層170、非本 徵a-si層160、和本徵a_si層150的部份則稱為第三部份。 製成如此結構的順序例如下所述: (1)除去佈線區A上之第三部份的導電層17〇、非本徵 a-si層 160及本徵a_s^15〇 ; 23 1374327 (2) 除去第二部份54的光阻; (3) 除去通道區C上之第二部份的導電曾170和非本徵 a-si層 16〇 ;及 (4) 除去第一部份52的光阻; 5 另一例的順序如下所述: (1) 除去第三部份的導電層170 ; (2) 除去第二部份54的光阻; (3) 除去第三部份的非本徵a-si層160和本徵a-si層15〇 ; (4) 除去第二部份的導電層170 ; 10 (5)除去第一部份的光阻;及 (6)除去第二部份的非本徵a-si層160。 該第一例將被詳細說明。 清參閱第17A與17B圖,在其餘區域b中之曝露的第三 部份之導電層17 0會被以濕蝕刻或乾蝕刻來除去,以曝現底 15下之第三部份的非本徵3_^層16〇。一含A1金屬臈最好係被 濕蝕刻,而一含Mo金屬膜可被以乾蝕刻和濕蝕刻來蝕刻。 該等下膜和上膜可在相同的蝕刻條件下來同時姓刻。 標號174係指導電層170的部份,包括互相連接的資料 線171和汲極電極175等,而其下膜和上膜分別示為741與 20 742。該乾蝕刻亦會蝕掉光阻52和54的頂部。 在此步驟中,將會製成一濾色帶的對準鍵178。 請參閲第18A與18B圖,纟區域B中之第三部份的非本 徵a-si層160和本徵a-si層150會被以乾蝕刻來除去,且第二 部份54的光阻會被除去而曝現第二部份的導體174。該第二 24 1374327 部份54的光阻與第三部份的非本徵a-si層160和本徵3_以層 150之去除係可同時或分開地來進行。殘留在通道區域C上 之第二部份54的光阻將可被灰化去除。 該半導體條帶151會在此步驟製成,而標號164係指該 5非本徵a-si層160的部份,包括互相連接之電阻接觸帶ΐ6ι和 島165等,其係稱為“非本徵半導體條帶,’。 .該導電層170的下膜701,該非本徵34層16〇,及本徵 a-si層150會被依序乾蝕刻來簡化製程。於此情況下,該三 薄膜料層701、160、150等的乾蝕刻係可在單一蝕刻室中定 10 位來進行。 請參閱第19A與19B圖,在通道區C上之第二部份的導 體I74和非本徵a-si條帶,以及第一部份η的光阻將會被 除去。 如第19B圖所不,在通道區c上之本徵半導體條帶151 15的凸部154之頂部亦會被除去來減少厚度,且第一部份52的 光阻會被蝕刻至預定厚度。 以此方式,各導體174將會被分成所要製成的一資料線 171和多數的汲極電極175,而各非本徵半導體條帶164則會 被分成一電阻接觸帶161和多數的電阻接觸島165等。 β月參閲第20A〜20C圖,多數的濾色帶23〇R、23〇G、 230B等可藉塗佈分別含有紅、綠、藍色料的感光有機膜, 蜗利用對準鍵178與55來對準-具有如第8圖所示之對準鍵 55的曝光(未不出)及該基材⑽’再依序曝光及顯影該等 有機膜而來製成。 25 1374327 請參閱第19、2〇A及2〇B圖,該鈍化層180、渡色帶 230R、230G、230B,及閘極絕緣層140等會被蝕刻圖案化 來製成多數的接觸孔181、182、185等。 最後’如第11〜13圖所示,許多的像元電極190和接觸 5 輔助物81與82等會藉濺鍍及光蝕刻一ITO或IZO層而來設 在該等濾色帶230R、23〇G、23〇B上。該IZO膜的蝕刻可包 括使用Cr餘刻劑的濕蝕刻,例如HN03/(NH4)2Ce(N03)6/H2〇, 其不會經由接觸孔182、183、185等來侵蝕該閘極線121、 資料線171、汲極電極175等之曝露的A1部份。 10 由於依本發明一實施例的TFT陣列面板之製造方法係 使用單一的光微影製程來同時地製成該等資料線171、汲極 電極175、半導體151、及電阻接觸物16ι、165等,故該製 程會因省略一光微影步驟而較簡化。 本發明之一實施例的LC D將參照第2 2與2 3圖來詳細說 15 明。 第22圖為本發明之另一實施例的TFT陣列面板佈局 圖’而第23圖為第22圖之TFT陣列面板沿χχπ!_χχ瓜,線的 截面圖。 多數的閘極線121和儲存電極線131會被設在一絕緣基 20 材110上。 該等閘極線121會沿橫向延伸,並互相分開而能傳輸閘 極仏號。各閘極線121包含多數的凸體可形成閘極電極 124,及一端部129具有較大面積可供接觸另一層或一外部 裝置。 26 1374327 ,各錯存電極線131會沿橫向延#,並含有多數的凸體可 形成儲存電極133。各儲存電極133係呈旋轉45度的菱形或 矩升/並會罪近於閘極線m。該等儲存電極線⑶會被供 以一預定電壓例如共同電壓,其係被施於一共同電極面板 5 (未不出)上的共同電極(未示出)者。 該閘極線121和儲存電極線131具有一多層結構,包含 二薄膜各具有不同的物理特性,即一下膜與一上膜。該上 膜最好是由低電阻金屬所製成,包括含剷金屬,含Ag金屬, 或含Cu金屬等,以減少閘極線121和儲存電極線i3i中的信 10號延遲或電壓減降。另一方面,該下膜最好係由譬如&、 Mo、Mo合金、Ta*Ti等材料所製成,其會與其它材料例如 ITO或IZO等具有良好的物理、化學、和電接觸特性。該下 膜材料與上膜材料之一較佳的組合例係為^及八丨^^^合 金。在第23圖中,該等閘極電極124的下膜和上膜係分別以 15標號241和242來表示,而儲存電極133的下膜和上臈則分別 以標號331和332來表示。該等閘極線121之端部129的上膜 會至少部份被除去而曝露出下膜。 該等閘極線121和儲存電極線131亦可為一單層結構或 可包含三或更多層。 20 此外,該等閘極線121和儲存電極線131的側邊會相對 於基材110的表面斜傾,而其斜角約為3〇〜8〇度。 一閘極絕緣層140最好是由氮化矽(SiNx)製成,而被設 在閘極線121和儲存電極線131上。 多數的半導體條帶151最好是由氫化非結晶矽(簡稱為 27 ^/4327 a-si”)或多晶矽所製成,而被設在閘極絕緣層14〇上。各半 V體條^151係沿撗向延伸但會週期性地彎曲。各半導體條 帶151具有多數的凸部154會朝向閘極電極124岔出。 多數的電阻接觸帶和島161與165等最好是由矽化物或 5以n型雜質重摻雜的n+氫化a-si來製成,而被設在半導體條 帶151上。各電阻接觸帶161皆具有多數的凸部163,且該等 &部163和電阻接觸島165係成對地設在該等半導體條帶 151的凸部154上。 該等半導體條帶151和電阻接觸物161與165的侧邊會 10相對於基材110的表面斜傾,且其斜角最好係在30〜80度之 間。 許多的資料線171和汲極電極175等會互相分開,而設 在電阻接觸物161和165及閘極絕緣層14〇上。 可傳輸資料電壓的資料線171會沿縱向延伸,而與閘極 15線121和儲存電極線交叉。各資料線171有一端部179具 有較大面積可與另一層或一外部裝置接觸,且其含有多數 對的斜伸部以及許多的縱伸部,而使其呈週期性地彎曲。 各對斜伸部會互相連接來形成一〈狀,且其相反端各會連 接於對應的縱伸部》該等資料線171的斜伸部會與閘極線 20 121形成一45度角,而縱伸部會穿過閘極電極124上方。一 對斜伸部的長度係約為一縱伸部的一至九倍,即,其會佔 去S亥對斜伸部與縱伸部之總長度的約50〜9Q%。 各汲極電極175含有一矩形或菱形的擴張部疊覆一儲 存電極133。該汲極電極175之擴張部的邊緣係平行於儲存 28 1374327 電極133的邊緣。各資料線171的縱伸部含有許多的凸部, 其會形成一源極電極173而部份地包圍一没極電極175的端 部。每一組閘極電極124、源極電極173、沒極電極175及一 半導體條帶151的凸部154等將會形成一TFT,其具有一通道 5設在該半導體凸部154中,而介於源極電極173和汲極電極 175之間。 該等資料線171和汲極線175亦包含一下膜711與751, 較好是由Mo、Mo合金、Cr、Ta、Ti所製成,及一上膜712 和752設於其上,而最好是由含A1金屬,或含Ag金屬或含 10 Cu金屬所製成。在第2圖中,該源極電極173的下膜和上膜 分別以標號731和732來表示。該等汲極電極175的上膜752 及資料線171的端部179之下膜皆會被至少部份除去,以曝 露出下膜751。 如同閘極線121和儲存電極線131,該等資料線171和汲 15極電極175亦具有斜傾的側邊,且其斜角約為30〜80度。 該等電阻接觸物161與165僅會被設於下層的半導體條 帶151與上層的資料線171和汲極電極175之間,而可減少其 間的接觸電阻。 一第一鈍化層801會被製成,其最好為氮化矽或氧化 20 石夕。 多數的紅、綠、藍濾色帶230R、230G、230B等會被設 在資料線171、汲極電極175、儲存導體1T7、及半導體條帶 151的曝露部份上。該各濾色帶23〇R、23〇G、230B係被設 在二相鄰的資料線171之間,並會沿縱向延伸而週期性地彎 29 1374327 曲。邊等濾色帶230R、230G、230B並未設在一周邊區域中, 其内設有該等資料線171的端部179。該等濾色帶23〇R、 230G、230B具有多數開孔位於汲極電極175上,並具有推 拔側壁。相鄰之濾色帶230R、230G、230B的邊緣會互相匹 5配吻合。但疋,該等邊緣亦可重疊來遮擋像元區域之間的 光漏。 一鈍化層180會被設在濾色帶23〇R、230G、230B上。 该鈍化層180最好係由具有良好平坦特性的感光有機材料 所製成,或為低介電絕緣材料例如以電漿加強化學氧相沈 1〇積(pECVD)法來製成的a_sLC:a^a_si:〇:F,或無機材料例如 氮化矽及氧化矽等。 該純化層180具有多數的接觸孔182b和185b等,分別可 曝露資料線171的端部179和汲極電極175等。該鈍化層180 與閘極絕緣層14 0具有多數的接觸孔丨8丨b等會曝露閘極線 15 121的端部129。前述之下膜751的曝露部份係經由接觸孔 185b來曝露。該等接觸孔185b係設在濾色帶23〇R、23〇g、 230B的開礼内。該等接觸孔181b、182b、185b可具有不同 的形狀’例如多邊形或圓形。各接觸孔1811)或1821)的面積 最好係等於或大於〇.5ιηπιχ15μπι,但不大於2ηιπιχ60μπι。該 20 等接觸孔 181b、182b、185b的側壁 181a、182a、185a會以 一約30〜85度角斜傾,或具有階狀廓形。 多數的像元電極190和接觸輔助物81與82最好是由ITO 或1ZO製成,而設在該鈍化層180上。 各像元電極190係設在一被資料線171與閘極線121所 30 包圍的區域中,且其亦形成〈狀。該等像元電極190會覆絮 立含有錯存電㈣3的儲存電極線m,和沒極電極⑺的擴張 部’且它們會有斜伸邊緣平行於鄰近的料電極133之 緣。 5 該等像元電極190會經由接觸孔185b來實體地電連接 於沒極電極175,因此該等像元電極19〇能由沒極電極175接 收資料電壓。 該等像元電極190會覆蓋資料線171以及閘極線121來 增加孔隙比。 1〇 該等接觸孔81和82會分別經由接觸孔以化與以北來連 接於閘極線121的曝露端部129和資料線171的曝露端部 179。該等接觸輔助物81與82會保護該等曝露部份129與 179,並補強該等曝露部份129和179與外部裝置之間的黏 接。 15 依據本實施例的TFT陣列面板可用前述第3及4圖所示 之TFT的製造方法來製造。具言之,一對準鍵178(如第8圖 所示)係由與該等資料線171相同的料層所製成,且該等 紅、綠、藍色的渡色帶230R、230G、230B會利用兮對準鍵 來製成。因此’對準失誤將能減至最少,而資料線171的寬 20 度將可最佳化。. 雖本發明已參照較佳實施例來詳細說明,惟專業人士 原可瞭解各種修正替代仍可被實施,而不超出所附申請專 利範圍之本發明的精神與範疇。 【圖式簡單說明】 31 1374327 第1圖為本發明一實施例之LCD基材的示意圖; 第2圖為本發明一實施例之LCD的TFT陣列面板之佈局 示意圖; 第3圖為本發明一實施例之LCD的TFT陣列面板之佈局 5 圖; 第4圖為第3圖之TFT陣列面板沿IV-IV,線的截面圖; 第5A、6A、7A、9A、10A圖為第3及4圖中之TFT陣列 面板於本發明一製造方法實施例之各中間步驟的佈局圖; 第 5B、6B、7B、9B、10B 圖分別為第 6A、7A、9A、 10 10A圖中之TFT陣列面板沿 VB-VB,,VIB-VIB,,νΠΒ-νΠΒ,, Κ-ΙΧ’,及Χ-Χ’線的截面圖; 第8圖為一設於TFT陣列面板上之濾色帶的對準鍵及 一設於罩體上之濾色帶對準鍵的佈局圖; 第11圖為本發明另一實施例之LCD的TFT陣列面板之 15 佈局圖; 第12圖為第11圖中之TFT陣列面板沿ΧΠ-ΧΠ,的截面 圖, 第13圖為第11圖中之TFT陣列面板沿xnr-xm,的截面 圖; 20 第14A圖為第11〜13圖中之TFT陣列面板在本發明一 實施例的製造方法之第一步驟的佈局圖; 第14B與14C圖為第14A圖中之TFT陣列面板分別沿XIVB-XIVB’與XIVC-XIVC,線的截面圖; 第15A與15B圖為第14A圖中之TFT陣列面板分別沿 32 1374327 XIVB-XIVB與XIVC-XIVC,線,而示出第mb與14C圖之後續 步驟的截面圖; 第16A圖為該TFT陣列面板在第15 a與15B圖之後續步驟 的佈局圖; 5 第16B與圖為第16A圖中之TFT陣列面板分別沿X VIB- XVIB’與XVIC-XVIC’線的截面圖;
第 17A、18A、19A及17B、18B、19B圖為第 16A 圖中 之TFT陣列面板分別沿XVIB-XVIB,及XVIC-XVIC,線,而示 出第14B與14C圖之後續步驟的截面圖; 10 第20A圖為一TFT陣列面板在第19A與19B圖之後續步 驟的佈局圖; 第20B與20C圖為第20A圖之TFT陣列面板分別沿 ΧΧΒ-Χ3Φ’及XXC-XXC’線的截面圖;
第21A圖為一TFT陣列面板在第20A〜20C圖之後續步 15 驟的佈局圖;而第21B和21C圖為第21A圖之TFT陣列面板分 別沿XX IB· XX IB’和XX IC-XX 1C’線的截面圖; 第22圖為本發明另一實施例之TFT陣列面板的佈局 圖;及 第23圖為第22圖之面板沿XX瓜-ΧΧΠΓ線的截面圖。 20 【圖式之主要元件代表符號表】 1…基材 2,12,62···周邊區域 10〜60…元件區域 11〜61…顯示區域 55…對準鍵 70···外部區域 81,82…接觸輔助物 110…絕緣基材 33 1374327 121,127,129…閘極線 124…閘極電極 131···儲存電極線 140···閘極絕緣層 150···本徵 a-si 層 151,154…半導體 160·· ·非本徵a-si層 161,163,165…電阻接觸物 170…導電層 171,179…資料線 173…源極電極 175…汲極電極 177…儲存電容器導體 178,781,782."對準鍵 180,801,802".鈍化層 181,182,185,187…接觸孔 190…像元電極 230R,G,B…濾色帶
34

Claims (1)

1374327 第093118778號申請案申請專利範圍修正本 修正曰期:101.6.8 拾、申請專利範圍: 1. 一種製造薄膜電晶體陣列面板的方法,包含: 在一基材上製成一閘極線包括一閘極電極; 沈積一閘極絕緣層; 5 在閘極絕緣層上製成一半導體層; 在該半導體層上製成一電阻接觸層; 在至少部份的電阻接觸層上製成一資料線包括一 源極電極與一汲極電極;
製成一對準鍵包含與資料線相同的料層; 10 塗佈一可作為濾色膜的第一感光膜; 利用該對準鍵來對準一濾色膜罩體與設有第一感 光膜的基材; 藉曝光及顯影該第一感光膜來製成一第一濾色膜; 塗佈一可作為濾色膜的第二感光膜; 15 利用該對準鍵來對準該濾色膜罩體與設有第二感
光膜的基材; 藉曝光及顯影該第一感光膜來製成一第二濾色 膜;及 製成一像元電極連接於該汲極電極, 20 其中該第一濾色膜與該第二濾色膜在該資料線上 彼此重疊。 2. 如申請專利範圍第1項之方法,更包含: 在該像元電極底下製成一鈍化層。 3. 如申請專利範圍第2項之方法,其中該鈍化層係設在該 35 1374327 修正日期:101. 6. 8 第093118778號申請案申請專利範圍修正本 濾色膜上或者底下。 4. 如申請專利範圍第3項之方法,其中該鈍化層包括氮化 矽或氧化矽。 5. 如申請專利範圍第3項之方法,其中該鈍化層包括有機 5 絕緣體。 6. 如申請專利範圍第1項之方法,更包含: 塗佈一可作為濾色膜的第三感光膜; 利用該對準鍵來對準該濾色膜罩體與設有第三感 光膜的基材;及 10 藉曝光及顯影該第一感光膜來製成一第三濾色膜, 其中該第一至第三濾色膜會顯示紅色、綠色及藍 色。 7. 如申請專利範圍第6項之方法,其中該第一至第三濾色 膜中之相鄰二者會互相部份重疊。 15 8.如申請專利範圍第1項之方法,其中該半導體層、電阻 接觸層、資料線'、汲極電極等被以單一光微影步驟來製 成。 9. 一種製造液晶顯示器的方法,包含: 製成一第一面板包括一閘極線,一半導體層,一資 20 料線,一汲極電極,一對準鍵係由資料線的同一層所製 成,多數個濾色膜,及一像元電極連接於該資料線; 製成一第二面板面對該第一面板; 利用該對準鍵來對準第一面板和第二面板;及 組合該第一面板和第二面板, 36 1374327 第093118778號申請案申請專利範圍修正本 修正日期:101.6.8 其t該等濾色膜在該資料線上彼此重疊。 37
TW093118778A 2003-06-26 2004-06-28 Method of manufacturing thin film transistor array panel and liquid crystal display TWI374327B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030041990A KR100973806B1 (ko) 2003-06-26 2003-06-26 박막 트랜지스터 표시판의 제조 방법

Publications (2)

Publication Number Publication Date
TW200510891A TW200510891A (en) 2005-03-16
TWI374327B true TWI374327B (en) 2012-10-11

Family

ID=33536285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093118778A TWI374327B (en) 2003-06-26 2004-06-28 Method of manufacturing thin film transistor array panel and liquid crystal display

Country Status (4)

Country Link
US (1) US7259807B2 (zh)
JP (1) JP5048914B2 (zh)
KR (1) KR100973806B1 (zh)
TW (1) TWI374327B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060082105A (ko) * 2005-01-11 2006-07-14 삼성전자주식회사 박막 트랜지스터 표시판
KR20070013132A (ko) * 2005-07-25 2007-01-30 삼성전자주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
US20070048626A1 (en) * 2005-08-30 2007-03-01 Asml Netherlands B.V. Device manufacturing method, mask and device
US8563214B2 (en) 2009-10-16 2013-10-22 Sharp Corporation Radiation sensitive resin composition and method of forming an interlayer insulating film
CN102402043A (zh) * 2011-11-03 2012-04-04 深圳市华星光电技术有限公司 像素阵列及其制作方法
JP5926608B2 (ja) * 2012-05-08 2016-05-25 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
KR102032962B1 (ko) * 2012-10-26 2019-10-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102308669B1 (ko) * 2014-12-05 2021-10-05 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
CN105278199A (zh) * 2015-11-17 2016-01-27 深圳市华星光电技术有限公司 电致变色显示面板及其制作方法
CN109116647B (zh) * 2018-09-17 2021-08-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN110581141B (zh) * 2019-08-22 2022-05-03 武汉华星光电技术有限公司 一种阵列基板及其制备方法
CN113093419B (zh) * 2021-04-19 2023-01-24 天马微电子股份有限公司 一种显示面板和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315911B1 (ko) * 1997-10-10 2002-09-25 삼성전자 주식회사 액정 표시 장치 패널, 그 제조 방법 및 정렬 방법
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100656899B1 (ko) * 1999-06-30 2006-12-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그 정렬 키 구조
JP3538073B2 (ja) * 1999-07-29 2004-06-14 Nec液晶テクノロジー株式会社 Tftを搭載する基板側に色層を有するアクティブマトリクス型液晶表示装置及びその製造方法
KR100324110B1 (ko) * 1999-07-31 2002-02-16 구본준, 론 위라하디락사 액정표시소자의 얼라인패턴
KR100603842B1 (ko) * 2000-02-18 2006-07-24 엘지.필립스 엘시디 주식회사 확인용 인식마크를 포함하는 컬러필터
JP2002162637A (ja) * 2000-11-28 2002-06-07 Hitachi Electronics Eng Co Ltd 基板のギャップ形成装置
JP3927084B2 (ja) * 2001-07-13 2007-06-06 セイコーエプソン株式会社 液晶表示パネル用カラーフィルタ基板
KR100808466B1 (ko) * 2001-07-30 2008-03-03 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Also Published As

Publication number Publication date
JP5048914B2 (ja) 2012-10-17
KR100973806B1 (ko) 2010-08-03
US7259807B2 (en) 2007-08-21
JP2005018082A (ja) 2005-01-20
KR20050001710A (ko) 2005-01-07
TW200510891A (en) 2005-03-16
US20040263709A1 (en) 2004-12-30

Similar Documents

Publication Publication Date Title
JP4408271B2 (ja) 液晶表示装置及びその製造方法
US8068188B2 (en) Thin film transistor array panel and manufacturing method thereof
US7709304B2 (en) Thin film transistor array panel, manufacturing method thereof, and mask therefor
JP4433480B2 (ja) 液晶表示装置及びその製造方法
US7751021B2 (en) Liquid crystal display and fabricating method thereof
JP4173851B2 (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
US7538850B2 (en) Panel for display device, manufacturing method thereof and liquid crystal display
JP4544860B2 (ja) 半導体素子の接触部の製造方法、並びにこれを含む液晶表示装置用薄膜トランジスタアレイ基板の製造方法
US7425476B2 (en) Manufacturing method of a thin film transistor array panel
JP5096006B2 (ja) 接触部及びその製造方法、薄膜トランジスタ表示板及びその製造方法
US20030136971A1 (en) Thin film transistor array panel for display and manufacturing method thereof
US20100117088A1 (en) Thin film transistor substrate and method of manufacturing the same
KR20030082648A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20050023009A (ko) 박막 트랜지스터 표시판과 그 제조 방법
TWI374327B (en) Method of manufacturing thin film transistor array panel and liquid crystal display
JP2005173606A (ja) 薄膜トランジスタ表示板とその製造方法
JP2005062889A (ja) 薄膜トランジスタ表示板及びその製造方法
US20050024550A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20040011805A (ko) 박막 트랜지스터 어레이 기판
KR20080050711A (ko) 액정표시패널의 제조 방법
KR20050017900A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20020072882A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20050068539A (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR20050106196A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060020895A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees