TWI363261B - Voltage supply circuit, display device, electronic equipment, and voltage supply method - Google Patents

Description

1363261 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種電壓供應電路，其包括經調適以將正 或負驅動電壓供應至顯示裝置驅動器之諸如dcdc轉換器 之組件。本發明亦關於一種具有該電壓供應電路之顯示带 置及電子設備，及使用該電壓供應電路的電壓供應方法。 本申請案主張2006年12月28曰向曰本專利局申請的日本 專利申請案JP 2006-355771號的相關標的，其全文以引用 之方式併入本文中。 【先前技術】 諸如液晶顯示器或有機EL(電致發光）顯示器之影像顯示 裝置具有許多以一矩陣形式排列之像素。該顯示裝置根據待 顯示的影像資訊藉由控制每一像素之光 '強度來顯示影像。 在此類型之顯示裝置中，包括一DC-DC轉換器的電力供 應電路可提供於顯示面板中。 圖1為說明DC-DC轉換器之組態實例的電路圖。圖2為圖 1中所說明之DC-DC轉換器的時序圖。 圖1中所說明之DC-DC轉換器1具有一由！！通道M〇s (NMOS)電晶體（n丨）所形成之輸出電晶體2。dc-DC轉換器i 亦具有由p通道MOS(PMOS)電晶體（pi、P2)所形成的其他 電晶體3及4。 印點A由輸出電晶體2之源極與電晶體3之汲極間的連接 點所形成。節點B連接至輸出電晶體2之閘極 '電晶體3之 閘極，及電晶體4的汲極。

節點A連接至供應有時脈cKg之電容器5 (Cap 1)。節點B '24335.doc 1363261 連接至供應有與時脈CKg反相位之時脈xcKg的電容器6 -(Cap2)。 ， 在DC-DC轉換器1中，輸出電晶體2之閘極及源極供應有 電容耦合時脈脈衝，從而，產生負供應電壓Vssg。 附帶地’ D-D轉換器具有一CMOS組態。 在用以提供較大面板生產量之諸技術中，一種技術是使 用單一類型電晶體（相同極性之電晶體）(131^〇3或1^1^〇8)組 態TFT電路。 已針對在此類型之電力供應電路中使用之位準移位器、 緩衝器、反相器及移位暫存器提議各種單—類型組態電 路。若欲獲取更多資訊，參看日本特許公開專利第2〇〇5· 123864號、第 2005-123865號、第 2005_143〇68號 '第 2〇〇5_ 149624號。 【發明内容】 然而，形成一具有此等電路的面板需要若干種類型之電 力供應。 通常，具有CMOS組態之面板自外部電源接收兩個供應 電壓（包括GND)且在其自身内產生其他供應電壓。 此導致製造過程數目增加，使得難以提供較大生產量。 另外，在面板中具有一DC_DC轉換器而非在面板外^有 一 DC-DC轉換器在成本方面較為有牙，卜因此需要在面板 中提供一DC-DC轉換器（甚至在單一類型組態之情形中）。 需要提供-種電壓供應電路、具有該電壓供應電路之顯 示裝置及電子㈣，及使用言玄電壓供應電路的電壓供應方 法，該電屢供應電路可併入由相同極性之電晶體所形:之 J24335.doc 1363261 供應至掃描器之電壓供應電路。電壓供應電路包括第一及 第二節點及一預定電位。電壓供應電路進一步包括—輸出 電晶體，該輸出電晶體之控制端子連接至第一節點，其第 -端子連接至第二節點，且其第二端子連接至輸出端 電壓供應電路更進-步包括—開關元件，該開關元件回應 於有效重設信號而接通，以將預定電位與第—及第二節點 連接在一起。電壓供應電路更進一步包括一連接至第I節 點且供應有一時脈之第一電容器’及一連接至第二節點： 供應有另一時脈之第二電容器。電壓供應電路更進—步包 括-調整區段，該調整區段經調適以調整時脈振幅，㈣ 第一及第二節點的電位以其間維持有預定差的方式而變 化。重設信號基本上與時脈反相位。

本發明之第三實施例為具有—顯示裝置之電子設備。顯 不裝置包括複數個以-矩陣方式排列的像素電路。顯示裝 置進一步包括至少-可操作以輸出經調適以驅動形成像 素電路之7G件之驅動信號的掃描器。顯示裝置更進一步包 括、.·至調適以將驅動電壓供應至掃描器之電麼供應電路。 電壓供應電路包括第_及第：節點及—預定電位。電壓供 應電路進步包括_輸出電晶體，該輪出電晶體之控制端 子連接至第一節點’其第一端子連接至第二節點，且其第 端子連接至輸出端子。電壓供應電路更進—步包括一開 關元件’該_it件回應於有效重設信號而接通，以將電 〃第及第一節點連接在一起。電壓供應電路更進一步 包括-連接至第一節點且供應有一時脈之第一電容器，及 124335.doc 1363261 一連接至第二節點且供應有另一時脈之第二電容器。電塵 供應電路更進一步包括一調整區段’該調整區段經調適以 調整時脈振幅，使得第一及第二節點的電位以其間維持有 預定差的方式而變化。重設信號基本上與時脈反相位。 本發明之第四實施例為使用第一及第二電容器及一輸出 電晶體供應電壓的電壓供應方法。第一電容器連接至—第 一節點且供應有一時脈。第二電容器連接至一第二節點且 供應有另一時脈。輸出電晶體之控制端子連接至第一節 點，其第-端子連接至第二節點，且其第二端子連接至: 出端子。電壓供應方法包括第一、第二及第三步驟。第一 步驟當基本上肖時脈反相纟之重設信$為有&時將一預定 電位與第-及第二節點連接。第二步驟調整時脈振幅，使 得第-及第二節點的電位以其間維持有預定差的方式而變 化。第三步驟回應於一電位變化而自輸出電晶體輸出一與 第二節點之電位相應的電壓。 根據本發明之實施例’開關元件當重設信號為有效時接 通，從而(例如)將第一及第二節點初始化至一預定電位位 準0 第-及第二節點之電位相對於預定電位以第一及第二時 脈之振幅改變的方式而變化。 作為第-及第二節點之電位變化的結果，自輸出電晶體 輸出一預定電位。 根據本發明之-實施例之電壓供應電路可併入由相同極 性之電晶體所形成的面板中，其提供改良之生產量且確保 124335.doc 1363261 減少的製造過程及成本。 【實施方式】 以下將參看附圖來描述本發明之較佳實施例。 <第一實施例> 圖3為說明根據本發明之第一實施例之電壓供應電路之 組態實例的方塊圖。圖4為說明根據第一實施例之dc_dc 轉換器之組態實例的電路圖。圖5為根據第一實施例之電 壓供應電路的時序圖。 根據第一實施例之電壓供應電路1〇包括一調整區段^及 一 DC-DC轉換器（DDcon)12。 A表示第一節點，B表示第二節點，ckl及ck2表示彼此 同相位之第一及第二時脈，且rst表示基本上與時脈ckl及 ck2反相位的重設信號。 調整區段11具有經調適以調整重設信號rst及時脈ckl及 ck2之位準的位準移位器（ivisft)iu、Η〗及Η〕。 位準移位器111移位重設信號rst之振幅，以產生一具有 一在供應電壓Vdd與接地電位GND間之中間振幅的信號， 且將信號供應至DC-DC轉換器12。 位準移位器112移位時脈ck 1之振幅，以產生一具有一在 供應電壓Vdd與接地電位GND間之中間振幅的信號，且將 信號供應至DC-DC轉換器12 » 位準移位器11 3移位時脈ck2之振幅，以產生一具有一在 供應電壓Vdd2與接地電位GND間之中間振幅的信號，且將 信號供應至DC-DC轉換器12。 124335.doc • 10- 1363261 供應電壓Vdd及Vdd2滿足關係Vdd>Vdd2。 因此’當比較供應至DC-DC轉換器12之第一與第二時脈 ckl與Ck2時，第一時脈ckl之振幅Δνι大於第二時脈ck2的 振幅 AV2(AV1>AV2)。 舉例而言，將Vdd設定至10 V，且將Vdd2設定至8 V。 如圖4中所說明地，DC-DC轉換器12包括一由PMOS電晶 體所幵> 成之輸出電晶體1 2 1 (p 11)、類似地由pm〇s電晶體 所形成之開關電晶體（開關元件）122(p 12)及1 23(p 1 3)，及第 一及第二電容器124及125。 另一方面，圖中的Vref表示一預定電位。另外，C1表示 第一電容器124之電容，且C2表示第二電容器125之電容。 輸出電晶體12 1之閘極連接至第一節點a，其源極連接至 第一節點B，且其汲極連接至輸出端子t〇ut。 開關電晶體元件122及123之源極連接至預定電位Vref。 開關電晶體12 2之汲極連接至第一節點a。開關電晶體12 3 的汲極連接至第二節點B。開關電晶體122及in的閘極連 接至重設信號rst之輸入端子trst(位準移位器111之輸出 端）。 第一電容器124之第一電極連接至第一節點a，且其第二 電極連接至時脈ckl之輸入端子tck 1(位準移位器112之輸出 端）。 第一電谷器125之第一電極連接至第二節點b，及其第二 電極連接至時脈ck2之輸入端子tck2(位準移位器113之輸出 端）。 124335.doc 11 1363261 在如以上所描述地組態之DC-DC轉換器12中，由調整區 段11來調整時脈之振幅，使得第一節點A的電位Δνι大於 第二節點B之電位ΔV2。 更特定而言’如以上所描述地，當比較供應至DC-DC轉 換器12之第一與第二時脈ckl與ck2時，第一時脈ckl之振 幅AVI大於第二時脈ck2的振幅aV2(aV1>av2)。 第一及第二時脈41及ck2經由第一及第二電容器124及 125導致第一及第二節點a及B之電位改變。 如圖5中所說明地’當重設脈衝信號rst在低位準時，開 關電晶體122及123接通。此導致第一及第二節點a及b被 初始化至預定電位Vref。 第一及第二節點A及B之電位在時脈Ckl及Ck2之振幅處 分別相對於預定電位Vref來變化。 作為第一及第一郎點A及B之電位變化的結果，自輸出 電晶體12 1輸出一負電位vss2。 負電位Vss2為第二節點B之低（Lo)電位。負電位Vss3為 第一節點A之低（Lo)電位。 在此，使輸出電晶體121的臨限電壓Vth由▽比(1)11)表 示’可如下表示負電位Vss2之輸出條件： [方程式1]

Vss3-Vss2<Vth(pll) 〇) 使第一節點A之寄生電容及第二節點B的寄生電容分別 由Cpa及Cpb表示，可藉由提供於以下之方程式（2)及㈠）來 判定第一及第二節點A及B之振幅AVI，及AV2·。 124335.doc •12· 1363261 [方程式2] △ V1'=AV1><C1/(C1+Cpa) ⑺ [方程式3] AV2' = AV2xC2/(C2 + Cpb) (3) 因此’必須考慮到前述方程式（1 )、（2)及（3)間之關係來 判定時脈ckl及ck2的振幅。 使用第一及第二節點A及B之振幅Δνΐ，及Δν2,，可如下 表示輸出電晶體12 1的驅動條件： [方程式4] AV2,-AVl'<Vth(pll) ⑷ 在此，若藉由使用如以下在方程式（5)中所示之因數让使 △VI與AV2彼此相關，則可獲得如在方程式（6)中所示的關 係。 [方程式5] kAV2=AVl (5) [方程式6] {C2/(C2+Cpb)-kCl/(Cl+Cpa)}AV2<Vth(pll) (6) 根據第一實施例，DC-DC轉換器包括輸出電晶體丨以、 開關電晶體122及123、第一及第二電容器124及125，及調 整區段11。輸出電晶體12 1之閘極（控制端子）連接至第一節 點A，其源極連接至第二節fiB，及其沒極連接至輸出端 子tout。開關電晶體丨22之源極連接至預定電位Vref，其汲 極連接至第-節點A ’及其閘極連接至重設信號⑻之供應 線。開關電晶體丨23之源極連接至預定電位心“，其沒極 124335.doc •13- 丄北3261 連接至第二節點B，及其閘極連接至重設信號如之供應 線。第一電容器124之第一電極連接至第一節點A，及其= 電極連接至第一時脈ckl之供應線。第二電容器之第 電極連接至第二節點B，及其第二電極連接至第二時脈 ck2之供應線。調整區段丨丨調整第一及第二時脈仏丨及 之振幅，使得第一時脈之振幅Λγι大於第二時脈的振幅 △V2，且第一及第二節點之電位根據調整之振幅而變化。 第一與第二時脈ckl與ck2彼此同相位。重設信號基本上與 時脈反相位。因此，根據第一實施例之Dc_Dc轉換器提供 以下效應。 八 可由諸如p通道電晶體（例如，TFT)之相同極性的電晶體 來形成DC-DC轉換器，從而，允許以一精確方式輸出一負 電位。 此允許DC DC轉換器併入由相同極性之電晶體所形成之 面板中，從而提供改良的生產量且確保減少之製造過程及 成本。 <第二實施例> 圖6為說明根據本發明之第二實施例之電壓供應電路之 組態實例的方塊圖。圖7為說明根據第二實施例之dc dc 轉換器之組態實例的電路圖。圖8為根據第二實施例之電 壓供應電路的時序圖β 根據第—實施例之電壓供應電路iqa不同於根據第一實 施例之電壓供應電路1()’不同之處在於電壓供應電路i〇a 使用單時脈ck而非兩個時脈。相同電路^ 〇 a進一步不同 124335.doc 1363261

於電路10，不同之處在於調整區段HA的位準移位器I】〗與 移位重设k號rst之振幅相同地移位時脈ck的振幅，以產生 一具有一在供應電壓vdd與接地電位gND間之中間振幅的 信號，且將信號供應至DC_DC轉換器12A。相同電路i〇a 更進一步不同於電路1〇，不同之處在SDCD(：轉換器12A 調整時脈振幅，使得將具有不同振幅之信號供應至第一及 第二節點A及B。 更特定而言’如圖7中所說明地，電容器124及丨25的第 一電極連接至時脈輸入端子tck。又，電容器cb被提供於 第二節點B與參考電位（例如，接地電位gnd)間，以用作 一寄生電容（電容器）。 在DC-DC轉換器12A中’如圖7及8中所說明地，由重設 信號rst來初始化第一及第二節點a及B之電位。接著，使 用電容器124及125之電容C1及C2藉由輸入端Ck的耦合來減 少第一及第二節點A及B之電位。 此時，將寄生電容126(Cb)連接至第二節點B。因此，調 整第一及第二節點A及B之耦合增益。因此，僅輸出節點b 的低（Lo)電位》 使第一及第二節點A及B之寄生電容分別由Cpa及Cpb表 示’可藉由以下所給出之方程式（7)及（8)來判定第一及第 二節點A及B的振幅ΔνΓ及AV2,。 [方程式7] AVl'=AVlxCl/(Cl+Cpa) (7) [方程式8] 124335.doc 15 AV2'=AV2xC2/(C2 + Cb+Cpb) (8) 其中 AV1=AV2。 因此，必須考慮到由方程式（1)、（7)及（8)所表示之關係 來判定時脈ckl及ck2的振幅。 使用第一及第二節點A及B之振幅ΔΥΙ'及Δν2,，可如下 表示輸出電晶體12 1的驅動條件： [方程式9] AV2'-AVr<Vth(pll) (9) 因此，可如以下所示地獲得由方程式（10)所表示之關 係。 [方程式10] {C2/(C2+Cb+Cpb)-Cl/(Cl+Cpa)}AV2<Vth(pll) (1〇) 因此’必需判定Cb，使得滿足以上條件。 第二實施例提供與第一實施例相同之效應。另外，可藉 由兩個脈衝（ck、rst)及三個電力供應（Vdd、Vss、Vref)來 驅動根據此實施例的電壓供應電路。在面板電路設計中使 用單一類型CMOS電晶體（PMOS及NMOS)確保了減少之製 造過程及較大生產量β <第三實施例> 圖9為說明根據本發明之第三實施例之電壓供應電路之 組態實例的方塊圖。 根據第三實施例之電壓供應電路_不同於根據第一實 關之電壓供應電路1G，不同之處在於因為重設信細與 第一及第二時脈ckl及ck2反相位且因為第一與第二時脈 124335.doc 16· 1363261 根據第五實施例之電壓供應電路l〇D不同於根據第四實 施例的電壓供應電路10C，不同之處在於在先於用於時脈 之位準移位器112之階段中提供一延遲電路114。 將參看圖13及14來描述提供延遲電路114的原因。 圖1 3為說明重設信號rst滯後於時脈信號ck之情形的時序 圖。 圖14為說明重設信號rst領先於時脈信號以之情形的時序 圖。 重设彳§號rst與時脈ck反相位。因此，可以與根據第四實 施例之電壓供應電路10C相同之方式來纽態根據第五實施 例的電壓供應電路10D。 然而’必須注意相位關係。 若如圖13中所說明，重設信號rst滯後於時脈信號仏，則 不能達成時脈c k之充分耦合來減少第一及第二節點a及B 之電位，此因為圖7中所說明的開關電晶體122及123均接 通。此使得不可能確保適當操作。 相反地，若重設信號rst領先於時脈信號以，則此並不引 起任何嚴重的操作問題。若存在任何問題，則第一及第二 節點A及B之Lo週期（Vss2輸出週期）較短。因此，負供應電 壓Vss2之供應能力下降。又’輸出端〇υτ節點的浮動週期 (Vss2之非供應週期）較長。 輸出端Ο U T節點之v s s 2電位可在非供應週期期間改變。 因此，非供應週期應儘可能地短。 在圖14中，非供應週期較短。儘管Dc-Dc轉換器Μ的 124335.doc •19· 1363261 供應能力下降’但可藉由利用延遲電路114而相對於時脈 ck控制重設信號m之延遲來達成Vss2之充分供應。因此， 只要充分供應Vss2，則可使用電壓供應電路1 〇d。 除了以上所述外’以與根據第二及第四實施例之彼等電 壓供應電路相同的方式來組態根據此實施例之電壓供應電 路。 第五實施例提供與第二及第四實施例相同的效應。 〈第六實施例> 圖15為說明根據本發明之第六實施例之電壓供應電路之 組態實例的方塊圖。 根據第六實施例之電壓供應電路1〇E不同於根據第三實 施例的電壓供應電路10B’不同之處在於，出於與在第五 貫施例中所描述之相同原因，在先於用於時脈之位準移位 器112及11 3的階段中提供延遲電路114。 應注意：在圖1 5中所說明之組態中，確保第一與第二時 脈ck 1與ck2保持彼此同相位亦為至關重要的。 除了以上所述外’以與根據第一及第三實施例之彼等電 塵供應電路相同的方式來組態根據此實施例之電壓供應電 路。 第六實施例提供與第一及第三實施例相同的效應。 <第七實施例> 圖16為說明根據本發明之第七實施例之電壓供應電路之 組態實例的時序圖》 根據第七實施例之電壓供應電路10F不同於根據第二實 124335.doc -20- 細例之電壓供應電路10A ,不同之處在於重設信號rst的斷 開週期（高位準週期）較長，使得重設信號m時序並不減少 負電位Vss2之供應週期。 除了以上所述外’以與根據第二實施例之電壓供應電路 相同之方式來組態根據此實施例的電壓供應電路。 第七實施例提供與第二實施例相同之效應。 應注意此組態亦可適用於第一實施例。 <第八實施例> 圖17為說明根據本發明之第八實施例之電壓供應電路之 組態實例的方塊圖。圖18為根據第八實施例之電壓供應電 路的時序圖。 根據第八實施例之電壓供應，電路1〇G不同於根據第四實 施例之電壓供應電路10C，不同之處在於’代替反相功能 而k供一反及電路功能區段115 ’以用作經調適以產生重 設信號rst的位準移位器，使得可自時脈ck及啟用信號如來 選擇性地產生重設信號rst。 在此情形中，如圖1 8中所說明地，與第七實施例相同， 重設信號rst之斷開週期（高位準週期）較長，使得可如所要 地判定重設信號rst時序，以確保不減少負電位Vss2的供應 週期。 圖19為說明僅以相同極性之電晶體（即，pM〇s電晶體） 組態之反及電路之實例的電路圖。 如圖19中所說明地，反及電路14〇包括pm〇S電晶體Hi 至144、一電容器145’及節點ND141及ND142。 124335.doc •21 · 電晶體141之源極連接至節點NDi4i，及其問極及汲極 連接至參考電位Vss。電晶體142的源極連接至節點 ND142 ’其汲極連接至參考電位vss ’及其閘極連接至節 點 ND141。 電晶體143的源極連接至供應電壓Vdd之供應線，其汲極 連接至印點ND142 ’及其閘極連接至信號輸入線lm。 電晶體144的源極連接至供應電壓Vdd之供應線’其汲極 連接至即點ND142 ’及其閘極連接至信號輸入線IN2。 電容器145的第一電極連接至節點ND141，及其第二電 極連接至節點ND142。節點ND142連接至輸出端out。 在如以上所描述地組態之反及電路14〇中，若兩個信號 en及ck均在低位準或若該等信號中的一者在高位準且另一 者在低位準，則電晶體143及144中之兩者或任一者接通， 從而提南節點ND142之電位。此經由電容器！ 45導致提高 節點ND141的電位，從而關斷電晶體142。因此，將在vdd 位準之重設信號rst輸出至輸出端OUT。 若反及電路14〇接收兩個信號en及ck(該兩個信號均在高 位準），則電晶體i43及144都關斷。此經由電晶體141導致 節點ND141的電位被放電，從而接通電晶體丨42。因此， 將在Vss位準之重設信號rst輸出至輸出端out。 除了以上所述外，以與根據第二及第四實施例之彼等電 愿供應電路相同的方式來組態根據此實施例之電壓供應電 路。 第八實施例提供與第二及第四實施例相同的效應。 124335.doc •22· 1363261 <弟九實施例> 圖20為說明根據本發明之第九實施例之電壓供應電路之 組態實例的方塊圖。 根據第九實施例之電壓供應電路10H不同於根據第三實 施例之電壓供應電路1 〇B，不同之處在於，代替反相功能 而提供如在圖19中所說明地組態的反及電路功能區段 11 5，以如在第八實施例中用作經調適以產生重設信號如 的位準移位器，使得可自時脈ck及啟用信號en來選擇性地 產生重設信號rst。 亦在此情形中，第九實施例提供與第七實施例相同之優 點，因為重設信號rst之斷開週期（高位準週期）較長，使得 可如所要地判定重設信號rst時序，以確保不減少負電位 Vss2的供應週期。 除了以上所述外，以與根據第一及第三實施例之彼等電 壓供應電路相同之方式來組態根據此實施例的電壓供應電 路0 第九實施例提供與第一及第三實施例相同之效應。 <第十實施例> 圖21為說明根據本發明之第十實施例之電壓供應電路之 組態實例的方塊圖。 根據第十實施例之電壓供應電路1〇1不同於根據第八實 施例的電壓供應電路i 〇G，不同之處在於，代替反及電路 功能區段11 5而提供一反或電路功能區段丨丨6，以用作經調 適以產生重設信號rst之位準移位器，使得可自時脈ck及啟 124335.doc •23· 1363261 用信號en選擇性地產生重設信號rst 〇 圖22為說明僅以相同極性之電晶體（即，pM〇s電晶體） 組態之反或電路之實例的電路圖。 如圖22中所說明地，反或電路15〇包括pM〇s電晶體ι51 至154、一電容器155’及節點ND15 1及ND15 2。 電晶體151之源極連接至節點nd 151，及其閘極及汲極 連接至參考電位Vss。電晶體152的源極連接至節點 ND152，其汲極連接至參考電位Vss，及其閘極連接至節 點 ND151。 電晶體153的源極連接至供應電壓Vdd之供應線，其汲極 連接至電晶體1 54之源極，及其閘極連接至信號輸入線 IN1。 電晶體154之汲極連接至節點nd 152，及其閘極連接至 信號輸入線IN2。 電谷器155之第一電極連接至節點nd 1 5 1，及其第二電 極連接至節點ND1 52。節點ND152連接至輪出端OUT。 在如以上所描述地組態之反或電路〗5〇中，若兩個信號 en及ck均在低位準，則電晶體153及154均接通，提高節點 ND152之電位。此經由電容器155導致提高節點ndi5i的電 位，從而關斷電晶體152。因此，將在Vdd位準之重設信號 rst輸出至輸出端out。 若反或電路150接收兩個信號⑼及ck(該兩個信號中之兩 者或任一者在高位準），則電晶體153及154中之兩者或任 一者關閉。此經由電晶體151導致節sND151的電位被放 124335.doc -24- 1363261 電，從而接通電晶體152。因此，將在Vss位準之重設信號 rst輸出至輸出端OUT。 除了以上所述外，以與根據第二、第四及第八實施例之 彼等電壓供應電路相同的方式來組態根據此實施例之電壓 供應電路。 第十實施例提供與第二、第四及第八實施例相同的效 應。 儘管未說明，但反或電路可代替反及電路而應用於第九 實施例。 儘管在以上實施例中已描述將PMOS電晶體用作相同極 性之電晶體之情形’但可以與NMOS電晶體相同的方式來 組態此等實施例。當使用NMOS電晶體時，輸出一正電位 而非負電位。除此之外，可以與NMOS電晶體相同之方式 來基本上組態前述電壓供應電路。 使用NMOS電晶體組態電壓供應電路有助於（例如）使用 非晶石夕形成TFT的。因此，電壓供應電路可易於併入使用 隨後將描述之像素電路之有機EL顯示裝置的面板中。 以下將進行關於由NMOS電晶體所形成之電壓供應電路 之較佳實施例的描述。 應注意電路功能基本上相同。因此，將強調與使用 PMOS電晶體之電路之差異來進行描述。 <第十一實施例> 圖23為說明根據第十一實施例之DC-DC轉換器之組態實 例的電路圖。圖24為根據第十一實施例之電壓供應電路的 124335.doc -25- 1363261 時序圖。 . 根據第十一實施例之電壓供應電路10J不同於根據第一 . 實施例之電麼供應電路10’不同之處在於已由NMOS電晶 體121N、122N及123N(nll至nl3)來代替pm〇S電晶體 121 、 122及123 。 在此情形中，由正電位Vdd2來代替負電位Vss2。由正電 位Vdd3(Vdd3>Vdd2>Vdd>Vref)來代替負電位Vss3。 在如以上所描述地組態之DC-DC轉換器i2J中，調整區 段11調整時脈振幅，使得第一節點A的電位1大於第二 節點B之電位AV2。 更特疋而吕’如以上所描述地’當比較供應至dC_dc轉 換器12J之第一與第二時脈Ckl與Ck2時，第一時脈ckl之振 幅AVI大於第二時脈Ck2的振幅AV2(AV1>AV2)。 第一及第一時脈ckl及ck2經由第一及第二電容器124及 125導致第一及第二節點a及B之電位改變。 如圖24中所說明地，當重設脈衝信號m在低位準時，開 關電晶體mN及123N接通。此導致第一及第二節點a及b 被初始化至預定電位Vref。 第一及第二節點A及B的電位在時脈ckl及ck2之振幅處 分別相對於預定電位Vref而變化。 作為第一及第二節點A及B之電位變化的結果，自輸出 電晶體121N輸出正電位Vdd2。 正電位Vdd2為第二節點B之高（Hi)電位。正電位Vdd3為 第一節點A之高（Hi)電位。 124335.doc •26- 1363261 在此’使輸出電晶體121>1的臨限電壓^^11由％11(1111)表 示’可如下表示負電位Vss2之輸出條件： [方程式11]

Vdd3-Vdd2>Vth(nll) ⑴） 使第一節點A之寄生電容及第二節點B的寄生電容分別 由Cpa及Cpb表示，可藉由以下所給出之方程式（12)及（13) 來判定第一及第二節點A及B之振幅AVI'及A V2,。 [方程式12]

△Vr=AVlxCl/(Cl+Cpa) [方程式13] (12) AV2'=AV2xC2/(C2 + Cpb) (13) 因此，必須考慮到前述方程式（11)、（丨2)及（13)間之關係 而判定時脈ckl及ck2的振幅。 使用第一及第二節點A及B之振幅AVI，及AV2，，可如下 表示輸出電晶體12 1N的驅動條件：

[方程式14] AVl'-AV2'>Vth(nll) (14) 在此，若藉由使用如以下在方程式（15)中所示之因數k 使Δν 1與AV2彼此相關，則可獲得如在方程式（1 6)中所示 的關係。 [方程式15] kAV2=AVl (15) [方程式16] {kCl/(Cl + Cpa)-C2/(C2 + Cpb)}AV2>Vth(nll) (16) 124335.doc •27· 1363261 第十一實施例提供與第一實施例相同之效應。另外，本 實施例可易於適用於由非晶矽製造之面板，從而，允許建 構根據實際用途定製的電壓供應電路。 <第十二實施例> 圖25為說明根據第十二實施例之DC-DC轉換器之組態實 例的電路圖◊圖26為根據第十二實施例之電壓供應電路的 時序圖。 根據第十二實施例之電壓供應電路10Κ不同於根據第二 實施例之電壓供應電路1〇Α，不同之處在於已由NMOS電 晶體121Ν、122Ν及123Ν來代替PMOS電晶體121、122及 123。， 在如以上所描述地組態之DC-DC轉換器12Κ中，如圖25 及26中所說明地，由重設信號rst來初始化第一及第二節點 A及B的電位。接著’使用電容器124及125之電容C1及 C2，藉由輸入端ck之耦合來提高第一及第二節點a及B的 電位。 此時，寄生電容126(Cb)連接至第二節點B。因此，調整 第一及第二節點A及B之耦合增益。因此，僅輸出節點b的 高（Hi)電位。 使第一及第二節點A及B之寄生電容分別由Cpa及Cpb表 示’可藉由以下所給出之方程式（17)及（18)來判定第一及 第二節點A及B的振幅AVI’及ΔΥ2·。 [方程式17] (17) ΔΥΓ=ΔΥ1 xCl/(Cl+Cpa) 124335.doc • 28 · 1363261 [方程式18] AV2' = AV2xC2/(C2 + Cb + Cpb) (18) 因此，必須考慮到前述方程式（11)、（17)及（18)間之關係 而判定時脈ckl及ck2的振幅。 使用第一及第二節點A及B之振幅AVI1及AV2'，可如下 表示輸出電晶體121N的驅動條件： [方程式19] AVr-AV2，>Vth(nll) (19) 其中 AV1=AV2。 因此，可獲得如以下由方程式（20)所給出之關係。 [方程式20] {C 1/(C l+Cpa)-C2/(C2+Cb+Cpb)}AV2>Vth(nl 1) (20) 因此，必需判定Cb，使得滿足以上條件。 第十二實施例提供與第一實施例相同之效應。另外，可 藉由兩個脈衝（ck、rst)及三個電力供應（Vdd、Vss、Vref) 來驅動根據此實施例的電壓供應電路。在面板電路設計中 使用單一類型CMOS電晶體（PMOS及NMOS)確保了減少之 製造過程及較大生產量。 <第十三實施例> 圖27為描述根據本發明之第十三實施例之電壓供應電路 的時序圖。 根據第十三實施例之電壓供應電路1〇L不同於根據第十 二實施例之電壓供應電路10κ，不同之處在於重設信號加 的斷開週期（高位準週期）較長，使得重設信號rst時序並不 124335.doc -29- 減少負電位Vss2之供應週期。 ’除了以上所述外，以與根據第十二實施例之電壓供應電 .路相同之方式來組態根據此實施例的電壓供應電路。 第十三實施例提供與第十二實施例相同之效應。 儘管未說明，但此組態可適用於第--實施例。 <第十四實施例> 圖28為說明根據本發明之第十四實施例之電壓供應電路 之組態實例的方塊圖。圖29為根據第十四實施例之電壓供 應電路的時序圖。 根據第十四實施例之電壓供應電路1〇M不同於根據第十 二實施例之電壓供應電路1〇κ，不同之處在於，代替反相 功能而提供一反或電路功能區段丨16Ν，以用作經調適以產 生重设信號rst的位準移位器，使得可自時脈ck及啟用信號 en選擇性地產生重設信號丨^。 亦在此情形中，第十四實施例提供與第七實施例相同之 優點，因為重設信號rst之斷開週期（高位準週期）較長，使 得可如所要地判定重設信號rst時序，以確保不減少負電位 Vss2的供應週期》 圖30為說明僅以相同極性之電晶體（即，nm〇s電晶體） 組態之反或電路之實例的電路圖。 如圖30中所說明，反或電路15〇N包括NM〇s電晶體 至154N、一電容器155N，及節點ND151N及ND152N。 電晶體151N之源極連接至節點ND151N，及其閘極及汲 極連接至供應電位Vdd。電晶體152N的源極連接至節點 124335.doc -30- 1363261 ND152N’其汲極連接至供應電位Vdd， 點 ND151N。 電晶體153N的源極連接至參考電壓Vss之供應線，其没 極連接至電晶體154N之源極，及其間極連接至信號輸入線 而。電晶體154N线極連接至節點ndi52n 連接至信號輸人線IN2。 u極 電容器155N之第一電極連接至節點Nm5iN，及其第二

及其閘極連接至節 電極連接至節點ND152N。節點ND152N連接至輸出端 OUT。 在如以上所描述地組態之反或電路150N中，若兩個信號 en及ck中的兩者或任一者在高位準，則電晶體i53N及 154N中之兩者或任一者接通，降低節點\〇152\之電位。 此經由電容器15SN導致降低節點ND151N之電位，從而關 斷電晶體152N。因此，將在Vss位準之重設信號⑻輸出至 輸出端OUT。 若反或電路150N接收兩個信號⑶及心（該兩個信號均在 低位準），則電晶體15州及154N均關斷。此經由電晶體 151N導致節點ND151N的電位被放電，從而接通電晶體 152N。因此，將在Vdd位準之重設信號m輸出至輸出端 OUT。 除了以上所述外，以與根據第十二實施例之電壓供應電 路相同之方式來組態根據此實施例的電壓供應電路。 第十四實施例提供與第十二實施例相同之效應。 <第十五實施例> 124335.doc 1363261 圖3 1為說明根據本發明之第十五實施例之電壓供應電路 之組態實例的方塊圖。 根據第十五實施例之電壓供應電路1〇N不同於根據第十 一實施例之電壓供應電路10J，不同之處在於，提供反或 電路功能區段116N，以如在第十四實施例中用作經調適以 產生重設仏號rst的位準移位器，使得可自時脈仏及啟用信 號en選擇性地產生重設信號rst。 亦在此情形中，第十五實施例提供與第七實施例相同之 優點，因為重設信號rst之斷開週期（高位準週期）較長使 得可如所要地判定重設信號rst時序，以確保不減少負電位 Vss2的供應週期。 除了以上所述外，以與根據第十一實施例之電壓供應電 路相同之方式來組態根據此實施例的電壓供應電路。 第十五實施例提供與第十一實施例相同之效應。 應注意反相器130N或反及電路140N(其中每一者僅包括 NMOS電晶體）可代替反或電路而應用於第十四及第十五實 施例。 圖32為說明僅以相同極性之電晶體（即，NMOS電晶體） 組態之反相器之實例的電路圖。 如圖32中所說明，反相器130N包括NMOS電晶體13 1N至 133N、一 電容器 134N，及節點NDI31N 及 ND132N。 電晶體131N之源極連接至節點ND131N，及其閘極及沒 極連接至供應電位Vdd。電晶體Π2Ν的源極連接至節點 ND132N，其汲極連接至供應電位Vdd ,及其閘極連接至節 124335.doc •32· 之電壓供應電路10及10A至ION經使用且併入於有機EL顯 示裝置中。 <第十六實施例> 圖34為說明根據本發明之第十六實施例之使用像素電路 的有機EL顯示裝置之組態的方塊圖。 圖3 5為說明根據第十六實施例之像素電路之特定組態的 電路圖。 如圖34及35中所說明，顯示裝置200包括一具有以m乘η 矩陣排列之像素電路201的像素陣列區段202。顯示裝置 200進一步包括一水平選擇器（HSEL)203、一寫入掃描器 (WSCN)204、一電力驅動掃描器（PDSCN)205，及一經調 適以將驅動電壓供應至寫入掃描器204之電壓供應電路 (Pl)206。顯示裝置200更進一步包括一經調適以將驅動電 壓供應至電力驅動掃描器205之電壓供應電路（P2)207，及 由水平選擇器203選擇且根據亮度資訊供應有資料信號 Vsig或偏移信號Vofs之輸入信號SIN的信號線SGL201至 SGL2〇n 〇顯示裝置200更進一步包括經調適以用作待由來 自寫入掃描器204之閘極脈衝（掃描脈衝）GP驅動之驅動配 線（drive wiring)的掃描線WSL201至WSL20m。顯示裝置 200更進一步包括電力驅動線PSL201至PSL20m。電力驅動 線PSL201至PSL20m用作驅動配線且當將電力信號PSG施 加至其時受到驅動。電力信號PSG由電力驅動掃描器205 選擇f生地設定至VCC(例如，供應電壓）或VSS(例如，負電 壓）。 124335.doc -35- 應注意此等組件（例如）形成於相同面板上。 I b在像素陣列區段2()2中，以瓜乘n矩 陣來排列相同電路201的實例。 : 為了簡化圖式而說明了單-像素電路之特定组 態。 ’ S 3 5中所說明，根據本實施例的像素電路2〇 1包括一 用作驅動電晶體之n通道TFT2U、一用作開關電晶體之η通 道丁 FT212，及一電容器C2U。相同電路2〇ι進一步包括一 發光το件213(其包括一有機ELs光裝置（〇LED))，及第一 及第二節點ND211及ND212。 在像素電路201中，在電力驅動線（電力供應線）psL(2〇i 至20m)與預定參考電位¥(^(例如，接地電位）間串聯連接 用作驅動電晶體的TFT211、節點ND211，及發光元件 (OLD)213。 _ 更特定而言，發光元件213之陰極連接至參考電位

Vcat，及其陽極連接至第一節點ND2 11。TFT2 11的源極連 接至第一節點ND2 11 ’及其汲極連接至電力驅動線psi^ . TFT2 11之閘極連接至第二節點nd2 12。 電容器C211的第一電極連接至第一節點ν〇21 1，及其第 二電極連接至第二節點ND2 12。 TFT212之源極及汲極連接於信號線SGL與第二節點 ND212間。TFT212的閘極連接至掃描線WSL。 如以上所描述’在根據第十六實施例之像素電路2 〇 1 I24335.doc •36· 1363261 高位準，從而接通TFT212且將TFT211的電位拉至Vofs。 •此時，TFT211之閘極至源極電壓具有值（v〇fs Vss)。若 • TFT211之此閘極至源極電壓（Vofs-Vss)不大於（小於）其臨 限電壓Vth ’則不能執行臨限校正。因此，tfT2 11的閘極 至源極電壓（Vofs-Vss)必須大於其臨限電壓vth。亦即，必 須保持關係Vofs-Vss>Vth。 接著，在臨限校正期間，將施加至電力驅動線PSl之電 力信號PSG再次設定回至供應電壓Vcc。 當將電力驅動線PSL設定至供應電壓Vcc時，el發光元 件2 1 3之％極（卸點ND2 11)充當TFT2 11的源極，導致電流 在如圖40中所說明之方向上流動。 EL發光元件213之等效電路由如圖40中所說明的二極體 及電谷器來表示。因此’只要滿足關係VelSVcat+Vthel(只 要EL發光元件213之洩漏電流顯著小於流經TFT2 11之電 流），則使用流經TFT2 11的電流來對電容器C2 11及Cel充 電。 此時’如圖41中所說明，電容器Cel上之電壓Vel隨時間 上升。在流逝預定時間週期後，TFT2 11之閘極至源極電壓 具有值Vth。此時，關係Vel=Vofs-Vth<Vcat+Vthel成立。 在臨限取消後，如圖36A、36C及42中所說明，將信號 線SGL的電位提高至Vsig，而TFT212保持接通。資料信號 Vsig處在與灰階相應之電壓位準。此時，因為TFT212接 通，所以如圖36D中所說明，TFT211之閘極電位等於 Vsig »然而，因為電流Ids自電力驅動線PSL流動，所以源 124335.doc -38- 繼續流動。因此，同一元件213之亮度保持不變β 因而，在第十六實施例中，已進行關於具有圖38中所示 之電路（即’包括兩個電晶體及一電容器的2Tr+1C像素電 路）之顯示裝置2〇〇的描述。 然而’應注意本實施例除了具有21>+1(：像素電路之顯示 裝置200外可適用於其他顯示裝置。亦即，除了與〇led串 聯連接之驅動及開關電晶體外，本實施例亦可適用於具有 TFT或分別用於取消遷移率或臨限之其他組件的顯示裝 置。 .、 以下將進行關於在上述顯示裝置中具有57>+1(：像素電路 (其包括五個電晶體及一電容器）之顯示裝置之組態實例的 描述。 <第十七實施例> 圖45為說明根據本發明之第十七實施例之使用像素電路 的有機EL顯示裝置之組態的方塊圖。圖46為說明根據第十 七實施例之像素電路之特定組態的電路圖。 如圖45及46中所說明，顯示裝置3〇〇包括一具有以爪乘〇 矩陣排列之像素電路301的像素陣列區段302。顯示裝置 300進一步包括一水平選擇器（HSEL)3〇3、一寫入掃描器 (WSCN)304、一驅動掃描器（DSCN)3〇5、第一及第二自動 歸零電路（AZRD1)306及（AZRD2)307，及一經調適以將驅 動電壓供應至寫入掃描器304之電壓供應電路（P11)317。顯 示裝置300更進一步包括一經調適以將驅動電壓供應至驅 動掃描器305之電壓供應電路（P12)3〇8、一經調適以將驅 124335.doc -40- 1363261 動電壓供應至第一自動歸零電路（AZRD 1)3 06的電壓供應 •電路（P 13)3 09’及一經調適以將驅動電壓供應至第二自動 *· 歸零電路（AZRD2)307之電壓供應電路（P14)310。顯示裝置 300更進一步包括由水平選擇器3〇3選擇且根據亮度資訊供 應有資料信號之輸入信號SIN的信號線SGL »顯示裝置3〇〇 更進一步包括經調適以用作待由寫入掃描器3〇4選擇及驅 動之第二駆動配線的掃描線WSL，及一經調適以用作待由 驅動掃描器305選擇及驅動之第一驅動配線的驅動線 DSL。顯示裝置300更進一步包括一經調適以用作待由第 一自動歸零電路306選擇及驅動之第四驅動配線的第一自 動歸零線AZL1，及一經調適以用作待由第二自動歸零電 路307選擇及驅動之第三驅動配線的第二自動歸零線 AZL2。 應注意此等組件（例如）形成於相同面板上。 如圖45及46中所說明，根據第十七實施例之像素電路 301包括一 p通道TFT 311 ' n通道打丁 312至315，及一電容 器C3U。相同電路3〇1進一步包括一發光元件316(其包括 一有機發光二極體（0LED))，及第一及第二節點nd3u& ND312。 由TFT 311形成第一開關電晶體，由TFT 31 3形成第二開 關電晶體’由TFT 315形成第三開關電晶體，及由TFT 314 形成第四開關電晶體。 應注意供應電壓V c c之供應線（供應電位）對應於第一參 考電位’且接地電位GND對應於第二參考電位。另外， I24335.doc -41 . 1363261 VSS1對應於第四參考電位，且VSS2對應於第三參考電 位。 在像素電路301中，在第一參考電位（在本實施例中的供 應電位Vcc)與第二參考電位（在本實施例申之接地電位 GND)間串聯連接TFT 311、用作驅動電晶體之TFT 312、 第一節點ND311及發光元件（〇LED)316e更特定而言發 光兀件316的陰極連接至接地電位GND，及其陽極連接至 第一節點ND31レTFT312之源極連接至第一節點ND311β TFT 311的汲極連接至TFT 312之汲極，及其源極連接至供 應電壓Vcc。 TFT 312之閘極連接至第二節點ND 3 12。TFT 3丨丨的閘極 連接至驅動線DSL。 TFT 313的汲極連接至第一節點311及電容sC3n之第一 電極。TFT 313之源極連接至固定電位VSS2，及其閘極連 接至第二自動歸零線AZL2。電容器（：311的第二電極連接 至第二節點ND312。 TFT 3 14之源極及汲極連接於信號線SGL與第二節點 ND3 12間。TFT 3 14之閘極連接至掃描線wsl。 另外，TFT 3 15的源極及汲極連接於第二節點ND3i2與 預定電位Vssl間。TFT 3 15之閘極連接至第一自動歸零線 AZL1 » 如以上所描述地，在根據第十七實施例之像素電路i 中，電容器C311作為像素電容連接於用作驅動電晶體之 TFT 312的閘極與源極間。在相同電路3〇1中，TFT 312之 • 42- 124335.doc

1363261 源極電位在非發射週期期間經由用作開關電晶體之TFT 313而連接至固定電位。亦在相同電路3〇1中，TFT 3 12的 開極及没極連接在一起以在相同週期期間校正臨限Vth。 接著’將參看圖47A至47F，強調像素電路操作來描述 以上組態之操作。 圖47A說明了施加至驅動線dsl的驅動信號DS。圖47B 說明了施加至掃描線WSL之驅動信號WS(對應於第十六實 施例中之閘極脈衝GP)。圖47C說明了施加至第一自動歸零 線AZL1的驅動信號AZ1。圖47D說明了施加至第二自動歸 零線AZL2之驅動信號AZ2。圖4巧說明了第二節點ND312 之電位。圖47F說明了第一節點ND3 11的電位。 將由驅動掃描器3 05施加至驅動線DSL之驅動信號DS維 持於高位準。將由寫入掃描器304施加至掃描線WSL之驅 動信號WS維持於低位準❶將由自動歸零電路306施加至自 動歸零線AZL1的驅動信號AZ1維持於低位準。將由自動歸 零電路3 07施加至自動歸零線AZL2之驅動信號AZ2維持於 南位準。 因此，TFT 3 13接通。此時，電流經由TFT 3 13流動，將 TFT 312之源極電位（節點ND311的電位）降低至VSS2。因 此’施加至發光元件316之電壓下降至〇 V，其導致相同元 件3 16停止發光。 在此情形中，即使TFT 314接通’由電容器C311所保持 之電壓（即’ TFT 3 12的閘極電壓）亦保持不變。 接著’在發光元件3 16之非發射週期期間，如圖47C及 124335.doc •43- 1363261 47D中所展不，將施加至自動歸零線azli之驅動信號A。 π定至间位準，同時將施加至自動歸零線azl2的驅動信 .號AZ2維持於尚位準。此導致第二節點ND312之電位下降 至 VSS1 〇 接著，在將施加至自動歸零線AZL2之驅動信號AZ2切換 回至低位準後，將由驅動掃描器305施加至驅動線DSL的 驅動信號DS僅在預定時間週期内切換至低位準。 此導致丁卩丁313關斷且丁1?丁315及312接通。因此，電流 流經TFT 3 12及3 11，提高第一節點之電位。 接著’將由驅動掃描器305施加至驅動線DSL之驅動信 號DS切換回至高位準，且將驅動信號AZ1切換回至低位 準。 因此’校正驅動電晶體TFT 3 12的臨限vth，使第二與第 一節點ND312與ND3 11間之電位差等於vth。 在預定時間週期於此狀況中流逝後，將由寫入掃描器 3 04施加至掃描線WSL之驅動信號ws在預定時間週期内維 持於高位準。此導致資料自資料線寫入至節點ND3 12。當 驅動信號ws在高位準時，將由驅動掃描器305施加至驅動 線DSL的驅動信號DS切換至高位準。接著，將驅動信號 W S切換至低位準。 此時，TFT 312接通且TFT： 3 14關斷，從而允許校正遷移 率。 在此情形中，TFT 3 14斷開。TFT 3 12之閘極至源極電壓 為恆定的。因此，恆定電流Ids自TFT 3 12流入至EL發光元 124335.doc •44- 件316中。因此，第一節點ND3n之電位上升至電壓νχ， 其中電流Ids流經相同元件316，從而導致相同元件316發 光。 亦在本像素電路中，若EL發光元件之發射時間較長，則 其電流至電壓（Ι·ν)特性改變。因此’第-節點ND311的電 位亦改變。然而，TFT 3 12之閘極至源極電壓維持恆定。 因此，流經EL發光元件316之電流保持不變。因此，即使 相同7C件316的Ι-V特性退化，恆定電流Ids亦繼續流動。因 此，同一元件3 1 6之亮度保持不變。 具有如以上所描述地驅動之像素電路的顯示裝置可用相 同極性之電晶體（即，η通道或p通道電晶體（例如，TFT))形 成’從而允許以精確方式輸出正或負電位。 根據本實施例的顯示裝置可併入於由相同極性之電晶體 所形成之面板中，從而提供改良的生產量且確保減少之製 造過程及成本。 根據本實施例之顯示裝置可適用於如圖W中所說明的各 種電子設備。在該電子設備中有如圖48A中所說明之電視 機400的顯示區段41〇、如圖48B至48D中所說明之數位相 機500及攝錄機600的顯示裝置51〇及61〇、如圖48(}中所說 明之膝上型PC 700的顯示裝置71〇，及如圖48E及48F中所 說明之行動終端裝置8〇〇及9〇〇的顯示區段81〇及91〇。 熟習此項技術者應理解視設計要求及其他因素而定可出 現各種修改、組合、子組合及更改（在該等修改、組合' 子組合及更改屬於隨附申請專利範圍或其等效物之範疇内 124335.doc -45- 的裎度上）。 【圖式簡單說明】 圖1為說明具有CMOS組態之DC-DC轉換器的電路圖； 圖2為圖1中所說明之DC_DC轉換器的時序圖； 圖3為說明根據本發明之第一實施例之電壓供應電路之 組態實例的方塊圖； 圖4為說明根據第一實施例之DC_DC轉換器之組態實例 的電路圖； ^ 圖5為根據第一實施例之電壓供應電路的時序圖； 圖6為說明根據本發明之第二實施例之電壓供應電路之 組態實例的方塊圖； 圖7為說明根據第二實施例之DC_DC轉換器之組態實例 的電路圖； 圖8為根據第二實施例之電壓供應電路的時序圖； 圖9為說明根據本發明之第三實施例之電壓供應電路之 組態實例的方塊圖； 圖1 〇為說明僅以相同極性之電晶體（即，PM〇s電晶體） 組態之反相器之實例的電路圖； 圖11為說明根據本發明之第四實施例之電壓供應電路之 組態實例的方塊圖； 圖12為說明根據本發明之第五實施例之電壓供應電路之 組態實例的方塊圖； 圖13為說明重設信號rst滞後於時脈信號仏之情形的時序 124335.doc -46- 1363261 圖I4為說明重設信號rst領先於時脈信號仏之情形的時序 圖； 圖15為說明根據本發明之第六實施例之電壓供應電路之 組態實例的方塊圖； 圖16為描述根據本發明之第七實施例之電壓供應電路的 時序圖； 圖17為說明根據本發明之第八實施例之電壓供應電路之 組態實例的方塊圖； 圖18為根據第八實施例之電壓供應電路的時序圖； 圖19為說明僅以相同極性之電晶體（即，pM〇s電晶體） 組態之反及（NAND)電路之實例的電路圖； 圖20為說明根據本發明之第九實施例之電壓供應電路之 組態實例的方塊圖； 圖21為說明根據本發明之第十實施例之電壓供應電路之 組態實例的方塊圖； 圖22為說明僅以相同極性之電晶體（即’ PMOS電晶體） 組態之反或（NOR)電路之實例的電路圖； 圖23為說明根據第十一實施例之DC-DC轉換器之組態實 例的電路圖； 圖24為根據第十一實施例之電壓供應電路的時序圖； 圖25為說明根據第十二實施例之dc_dc轉換器之組態實 例的電路圖； 圖26為根據第十二實施例之電壓供應電路的時序圖； 圖27為描述根據本發明之第十三實施例之電壓供應電路 124335.doc •47· 1363261 的時序圖； 圖28為說明根據本發明之第十四實施例之電壓供應電路 • 之組態實例的方塊圖； 圖29為根據第十四實施例之電壓供應電路的時序圖； 圖30為說明僅以相同極性之電晶體（即，pM〇s電晶體） 組態之反或電路之實例的電路圖； 圖31為說明根據本發明之第十五實施例之電壓供應電路 之組態實例的方塊圖； 圖32為說明僅以相同極性之電晶體（即，NMOS電晶體） 組態之反相器之實例的電路圖； 圖33為说明僅以相同極性之電晶體（即，NM〇s電晶體） 組態之反及電路之實例的電路圖； 圖34為說明根據本發明之第十六實施例之使用像素電路 的有機EL顯示裝置之組態的方塊圖； 圖3 5為說明根據第十六實施例之像素電路之特定組態的 電路圖； 圖36A至36E為說明圖35中所說明之像素電路之特定操 作的時序圖； 圖37為描述圖35中所示之像素電路之操作的視圖且說明 在發射週期期間該像素電路之條件； 圖38為描述圖35中所示之像素電路之操作的視圖且說明 在非發射週期期間當電壓為Vss時該像素電路的條件； 每圖39為描述圖35中所示之像素電路之操作的視圖且說明 田輸入偏移仏號時該像素電路的條件； 124335.doc -48 * ^03261 ，圖40為描述圖35中所示之像素電路之操作的視圖且說明 當電壓為VCC時該像素電路的條件； 杏圖41為描述圖35中所示之像素電路之操作的視圖且說明 古電麗為Vcc時驅動電晶體之源極電麼的改變； a圖42為描述圖35中所示之像素電路之操作的視圖且說明 當寫入資料信號Vsig時該像素電路的條件； 圖43為描述圖35令所示之像素電路之操作的視圖且說明 根據遷移率量值之驅動電晶體之源極電壓的改變； 圖44為描述圖35中所示之像素電路之操作的視圖且說明 當發光時之該像素電路； 圖45為說明根據本發明之第十七實施例之使用像素電路 的有機EL顯示裝置之組態的方塊圖； 圖46為說明根據第十七實施例之像素電路之特定組態的 電路圖； ~ 圖47A至47F為說明圖46中所示之像素電路之基本操作 的時序圖；及 圖48A至48G為說明根據本實施例之顯示裝置所應用於 之電子設備的視圖。 ' 【主要元件符號說明】 1 DC-DC轉換器 2 輸出電晶體 3 電晶體 4 電晶體 5 電容器 124335.doc _ 49 - 1363261

6 10 10A 10B IOC 10D 10E 10F 10G 10H 101 10J 10L 10M ION 11 11A 12 DC-DC 12A DC-DC 12J DC-DC 12K DC-DC 111 111B 111C 電容器 電壓供應電路 電壓供應電路 電壓供應電路 電壓供應電路 電壓供應電路 電壓供應電路 電壓供應電路 電壓供應電路 電壓供應電路 電壓供應電路 電壓供應電路 電壓供應電路 電壓供應電路 電壓供應電路 調整區段 調整區段 轉換器 轉換器 轉換器 轉換器 位準移位器 位準移位器 位準移位器 124335.doc -50- 1363261 112 位準移位器 113 位準移位器 114 延遲電路 115 反及電路功能區段 116 反或電路功能區段 116N 反或電路功能區段 121 PMOS電晶體/輸出電晶體 121N NMOS電晶體/輸出電晶體 122 PMOS電晶體/開關電晶體 122N NMOS電晶體/開關電晶體 123 PMOS電晶體/開關電晶體 123N NMOS電晶體/開關電晶體 124 第一電容器 125 第二電容器 126 寄生電容 130 反相器 130N 反相器 131 PMOS電晶體 131N NMOS電晶體 132 PMOS電晶體 132N NMOS電晶體 133 PMOS電晶體 133N NMOS電晶體 134 電容器 124335.doc -51 - 1363261

134N 電容器 140 反及電路 140N 反及電路 141 PMOS電晶體 141N NMOS電晶體 142 PMOS電晶體 142N NMOS電晶體 143 PMOS電晶體 143N NMOS電晶體 144 PMOS電晶體 144N NMOS電晶體 145 電容器 145N 電容器 150 反或電路 150N 反或電路 151 PMOS電晶體 151N NMOS電晶體 152 PMOS電晶體 152N NMOS電晶體 153 PMOS電晶體 153N NMOS電晶體 154 PMOS電晶體 154N NMOS電晶體 155 電容器 •52- 124335.doc 1363261

155N * 200 , 201 202 203 ' 204 ' 205 206 參 207 211 212 213 300 301 302 303 304 305 306 307 308 309 310 311 124335.doc

電容器 顯示裝置 像素電路 像素陣列區段 水平選擇器 寫入掃描器 電力驅動掃描器 電壓供應電路 電壓供應電路 η通道TFT η通道TFT 發光元件 顯示裝置 像素電路 像素陣列區段 水平選擇器 寫入掃描器 驅動掃描器 第一自動歸零電路 第二自動歸零電路 電壓供應電路 電壓供應電路 電壓供應電路 p通道TFT -53- 1363261 312 n通道TFT 313 TFT 314 TFT 315 TFT 316 發光元件 3 17 電壓供應電路 400 電視機 410 顯不區段 500 數位相機 510 顯示裝置 600 攝錄機 610 顯示裝置 700 膝上型PC 710 顯示裝置 800 行動終端裝置 810 顯不區段 900 行動終端裝置 910 顯示區段 A 第一節點 AZ1 第一自動歸零線AZL 1之驅動信 AZ2 第二自動歸零線AZL2之驅動信 AZL1 第一自動歸零線 AZL2 第二自動歸零線 AZRD1 第一自動歸零電路 124335.doc -54* 1363261 AZRD2 第二自動歸零電路 B 第二節點 Cl 第一電容器之電容 C2 第二電容器之電容 C211 電容器 C311 電容器 Cap 1 電容器 Cap2 電容器 Cb 電容器 Cel 電容器 ck 時脈信號 ckl 第一時脈 ck2 第二時脈 CKg 時脈 Ddcon DC-DC轉換器 DS 驅動信號 DSCN 驅動掃描器 DSL 驅動線 en 啟用信號 GP 閘極脈衝 HSEL 水平選擇器 Ids 恆定電流 Ids' 恆定電流 IN 輸入線 124335.doc -55- 1363261

INI 輸入線 IN2 輸入線 lvlsft 位準移位器 nl η通道MOS電晶體 nil NMOS電晶體 nl2 NMOS電晶體 nl3 NMOS電晶體 NAND 反及 ND13 1 節點 ND13 IN 節點 ND132 節點 ND132N 節點 ND141 節點 ND141N 節點 ND142 節點 ND142N 節點 ND15 1 節點 ND151N 節點 ND152 節點 ND152N 節點 ND211 第一 々A* 即 點 ND212 第二 即 點 ND311 第一 節 點 ND312 第二 節 點 •56- 124335.doc 1363261 NOR 反或 OLED 有機EL發光裝置 OUT 輸出端 pi p通道MOS電晶體 Pll 輸出電晶體 P12 開關電晶體 P13 開關電晶體 P14 電壓供應電路 p2 p通道MOS電晶體 PDSCN 電力驅動掃描器 PSG 電力信號 PSL 電力驅動線 PSL201 電力驅動線 rst 重設信號 SGL 信號線 SGL20n 信號線 SGL201 信號線 SGL202 信號線 SIN 輸入信號 tck 時脈輸入端子 tck 1 時脈ck 1之輸入端子 tck2 時脈ck2之輸入端子 TFT211 η通道TFT TFT212 η通道TFT 124335.doc -57- 1363261

tout 輸出端子 trst 重設信號rst之輸入端子 Vcat 預定參考電位 Vcc 供應電壓 Vdd 供應電壓 Vdd2 供應電壓 Vdd3 正電位 Vel 電壓 Vgs 源極電壓 Vo fs 偏移信號 Vref 預定電位 Vsig 資料信號 Vss 參考電位 Vssl 預定電位 Vss2 負電位 Vss3 負電位 Vssg 負供應電壓 Vth 臨限電壓 Vx 電壓 WS 驅動信號 WSCN 寫入掃描器 WSL 掃描線 xCKg 時脈 ΔΥ1 第一時脈ckl之振幅 -58 - 124335.doc 1363261 AVI' 第一節點A之振幅 AV2 第二時脈ck2之振幅 ΔΥ2' 第二節點B之振幅 124335.doc -59-

Claims (1)

1363261 第〇96丨46173號專利申請案 阶年S月妒Q修正本 中文申請專利範圍替換本(100年1------__ 1. 一種電壓供應電路，其包含 第—節點及第二節點； 一預定電位； 一輪出電晶體，該輸出電晶體之控制端子連接至該第 節點，其第一端子連接至該第二節點，且其第二端子 連接至一輸出端子；

十、申請專利範圍： 開關70件，該開關元件回應於一有效重設信號而接 通以將該電位與該第一節點及該第二節點連接在一 起； 第一電容器，該第一電容器連接至該第一節點且供 應有一時脈； 一第二電容器’該第二電容器連接至該第二節點且供 應有另一時脈；及 一調整區段，該調整區段經調適以調整該等時脈振 幅’使得該第一節點及該第二節點之該等電位以其間維 持有一預定差的方式而變化，其中 該重設信號基本上與該等時脈反相位。 2·如請求項1之電壓供應電路，其中 該調整區段具有產生振幅彼此不同之第一時脈及第二 時脈且將該第一時脈饋入至該第一電容器及將該第二時 脈饋入至該第二電容器的能力；且其中 該調整區段將該第一時脈設定至一大於該第二時脈之 振幅的振幅" 124335-1000830.doc 1363261 3·如請求項1之電壓供應電路，其中 該調整區段具有一連接至該第二節點之額外電容；且 其中 該調整區段具有將一單一時脈平行饋入至該第一電容 器及該第二電容器的能力。 4. 如請求項2之電壓供應電路，其中 該調整區段具有自一單一時脈產生該重設信號及該第 一時脈及該第二時脈且將該重設信號及該第一時脈及該 第二時脈饋入至該開關元件及該第一電容器及該第二電 容器的能力。 5. 如請求項3之電壓供應電路，其中 該調整區段具有自一單一時脈產生該重設信號及該時 脈且將該重設信號及該時脈饋入至該開關元件及該第一 電容器及該第二電容器的能力。 6. 如請求項2之電壓供應電路，其中 該重設信號領先於該第一時脈及該第二時脈。 7. 如請求項6之電壓供應電路，其中 該調整區段具有一經調適以藉由該重設信號延遲該等 時脈的延遲電路。 8. 如請求項3之電壓供應電路，其中 該重設信號領先於該第一時脈及該第二時脈。 9. 如請求項8之電壓供應電路，其中 該調整區段具有一經調適以藉由該重設信號延遲該等 時脈的延遲電路。 124335-1000830.doc 1363261 10. 如請求項2之電壓供應電路，其中 該重設信號在一比自該輸出電晶體輸出一電位更長之 週期内為無效的。 11. 如請求項3之電壓供應電路，其中 該重設信號在一比自該輸出電晶體輸出一電位更長之 週期内為無效的。 12. 如請求項4之電壓供應電路，其中 該調整區段具有自一時脈及一啟用信號產生該重設信 號的能力。 13. 如請求項5之電壓供應電路，其中 該調整區段具有自一時脈及一啟用信號產生該重設信 號的能力。 14. 一種顯示裝置，其包含： 複數個像素電路，該複數個像素電路以一矩陣方式排 列；

一掃描器，該掃描器可操作以輸出一經調適以驅動形 成該等像素電路之元件的驅動信號；及 一電壓供應電路 以將一驅動 該電壓供應電路經調適 電壓供應至該掃描器，該電壓供應電路包括 第一節點及第二節點， 一預定電位， 一輸出電晶體，該輸出電晶體之控制端子連接至該 第一節點，其第—端子連接至該第二節點，且其第二 端子連接至一輪出端子， 124335-1000830.doc 1363261 一開關元件，該開關元件回應於一有效重設信號而 接通，以將該預定電位與該第一節點及該第二節點連 接在一起， 一第一電容器，該第一電容器連接至該第一節點且 供應有一時脈， 一第二電容器，該第二電容器連接至該第二節點且 供應有另一時脈，及 一調整區段，該調整區段經調適以調整該等時脈振 幅’使得該第一節點及該第二節點之該等電位以其間 維持有一預定差的方式而變化，其中 該重設信號基本上與該等時脈反相位。 15. 如請求項14之顯示裝置，其中 該調整區段具有產生振幅彼此不同之第一時脈及第二 時脈且將該第一時脈饋入至該第—電容器及將該第二時 脈饋入至該第二電容器的能力；且其中 該調整區段將該第一時脈設定至一大於該第二時脈之 振幅的振幅。 16. 如請求項之顯示裝置，其中 該調整區段具有一連接至該第-铭& 发弟一卽點的額外電容；且 其中 該調整區段具有將一單一時脈平行饋入至該第一電容 器及該第二電容器的能力。 17. —種電子設備，其包含 一顯示裝置’其中該顯示裝置包括. 124335-1000830.doc -4- 複數個像素電路，該複數個像素電路以一矩陣方式 排列； 掃描器’該掃描器可操作以輸出一經調適以驅動 形成δ亥等像素電路之元件的驅動信號；及 一電麼供應電路’該電壓供應電路經調適以將一驅 動電壓供應至該掃描器，該電壓供應電路包括： 第一節點及第二節點， 一預定電位， 一輪出電晶體’該輸出電晶體之控制端子連接至 該第一節點，其第一端子連接至該第二節點，且其 第二端子連接至—輸出端子， 開關元件，該開關元件回應於一有效重設信號 而接通，以將該電位與該第一節點及該第二節點連 接在一起， 一第一電容器，該第一電容器連接至該第一節點 且供應有一時脈， 一第二電容器，該第二電容器連接至該第二節點 且供應有另一時脈，及 調整區段，該調整區段經調適以調整該等時脈 振11>田使得忒第一節點及該第二節點之該等電位以 其間維持有一預定差的方式而變化，且其中 s亥重设信號基本上與該等時脈反相位。 18. 種使用帛冑谷器及第二電容器及一輸出電晶體供應 電壓之電壓供應方法，該第一電容器連接至—第—節點 124335-1000830.doc 1363261 且供應有一時脈，該第二電容器連接至一第二節點且供 應有另一時脈，該輸出電晶體之控制端子連接至該第一 節點’其第一端子連接至該第二節點’且其第三端子連 接至一輸出端子，該電壓供應方法包含以下步驟： 首先，备一基本上與該等時脈反相位之重設信號為有 效時將-預定電位與該第—節點及該第二節點連接； 其-人，調整該等時脈振幅，使得該第一節點及該第二 節點之該等電位以其間維持有一預定差的方式而= 化；及 i 第三二回應於一電位變化而自該輪出電晶體輸出〜與 該第二節點之該電位相應的電壓。 124335-1000830.doc 6· 1363261 第096146173號專利申請案 中文圖式替換頁(100年8月） ^年日修.m頁 140 Vdd

ΙνΓ> ΪΝ2> ND142 -143 ,~C 144 Τόϋτ> 145 c-r- ND141------------ r-d Γ~141 142

Vss 圖19 124335-fig-I000830.doc 19- 第096146173號專利申請案 中文圖式替換頁(100年8月） 10 k

1000830.doc -25- 1363261 第096146173號專利申請案 中文圖式替換頁(100年8月 Γ牛胡v曰修正昏換買

124335-flg-1000830.doc -45-