TWI362183B - Operation mode setting apparatus, semiconductor integrated circuit including the same, and method of controlling semiconductor integrated circuit - Google Patents
Operation mode setting apparatus, semiconductor integrated circuit including the same, and method of controlling semiconductor integrated circuit Download PDFInfo
- Publication number
- TWI362183B TWI362183B TW097107198A TW97107198A TWI362183B TW I362183 B TWI362183 B TW I362183B TW 097107198 A TW097107198 A TW 097107198A TW 97107198 A TW97107198 A TW 97107198A TW I362183 B TWI362183 B TW I362183B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- lock
- phase
- clock
- completion signal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000000034 method Methods 0.000 title claims description 12
- 238000001514 detection method Methods 0.000 claims description 18
- 230000003111 delayed effect Effects 0.000 claims description 5
- 239000000725 suspension Substances 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 239000002699 waste material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 210000003205 muscle Anatomy 0.000 description 2
- 206010011469 Crying Diseases 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Pulse Circuits (AREA)
- Dram (AREA)
Description
九、發明說明: 【發明所屬之技術領域】 尤其 之設 此處說明的具體實施例係關於半導體積體電路, 係關於在半導體積體電路内設定一種模式來調適錯g 備與方法。 【先前技術】 傳統半導體積體電路内提供的DLL (延遲鎖定迴… 路用於利用將外部時脈缓衝預定時間量,提供相位11 )电 時脈提早的内部時脈。當用於半導體積體電路的内t考 用時脈緩衝區以及傳輸線延遲之後,外部時脈與内部9士脈 之間就會發生相位差’其增加㈣存取㈣。沉二脈 於解決此問題。DLL電路控制讓内部時脈的相位 用士 脈的相位提早預定時間量,以加長有效資料輸出週勒。" 之複電:包含將内部參考時脈的輸出延遲模型化 遲,藉此產生反饋時脈。DLL電路 的相=反饋時脈的相位做比較,並根據比較結果 唬。延遲線路將賦予參考時脈預定延 。 的相位與反饋時脈的相位同步。 》參考時脈 在此情況下,例如,使用粗 成:延遲時間賦予參考時脈並鎖定時脈; =:=:的?,延遲賦予延遲= 延遲微小量的時門DTT目位和㈣非單位延遲將時脈 的時間。耻電路包含操作模式設定設備,以 1362183 便執行這些操作。操作模式設定設備接收來自相位比較器-虽中比較參考時脈相位與反饋時脈相位的相位比較信號,· 並輸出心示粗鎖定模式結束時間的鎖定完成信號,藉此控 制延遲線路的操作模式。 操作模式設定設備啟動鎖定完成信號,以回應重設信 號。然後,操作模式設定設備内的鎖定電路維持產生來回 應相位比較信號的鎖定完成信號之位準。只有當重設信號 已賦能,鎖定完成信號才能初始化。不過,只有在電 路位於初始階段上才能賦能重設信號。因此,初始化之後 無法改變鎖定完成信號的狀態。 事實上,時脈輸入至DLL電路的切換時機會因為許多 因素而變’像是外部抖動。此外’由於PVT (處理、電壓與 恤度)内的變化,内部參考時脈與反饋時脈之間的相位差在 DLL電路内不會減少。在此情況下,DLL電路需要重設給 予延遲線路的延遲值,藉此控制内部時脈的相位。不過, 因為鎖S完敍號的位準在鎖定完成信號賦能之後保持不 變;所以難以再度執行粗鎖定模式。因此,DLL電路只能 執仃細鎖定模式來控制内部時脈的相位。若參考時脈與反 饋時脈之間的相位差增加,則需要許多時間透過細鎖定模 式匹配時脈信號的相位。在此情況下,時脈的責任率狀態 不佳,這會造成輸出資料内錯誤。 如上述,在傳統操作模式設定設備内,DLL電路的設 疋並未考慮到外部抖動或PVT内變化的影響。因此,傳 操作模式設定設備具有下列問題:只有在肌電路開始操 1362183 作時才能初始化,並且當DLL電路的操作因為時脈狀態變 化而需要重設時不支援操作模式。也就是,傳統操作模式 設定設備對於錯誤的調適能力低,例如時脈狀態内的變 化,並且這些錯誤會影響DLL電路的延遲鎖定操作以及半 導體積體電路的資料輸出操作。 【發明内容】 此處說明一種可調適一時脈狀態内改變所引起錯誤的 操作模式設定設備,一種包含該設備的半導體積體電路以 及控制半導體積體電路之方法。 根據一態樣,操作模式設定設備包含一操作模式設定 控制單元,其配置成區別一參考時脈相位與一反饋時脈相 位的不同,以產生一鎖定中止信號;以及一操作模式設定 單元,其配置成在一重設信號以及該鎖定中止信號的控制 之下產生一鎖定完成信號來回應一相位比較信號以及一脈 衝信號。 根據其他態樣,半導體積體電路包含一DLL電路,其 配置成延遲一參考時脈以回應一鎖定完成信號,以產生一 延遲時脈以及一反饋時脈,並且產生該鎖定完成信號來回 應該參考時脈以及該反饋時脈;以及一DLL控制單元,其 配置成區別該參考時脈相位與該反饋時脈相位的不同,以 控制該DLL電路的該操作模式。 仍舊是其他態樣,在此提供一種控制一半導體積體電 路之方法。該方法包含去能一鎖定完成信號來在一參考時 7 1362183 脈上執行一粗鎖定操作,藉此產生一延遲時脈以及一反饋 時脈;賦能該鎖定完成信號以在該參考時脈上執行一細鎖 定操作,藉此產生該延遲時脈以及該反饋時脈;以及區別 該參考時脈相位與該反饋時脈相位的不同,並根據該區別 結果再決定是否賦能該鎖定完成信號。 底下將參閱名為「實施方式」的段落來說明這些與其 他特徵、態樣以及具體實施例。 【實施方式】 第一圖為說明依照具體實施例的操作模式設定設備 101之圖式。請參照第一圖,可看見操作模式設定設備101 包含一操作模式設定控制單元10、一重設單元20、一電源 供應單元30、一第一控制單元40、一第二控制單元50以及 一鎖定單元60。 在此結構内,重設單元20、電源供應單元30、第一控 制單元40、第二控制單元50以及鎖定單元60可稱之為操作 模式設定單元11。電源供應單元30、第一控制單元40、第 二控制單元50以及鎖定單元60可稱之為所鎖定完成信號產 生單元12。 操作模式設定控制單元10可配置成區別參考時脈 ‘clk_ref’的相位與反饋時脈‘clk_fb’相位的不同以回應鎖定 完成信號‘LOCK’,以產生一鎖定中止信號‘lkspnd’。重設 單元20可配置成控制第一節點N1的電壓位準,以回應鎖定 中止信號‘lkspnd’、重設信號‘rst’以及該鎖定完成信號 1362183 -‘LOCK,。電源供應單元3G可配置成將電壓供應至第 .N2,來回應鎖定完成信號‘LOCK,以及脈衝作號㈣ 一 控制單元^r配置成控制第一節點犯的電壓位^ 1簡 相位比較信號‘phcmp’以及脈衝信號‘pls,。第二控制單元 可配置成控制第二節點犯的電壓位準,以回庫相位= 號‘phcmp’以及脈衝信號‘⑽,。鎖定單元6〇可配置成鎖定^ 加於第-節點m上的電壓,並輸出鎖定完成信號‘l〇ck, 〇 • 卜節點N1供應一電壓,以便產生鎖定完成信號 LOCK肖始’鎖疋完成信tLOCK,去能並且操作模式 ' 設定控制單元10賦能鎖定中止信號‘lkspnd,。當重設信號 ‘rst’已賦能,重設單元2〇供應電壓至第一節點N1。 在鎖定完成信號‘L0CK,已賦能之後,當參考時脈 ‘elk—ref’與反饋時脈‘clk 一作,之間的相位差等於或大於預定 值,則操作模式設定控制單元10賦能鎖定中止信號‘化㈣, 。在此情況下,重設單元20供應電壓至第一節點N1,以回 應鎖定中止信號‘lkspnd,。 在某些具體Λ施例内,重設信號‘rst,與鎖定中止信號 ‘lkspnd’可實施成低賦能信號。 也就是,在操作模式設定設備操作開始時,其中鎖定 π成信號‘LOCK’已去能,重設單元2〇供應電壓至第一節點 以回應重設信號{rst、在鎖定完成信號‘£〇(:]^,已賦能之 後,重设單元20供應電壓至第一節點^】,以回應根據參考 時脈‘elk一ref’與反饋時脈‘clk_fb,之間相位差所產生的鎖定 1362183 中止信號‘lkspnd’。因此,即使當重設信號‘rst,沒有賦能, 操作模式設定設備可重設鎖定完成信號‘L〇CK,的狀態。 因此’若鎖定完成信號‘L0CK,已賦能,然後錯誤發生 導致參考時脈‘elk一ref,的相位與反饋時脈池一化,的相^之 間不匹配,則操作模式設定設備會去能鎖定完成信號 LOCK’,如此DLL電路可繼續粗鎖定模式。因此,可迅速 修正DLL·電路的内部時脈内發生之錯誤。 、 同時’藉由支援DLL電路的脈衝產生器產生脈衝作號 W。脈衝錢W-般具有對應至—内部時脈週期的^ 衝寬度,並且經過每預定_料脈·綠切換 15個週期。 母 第二圖為詳細說明操作模式控制單元10之示意圖。靖 參照第二圖,操作模式控制單元10可包含-鎖110、一第一 _器12〇、-第二偵測器13〇以及一信號結合單元刚。鎖 H0可配置成鎖定該鎖定完成信tL〇CK’。鎖11〇可包含第 :和第二反向器IV1和IV2,形成敎完成信號‘L0CK,的鎖 疋結構。 β第一積測器120可配置成價測反饋時脈‘灿』,的相位 疋否比參考時脈‘elk ref,的相办担!隹 ^ 一 一町相位棱早第一時間,藉此產生第 一偵測信號‘detl,。第一偵測哭—人 、、彳态可包含一第一延遲DLY1 ’八將參考時脈‘elk ref’延遲今筮拉 L ^ 一 %该弟一時間,以及一第一相位 比較器CMP 1,盆將反儘μ 饋備U,的相位與第一延遲 DLY1輸出信號的相位做比 平乂並產生第一偵測信號‘detl, 〇 g第二偵測器130可配置成偵測參考時脈‘dkjref,的相位 是否比反饋時脈‘clk_fV的相位提早第二時間,藉此產生第 二偵測信號‘det2、第二偵測器13〇可包含一第二延遲DLY2 ,其將反饋時脈‘elk—fb,延遲該第二時間,以及一第二相位 匕較器CMP2 ’其將參考時脈ref,的相位與第二延遲 过Y2輸出信號的相位做比較,並產生第二制信號‘_, 〇 信號結合單元⑽可配置成將鎖m 如^以及第二__,的輸出信號結合起來:以產 生鎖定中止信號、nd ’。為了執行結合操作,信號結合單 70140可包含一第-nor閘取卜 第-時間與第二時間根據特定具體實施例的需求,定 圍。例如:當反饋時脈‘elk-fb’的相位比參考時 置:賦=_位提早第一時間,則該第一偵測器120可配 。在另月1大價測㈣‘det1,。也就是,此情況定義為錯誤 ‘clkfhw面’當參考時脈‘Clk」ef,的相位比反饋時脈 職能第1目:提早第二時間,則第二偵測器130可配置成 在號‘㈣。也就是,此情況也定義為錯誤。 之錯。寬的參考時脈‘dk」ef,和反饋時脈‘elk—fb, 二乾 如此系統將不會太常執行粗鎖定模式。 應該注意,第一時間與第二時間可彼此相等。 可配置成賦::?t2,位於高位準上’信號結合單元140 月匕’疋中止信號‘lkspnd’。因此,當鎖定完成信 11 1362183 號LOCK’已去能,則鎖定中止信號‘lkspnd’會赋能而不管. 第一和第二偵測信號‘detl’和‘det2’。當鎖定完成信號 LOCK已賦能並且第一和第二偵測信號‘det 1 ’和ςdet2’之 一已賦能’則會賦能鎖定中止信號‘lkspnd’。也就是,在鎖 定完成信號‘LOCK’已賦能之後,使用第一和第二偵測信號 detl’和‘det2’來產生鎖定中止信號‘ikspnd’。因此,在鎖定 完成信號‘LOCK’啟動之後,就可改變鎖定中止信號 ‘lkspnd’的狀態。 第三圖為顯示第一圖内所示的操作模式設定設備1〇1 ·_ 之詳細示意圖。因為已經用第二圖說明操作模式設定控制 單元10的詳細結構,所以第三圖内只用方塊圖簡單陳述操 作模式設定控制單元1〇。 如所見,重設單元20可包含一第三反向器IV3、一第四 反向器W4、一第五反向器IV5、一NAND閘ND、一第二 閘NR2以及一第一電晶體TR1。第三反向器IV3可接收鎖定 完成信號‘LOCK,。NAND閘ND可接收重設信號‘rst,以及第 二反向器IV3的輸出信號。第四反向器卩4可接收Nand閘 _ ND的輸出信號.第二N〇R閘NR2可接收第四反向器ιν4的 輸出信號以及鎖定中止信號‘lkspnd,。第五反向器IV5可接 收第二NOR閘NR2的輸出信號。第—電晶體TR1可包含一接 收第五反向HIV5輸出信號的閘極、—供應外部電源供應電 壓VDD的源極以及一耦合於第一節點N1的汲極。一 電源供應單兀30可包含-第二電晶體TR2以及—第三 電晶體TR3。第二電晶體加可包含—接收鎖成信號 12 1362183 LOCK’的閘極’以及一供應外部電源供應電壓VDD的源極 .。第二電晶體TR3可包含一接收脈衝信號‘pls,的閘極、一與 第一雩晶體TR2的没極耦合的源極以及一耦合於第二節點 N2的 >及極。 第一控制單元40可包含一第六反向器iV6、一正反器 以及一第四電晶體TR4。第六反向器ιν6可接收相位比較信 號‘phcmp’。正反器FF可配置成鎖定第六反向器IV6的輸出 信號,以回應脈衝信號‘plS’。萆四電晶體丁尺々可包含一接收 # 正反器FF輸出信號的閘極、一搞合於第一節點N1的沒極以 及一耦合於第二節點N2的汲極。 第二控制單元50可包含一第五電晶體TR5以及一第六 電bb體TR6。第五電晶體TR5可包含一接收相位比較信號 ‘phcmp’的閘極,以及一與第二節點N2耦合的汲極。第六電 晶體TR6可包含一接收脈衝信號‘pls’的閘極、一耦合於第五 電晶體TR5的源極的汲極以及一接地的源極。 # 鎖定單元60可包含一第七反向器IV7以及一第八反向 器IV8。第七反向器IV7可配置成接收應用在第一節點犯上 的電壓’並輸出鎖定完成信號‘L〇CK,^第八反向器]^/8與 第七反向器W7—起形成鎖定結構。 一開始,鎖定完成信號‘LOCK’處於去能狀態,並且鎖 定中止信號‘lkspnd,處於賦能狀態。在此情況下,當重設信 號‘rst’已賦能,重設單元2〇會將第一節點N1的電壓位準改 變為高位準。 如上述,脈衝彳g號‘pis’會在内部時脈的每個預定週期 13 1362183 上切換。當鎖定完成信號eLOCK’已去能,當脈衝信號>ls’ 不切換時,電源供應單元30可配置成將高位準電壓供應至 第二節點N2。 相位比較信號‘phcmp’的狀態取決於反饋時脈‘clk_fb’ 以及參考時脈‘ clk_ref’的相位。當相位比較信號‘phcmp ’ 位於低位準上,第二控制單元50的第五電晶體TR5會關閉 ,並且第二節點N2的電壓位準不會改變。因此,第一節點 N1的電壓位準維持在高位準。當脈衝信號‘pis’已賦能,第 . · . · 一控制單元40的正反器FF輸出高位準信號,並且第四電晶 體TR4啟動。 然後,當相位比較信號‘phcmp’改變為高位準,則第二 控制單元50的第五電晶體TR5啟動。當脈衝信號"pis’已賦能 ,第六電晶體TR6啟動,如此第二節點N2的電壓位準降低 為低位準。因為第四電晶體TR4為啟動狀態,則第一節點 N1的電壓位準也變成低位準。因此,鎖定單元60賦能鎖定 完成信號‘LOCK’。 在鎖定完成信號‘LOCK’已賦能之後,重設單元20的第 四反向器IV4可配置成輸出低位準信號。在此情況下,根據 由操作模式設定控制單元10所決定的參考時脈‘clk_ref’以 及反饋時脈‘clk_fb’狀態來賦能或去能鎖定中止信號 ‘lkspnd’。因此,第五反向器IV5的輸出信號位準取決於鎖 定中止信號‘lkspnd’的狀態。在此情況下,當鎖定中止信號 ‘lkspnd’已賦能,重設單元20會將第一節點N1的電壓位準再 次改變為高位準。 14 1362183 第四圖為顯不包含操作模式設定設備3的半導體積體 包路之詳細不思圖’該設備可配置成以類似上述具體實施 例的方式來操作。如所見,半導體碰電路包含—時脈輸 入缓衝器1、-DLL電路8、—時脈驅動單以以及一虹控 制單元7。 時脈輸入緩衝器1可配置成緩衝外部時脈‘dk_ext,,並 產生參考時脈‘ clk_ref*。 DLL電路8可配置成延遲參考時脈‘clk—ref,以回應鎖定 完成信號‘LOCK’,藉以產生延遲時脈‘clk—diy,以及反饋時 脈‘elk一fb’,並且產生鎖定完成信號‘L〇CK,以回應參考日^脈 ‘elk一ref’以及反饋時脈‘cik一fb,。DLL電路8可包含—相位比、 車父器2、一操作模式設定設備3、一延遲單元4以及一延遲 償單元5。 > .相位比較器2可配置成將參考時脈‘ clk—ref,的相位與反 饋時脈‘clk_fb’的相位做比較’並產生相位比較信號 ‘phemp’。操作模式設定設備3可配置成產生鎖定完成作號 ,以回應重設信號‘rst’、脈衝信號‘pis’、相位比較作^ ‘phemp’以及鎖定中止信號‘lkspnd’。延遲單元4可配置成延 遲該參考時脈‘clk_ref,’以回應相位比較信號‘phcmp,和鎖 定完成信號‘LOCK’,並產生延遲時脈‘elk—dly’。延遲補償 單元5可配置成延遲該延遲時脈‘clk_dly’來產生反饋時脈 ‘elk一fb,,以便補償延遲時脈‘clk_dly’傳輸至資料輪出緩衝 器時的延遲。 時脈驅動單元6可配置成驅動延遲時脈‘clk_dly,,以產 15 生輸出時脈‘clk_out,。 DLL控制單兀7可配置成區別參考時脈{他―以,的相位 ,、反饋時脈‘dk—fb’的相位之不同,以產生用於控制隐電 路8的操作模式之鎖定中止信號。肌控制單元7可 具有與上述操作模式設定控制單㈣相同的結構。因此, 實施例内’操作模式設定設備3不包含操作模式設 =1早tcIG,如此就不會執行根據參考時脈‘eik」ef,以及 脈地—㈣相位來控制賦能或去能較完成信號 LOCK:’之功能。 設信,‘ 施例内’㈣模式設定設備3可配置成當重 柜二Γ二LL電路8開始操作時賦能的當時操作,並且 根據相位比較信號‘ph ‘LOCK,。在鎖定完成;;%的電壓位準產生鎖定完成信號 在細鎖定模式内操作^賦能之後,延遲單元4可 ‘clk dly,。 旳攸參考時脈‘clk_ref,產生延遲時脈 當參考時脈‘elk ref,偽 由於錯誤造成其大於預^反饋時脈‘dkJV之間的相位差 脈‘—’之切換時機變::輸入DL„L電路8的外部時 I動’則DLL控制單元7可配i成侦 =目位差並且賴料巾止 作 模式設定娜去— Wk,,難遲單= 再,進入粗鎖定模式。當參考時脈‘旬ef,與反饋時脈 :一fb之間的相位差小於預定量,則祖控制單 止„_,。然後,操作模式歧設備3可配置 、再-人賦犯鎖足凡成信號‘LOCK,,如此延遲單元4可再次 1362183 進入細鎖定模式。 . 也就是,當DLL電路8的延遲鎖定操作完成之後參考時 脈clk_ref與反饋時蜱‘clk一伪’之間的相位差等於或因為錯 誤而大於預定值,則DLL控制單元7操作控制模式設定設備 3來重設粗鎖定模式,如此可迅速修正錯誤。 如上这在根據上述具體實施例的dll電路内,當參 考#脈與反饋時脈之間的相位差等於或大於預定值,即使 鎖定完成信號已賦能,DLL電路可配置成去能鎖定完成信
• f虎來f,操作模式。即使在時脈的延遲鎖定完成之後,DLL 電路還疋可再進入粗鎖定模式來修正時脈錯誤,這樣使其 Y迅速修正錯誤。也就是,根據上述本發明具體實施例的 =乍极式設定設備以及包含此設備之半導體積體電路對於 ^誤具有1¾調適性’例如時脈狀態中改變這些錯誤,並且 可減少DLL電路的時脈延遲鎖定操作以及半導體積體電路 的資料輸出操作之錯誤。 擊 雖然上面已經說明特定具體實施例,吾人將瞭解所說 月的具體貫施例僅當範例。因此,此處說明的設備與方法 不應党限於所說明的具體實施例。而是,當與上述說明與 附圖結合牯’此處說明的設備與方法應該只受限於底下的 申睛專利範圍。 【圖式簡單說明】 底下將參閱附圖說明特徵、態樣與具體實施例,其中 1362183 第一圖為說明依照具體實施例的操作模式設定設備之 方塊圖; 第二圖為顯示可包含在第一圖所示設備内的操作模式 • · 設定控制早元之詳細組態不意圖, 第三圖為顯示第一圖内所示的操作模式設定設備之詳 細組態示意圖;以及 第四圖為說明根據具體實施例可包含第一圖内操作模 式設定設備的半導體積體電路之結構方塊圖。 【主要元件符號說明】 1 時脈輸入緩衝器 2 相位比較器 3 操作模式設定設備 4 延遲單元 5 延遲補償單元 6 時脈驅動單元 7 DLL控制單元 8 DLL電路 10 操作模式設定控制單元 11 操作模式設定單元 12 鎖定完成信號產生單元 20 重設單元 30 電源供應單元 第一控制單元 40 1362183
50 第二控制單元 60 鎖定單元 101 操作模式設定設備 110 鎖 120 第一偵測器 130 第二偵測器 140 信號結合單元 CMP] .第一相位比較器 CMP2第二相位比較器 DLY1 第一延遲 DLY2 第二延遲 FF 正反器 IV1 第一反向器 IV2 第二反向器 IV3 第三反向器 IV4 第四反向器 IV5 第五反向器 IV6 第六反向器 IV7 第七反向器 N1 第一節點 N2 第二節點 ND NAND 閘 NR1 第一 NOR閘 NR2 第二NOR閘 19 1362183 TR1第一電晶體 TR2第二電晶體 TR3第三電晶體 TR4第四電晶體 TR5第五電晶體 TR6第六反向器
Claims (1)
- 修正版修正日期:2011/11/1 、申請專利範圍: 一種操作模式設定設備,其包括: 一操作模式設定控制單元,其配置成區別一參考時 脈相位與一反饋時脈相位的不同,以產生一鎖定中止信 號;以及 一操作模式設定單元,其配置成在一重設信號以及 該鎖定中止信號的控制之下產生一鎖定完成信號以回 應一相位比較信號以及一脈衝信號, 其中該操作模式設定控制單元包含: 一鎖,其配置成鎖定該鎖定完成信號並產生一輸 出; 一第一偵測器,其配置成偵測該反饋時脈的該相位 是否比該參考時脈的該相位提早一第一時間,並且產生 一第一偵測信號; 一第二偵測器,其配置成偵測該參考時脈的該相位 是否比該反饋時脈的該相位提早一第二時間,並且產生 一第二偵測信號;以及 一信號結合單元,其配置成將該鎖、該第一偵測信 號以及該第二偵測信號的一輸出信號結合起來,以產生 該鎖定中止信號。 如申請專利範圍第1項之操作模式設定設備,其中該操 作模式設定控制單元配置成當該參考時脈與該反饋時 脈之間的該相位差等於或大於一預定值時賦能該鎖定 中止信號。 21 1362183 修正版修正日期:2011/11/1 . 3. 如申請專利範圍第2項之操作模式設定設備,其中該操 ί 作模式設定控制單元配置成當該鎖定完成信號已賦能 . 時、該反饋時脈的該相位提早該參考時脈的該相位該第 一時間時或該參考時脈的該相位提早該反饋時脈的該 相位該第二時間時,賦能該鎖定中止信號。 4. 如申請專利範圍第1項之操作模式設定設備,其中該操 作模式設定單元包含: 一重設單元,其配置成控制是否賦能該鎖定完成信 號,以回應該重設信號以及該鎖定中止信號;以及 β 一鎖定完成信號產生器,其配置成在該重設信號的 控制之下產生該鎖定完成信號,以回應該相位比較信號 以及該脈衝信號。 5. 如申請專利範圍第4項之操作模式設定設備,其中該重 設單元配置成當該鎖定完成信號已去能然後該重設信 號已賦能,或當該鎖定完成信號已賦能,然後該鎖定中 止信號已賦能,供應電壓至一第一節點,該電壓為用於 肩 m 產生該鎖定完成信號所應用的電壓。 6. 如申請專利範圍第5項之操作模式設定設備,其中該鎖 定完成信號產生器包含: 一電源供應單元,其配置成將電壓供應至一第二節 點,以回應該鎖定完成信號以及該脈衝信號; 一第一控制單元,其配置成控制該第一節點的該電 壓位準,以回應該相位比較信號以及該脈衝信號; 一第二控制單元,其配置成控制該第二節點的該電 22 ⑧ 廢物進 、 喂正欣修正日期:2011/11/1 以回應該相位比較信號以及該脈衝信號;以及 访^鎖定單元’其配置成狀施加於該第—節點上的 &電堊,並輸出該鎖定完成信號。 2 = ί利範圍第6項之操作模式設定設備,其中該電 :二二:配置成當該鎖定完成信號已去能然後該脈 第二節點。有一第準的—電壓供應至該 如申請專圍第6項之操作模式設定設備,其中該第 一控制単70包含—正反器’其配置成當該脈衝信號已賦 能=定該相位比較信號,並且連接該第一節二 一即點。 如中範圍第7項之操作模式設定設備,其中該第 -控制單7L配置成當該相位比較信號與該脈衝信號都 2該,第-位料,將具有―第二位準的—電壓供應至 該第二郎點。 .一種半導體積體電路,其包括: 一 DLL (延遲鎖定迴路)電路,其配置成延遲一參 考時脈以回應―鎖定完成信號,來產生-延遲時脈以及 -反饋時脈’ ϋ且產生該鎖定完成信號來回應該參考時 脈以及該反馈時脈;以及 一 DLL控制單元,其配置成區別該參考時脈相位與 該反饋時脈相位的不同,以控制該DLL電路的該操作模 式, 其中該DLL控制單元包含: 出; 鎖,其配詈屮β 修正版修正日期 置成鎖定該鎖定完成信號並產 生一輸 一第一偵測器,I 是否比該參考時脈的該相^=反饋時脈的該相位 -第-偵測信號; 捉干一第-時間’並且產生 曰否測器’其配置成镇測該參考時脈的該相位 疋否比反饋時脈的該相位提早—第二時間,並 第二偵測信號;以及 -信號結合單元,其配置成將該鎖、該第一綠 號以及該第二偵測信號的—輪出信號結合 D 該鎖定中止信號。 木乂屋生 11.如申請專利範圍第1G項之半導_體電路, DLL控制單元配置成當該參考時 二μ ._ ,n ¥ u L、逆反饋時脈之間 的該相位差等於或大於-預定值時賦能— 號。 T 15 12. 如申請專利範圍冑^項之半導體積體電路,其中該 DLL控制單元配置成#該敎完餘號已觀時、該= 饋時脈的該相位提早該參考時脈的該相位該第一時間 時或該參考時脈的該相位提早該反饋時脈的該相位^ 第二時間時,賦能該鎖定中止信號。 13. 如申請專利範圍第n項之半導體積體電路,其中該 DLL電路包含: 一相位比較器,其配置成將該參考時脈信號的該相 位與該反饋時脈信號的該相位做比較,以產生一相位比 24 修正版修正日期:2011/11/1 較信號; 一操作模式設定設備,其配置成產生一鎖定完成信 號,以回應一重設信號、該相位比較信號以及該鎖定中 止信號; 一延遲單元,其配置成延遲該參考時脈來產生該延 遲時脈,以回應該相位比較信號和該鎖定完成信號;以 及 一延遲補償單元,其配置成延遲該延遲時脈來產生 該反饋時脈,以便補償該延遲時脈傳輸至一資料輸出緩 衝器時的該延遲。 14. 如申請專利範圍第13項之半導體積體電路,其中該操 作模式設定設備配置成當該鎖定完成信號已去能並且 在該重設信號已賦能之後,控制該鎖定完成信號的該狀 態,來回應該相位比較信號,並且根據當該鎖定完成信 號已賦能時該鎖定中止信號是否賦能,重設該鎖定完成 信號的該狀態,來回應該相位比較信號。 15. 如申請專利範圍第13或14項之半導體積體電路,其中 該操作模式設定設備包含: 一重設單元,其配置成控制一第一節點的該電壓位 準,以回應該鎖定中止信號、該重設信號以及該鎖定完 成信號; 一電源供應單元,其配置成將電壓供應至一第二節 點,來回應該鎖定完成信號以及一脈衝信號; 一第一控制單元,其配置成控制該第一節點的該電 25 修正版修正日期:2011/11/1 麗位:,以回應:相位比較信號以及該脈衝信號; 帛—控制單凡’其配置成控制該第二節點的該電 位^,以回應該相位比較信號以及該脈衝信號·以及 -鎖定單元,其配置定施加於該第—節點上的 該電壓位準,並輸出該鎖定完成信號。 l6. =請專利範圍第Μ項之半導體積體電路,其中該重 ^早元配置成當該鎖定完成信號已去能然後該重設信 2賦能’或當關定完餘號已離紐該鎖定中止 仏號已賦能,供應電壓至該第一節點。 It”利範,13項之半導體積體電路,其中該延 模§該鎖t成錢已賦能時在-細鎖定 模式内知作,並且當 ^ 鎖定模式_作。元成錄再次去麟在一粗 18 一種導體積體電路的方法,包括: 鎖定操作,藉號來在-參考時脈上執行-粗 賦能-鎖定延遲時脈以及一反饋時脈; 鎖定操作,藉此產生該^來在該參考時脈上執行一細 區別該參考時脈:>遲時脈以及該反饋時脈;以及 根據該區別紝果立與該反饋時脈相位的不同,並 決定是否賦能該鎖定完成信號, 鎖=疋中止信號的該賦能包含: 鎖疋該鎖定完成信號; 相位提饋時脈的該相位是否比該參考時脈的該 第一時間’並且產生一第-偵測信號; 修正版修正日期:2011/11/1 偵測該參考時脈的該相位是否比該反饋時脈的該 相位提早一第二時間,並且產生一第二偵測信號;以及 將該鎖定的鎖定完成信號、該第一偵測信號以及該 第二偵測信號結合起來,以產生該鎖定中止信號。 19. 如申請專利範圍第18項之方法,其中該粗鎖定操作的 執行包含: 比較該參考時脈的該相位與該反饋時脈的該相 位,並去能該鎖定完成信號; 延遲該參考時脈來回應該鎖定完成信號,以產生該 延遲時脈;以及 延遲該延遲時脈來產生該反饋時脈,以便補償該延 遲時脈在到一資料輸出緩衝器的一傳輸路徑上之該延 遲量。 20. 如申請專利範圍第18項之方法,其中該細鎖定操作的 執行包含: 比較該參考時脈的該相位與該反饋時脈的該相 位,並賦能該鎖定完成信號; 延遲該參考時脈來回應該鎖定完成信號,以產生該 延遲時脈;以及 延遲該延遲時脈來產生該反饋時脈,以便補償該延 遲時脈在到一資料輸出缓衝器的一傳輸路徑上之該延 遲量。 21. 如申請專利範圍第18項之方法,其中是否賦能該鎖定 完成信號的再決定包含: 1362183 修正版修正日期:2011/11/1 當該參考時脈與該反饋時脈之間的該相位差等於 或大於一預定時間,則賦能一鎖定中止信號;以及 將該鎖定完成信號的該狀態初始化,以回應該鎖定 中止信號。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070053061A KR100863016B1 (ko) | 2007-05-31 | 2007-05-31 | 동작 모드 설정 장치, 이를 포함하는 반도체 집적 회로 및반도체 집적 회로의 제어 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200847637A TW200847637A (en) | 2008-12-01 |
TWI362183B true TWI362183B (en) | 2012-04-11 |
Family
ID=40087438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097107198A TWI362183B (en) | 2007-05-31 | 2008-02-29 | Operation mode setting apparatus, semiconductor integrated circuit including the same, and method of controlling semiconductor integrated circuit |
Country Status (4)
Country | Link |
---|---|
US (1) | US7659761B2 (zh) |
JP (1) | JP2008301473A (zh) |
KR (1) | KR100863016B1 (zh) |
TW (1) | TWI362183B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5397109B2 (ja) * | 2009-09-10 | 2014-01-22 | 株式会社リコー | 半導体装置 |
KR102099406B1 (ko) | 2013-12-30 | 2020-04-09 | 에스케이하이닉스 주식회사 | 반도체 장치 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100510119B1 (ko) * | 1997-05-21 | 2005-11-25 | 삼성전자주식회사 | 디지털 pll 회로와 그 방법 |
KR100305646B1 (ko) | 1998-05-29 | 2001-11-30 | 박종섭 | 클럭보정회로 |
JP3439670B2 (ja) * | 1998-10-15 | 2003-08-25 | 富士通株式会社 | 階層型dll回路を利用したタイミングクロック発生回路 |
KR100310460B1 (ko) | 1998-12-30 | 2001-11-15 | 박종섭 | 지연고정루프의 초기 록 타임 단축 장치 및 방법 |
US6839301B2 (en) | 2003-04-28 | 2005-01-04 | Micron Technology, Inc. | Method and apparatus for improving stability and lock time for synchronous circuits |
JP4480471B2 (ja) | 2003-05-31 | 2010-06-16 | 株式会社ハイニックスセミコンダクター | レジスタ制御遅延固定ループ |
KR100529037B1 (ko) * | 2003-07-29 | 2005-11-17 | 주식회사 하이닉스반도체 | 개선된 지터 특성을 갖는 지연고정루프 및 그의 클럭 지연보상 방법 |
KR100537202B1 (ko) * | 2004-05-06 | 2005-12-16 | 주식회사 하이닉스반도체 | 지연고정루프의 지연고정상태 정보의 이용이 가능한반도체 소자 |
KR100551475B1 (ko) | 2004-08-31 | 2006-02-14 | 삼성전자주식회사 | 비주기 클록옵션을 가지는 메모리 모듈과 모듈용 메모리칩 및 허브 칩 |
US7449930B2 (en) * | 2005-09-29 | 2008-11-11 | Hynix Semiconductor Inc. | Delay locked loop circuit |
JP4237211B2 (ja) * | 2006-08-07 | 2009-03-11 | エルピーダメモリ株式会社 | 遅延同期ループ装置 |
-
2007
- 2007-05-31 KR KR1020070053061A patent/KR100863016B1/ko active IP Right Grant
- 2007-12-20 US US11/961,949 patent/US7659761B2/en active Active
-
2008
- 2008-01-31 JP JP2008022092A patent/JP2008301473A/ja not_active Ceased
- 2008-02-29 TW TW097107198A patent/TWI362183B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2008301473A (ja) | 2008-12-11 |
TW200847637A (en) | 2008-12-01 |
US20080297211A1 (en) | 2008-12-04 |
KR100863016B1 (ko) | 2008-10-13 |
US7659761B2 (en) | 2010-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI323980B (en) | Delay locked loop | |
TWI363497B (en) | A dll clock signal generating circuit capable of correcting a distorted duty ratio | |
TWI289974B (en) | Apparatus for ensuring correct start-up and phase locking of delay locked loop | |
CN102055436B (zh) | 用于校正时钟信号的占空比的装置和方法 | |
TWI321400B (en) | A method for operating a delay locked loop of a semiconductor memory device and delay locked loop in semiconductor memory device | |
TWI321401B (en) | Delay locked loop circuit | |
KR100974211B1 (ko) | 락킹 상태 검출기 및 이를 포함하는 dll 회로 | |
KR100733471B1 (ko) | 반도체 기억 소자의 지연 고정 루프 회로 및 그 제어 방법 | |
TWI336169B (en) | Delayed locked loop circuit | |
US7542358B2 (en) | DLL with reduced size and semiconductor memory device including DLL and locking operation method of the same | |
KR100954108B1 (ko) | 지연고정루프회로 | |
US7453753B2 (en) | Semiconductor memory apparatus | |
TWI299944B (en) | Delay locked loop circuit and method | |
JP2009165108A (ja) | 遅延ロックループ回路及びその制御方法 | |
US20080061851A1 (en) | Delay locked loop circuit capable of reducing bang-bang jitter | |
KR101062741B1 (ko) | Dll 회로 및 그 제어 방법 | |
US7099232B2 (en) | Delay locked loop device | |
KR20070079185A (ko) | 반도체 장치의 지연동기루프 회로 및 지연동기루프제어방법 | |
KR101076889B1 (ko) | 데이터출력제어회로 | |
KR100902050B1 (ko) | 전원 제어 장치 및 이를 포함하는 dll 회로 | |
TWI362183B (en) | Operation mode setting apparatus, semiconductor integrated circuit including the same, and method of controlling semiconductor integrated circuit | |
KR101094932B1 (ko) | 지연고정루프회로 | |
US7843240B2 (en) | Delay locked loop circuit | |
US7872508B2 (en) | Delay locked loop circuit | |
US7573308B2 (en) | Delay locked loop circuit for preventing malfunction caused by change of power supply voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |