TWI357135B - Chip package structure and manufacturing method th - Google Patents

Chip package structure and manufacturing method th Download PDF

Info

Publication number
TWI357135B
TWI357135B TW097119943A TW97119943A TWI357135B TW I357135 B TWI357135 B TW I357135B TW 097119943 A TW097119943 A TW 097119943A TW 97119943 A TW97119943 A TW 97119943A TW I357135 B TWI357135 B TW I357135B
Authority
TW
Taiwan
Prior art keywords
wafer
substrate
heat
signal
chip package
Prior art date
Application number
TW097119943A
Other languages
English (en)
Other versions
TW200950026A (en
Inventor
Ra Min Tain
Yu Lin Chao
Shu Jung Yang
Rong Chang Fang
Wei Li
Chih Yuan Cheng
Ming Che Hsieh
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW097119943A priority Critical patent/TWI357135B/zh
Priority to US12/464,873 priority patent/US8004079B2/en
Publication of TW200950026A publication Critical patent/TW200950026A/zh
Application granted granted Critical
Publication of TWI357135B publication Critical patent/TWI357135B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

Wl35 P51970004TW 27081 twf.doc/j 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種晶片封裳結構及其製造方法，且 特別是有關於具有較佳的散熱功效以及可以提高製程良率 的一種晶片封裝結構及其製造方法。 【先前技術】 隨著科技日新月異，積體電路(iniegraied drcuits，iC) ^件已廣泛地刺於我們日常生活當中。—般而言，積體 階段:侧的製造'積體電路 限制了晶片堆疊的數目。此外====題，進而 於是先將各晶片堆疊後才在曰曰片河裝的過程中，由 產良率不佳的問題。進域裝步驟，因此容易導致生 【發明内容】 有鑑於此，本菸明μ α 構’其具有較佳的^熱功效的就是在提供-種晶片封裳結 本發明的另一目的^θ 製造方法，其可以提高製程疋二提供一種晶片封裝結構的 本發明的又一目的袜θ =卞。 可以堆疊有較多的晶片f疋在提供一種晶片封裝結構，其 本發明提出一種曰ΰ ^ 導熱層、多個訊號接結構，、其包括基板、晶片、 ‘及封裝膠體。基板具有多個第〜 1357135 P51970004TW 27081twf.doc/j 導熱孔道、連接線路以及與連接線路電性連接的多個訊號 孔道，且基板具有晶片容置區。晶片配置於基板的晶片容 置區上，並經由連接線路與訊號孔道電性連接。導熱層配
置於基板上方並與第一導熱孔道連接，並且位於晶片容置 區上方，且導熱層具有暴露出訊號孔道的第一開口。訊號 接點分別配置於第一開口中並與訊號孔道連接。封裝膠體U 包覆晶片。 _
本發明另提出一種晶片封裝結構的製造方法，此方法 是先於基板t形成連接線路、多個訊號孔道與多個第一導 熱孔道，其令訊號孔道與連接線路電性連接，且基板具有 晶片容置區。然後，於基板的晶片容置區上提供曰^片了此 晶片經由連接線路與訊號孔道連接。接著，於基板上方形 成導熱層，此賴層與第-導熱孔道連接，且導熱層位^ 晶片容置區上方。之後，於晶片周圍形成封装膠體。曰、
本發明又提出一種晶片封裝結構，其包括承載板 個晶片封裝單元、以及多個訊號焊球與多個導敎焊球。承 载板中具有多他縣，且承載板具有相對的承載面 :^ ΐ裝單元依序堆疊於峨的承載面上，每二個 = 括基板、晶片、導熱層、多個崎接點以 多個訊號孔道，且基板具有晶=區 孔m ;基板的晶片容置區上，並經由連接線路鱼誓 孔道電性連接。導熱層.配置於基板上 連接，並且位於玄詈π卜太0道=~ 導熱孔道 位於曰曰片合置S上方’且導熱層具 6 1357135 P51970004TW 27081twf.doc/j 號孔道的第一開口。訊號接點分別配置於第一開口中並與 ，號孔道連接。封裝膠體包覆晶片。位於上層的晶片封敦 單元的第-導熱孔道與位於下層的晶片封裝單元的導熱層 連接，而位於上層的晶片封襞單元的訊號孔道與位於下層 ' 縣單^的訊號無連接。tfl麟球與導熱焊球配 置於承載板的背面’其中訊號焊球藉由訊號線與最下層的 晶片封裝單元的訊號孔道連接。 本發财晶a封裝結構1Nf導熱層配置於基板的頂 9 面和/或側面，因此可以具有較佳的散熱效果。此外，在本 發明的晶片封裝結構中，由於晶片周圍配置有穿過導體層 的訊號孔道，因此當多個晶片封裝結構堆疊於承載板上 %•，為於上層與下層的晶片封裝結構可以經由連接各層的 訊號孔道來傳遞訊號。另外，本發明先進行晶片封裝再堆 疊多個晶片，可以有效地提高製程良率，且可以堆疊 的晶片。. 為讓本發明之上述特徵和優點能更明顯易懂，下文特 • 舉實施例，並配合所附圖式，作詳細說明如下。 · 【實施方式】 圖1A為依照本發明一實施例所繪示的晶片封裝結構 之剖面示意圖。請參照圖1A，晶片封裝結構1〇〇包板 102、晶片104、導熱層106、訊號接點1〇如以及封裝膠 110。基板102具有導熱孔道m、連接線路114以及與連 接線路1.14電性連接的訊號孔道116，且基板1〇2具^晶 片容置!1 118。在本實施例卜連接線路114例如^位$ 7 1357135 P5I9700Q4TW 27081tvvf.doc/j 基板102中的内連線， 可以位於基板102外邛而在其他實施例中連接線路1Η也 ⑴例如位於連接麵’在本實施例中，導熱孔道 實施例中，導熱孔道m I與訊號孔道116外圍。在其他 102的其他位置。1Λ也可以視實際需求而配置於基板 ^上，於基板撤的晶片容置區 詳細地說，在圖1A所述白=與訊f⑶116電性連接。 面_與背面_，而’晶片1〇4具有主動 浮請叫㈣峨上’並藉由 本貫，例或下述實施例所緣示的連接線路m僅是示 意之用’貫際上的連接線路1M可能包括基板1〇2中的多 層線路層，而呈現出更複雜的線路結構。 導熱層106配置於基板102上方並與導熱孔道112連 接，並且位於晶片容置區118上方。在圖iA所述的實施 例中，導熱層106位於基板102的頂面與侧面上方，以提 供較佳的政熱功效。當然，在其他實施例中，導熱層I% 也可以僅位於基板102的頂面上方。此外，導熱層1〇6具 有開口，且開口中配置有訊號接點。詳細地說，在圖1A 所述的實施例中，訊號接點108a藉由凸塊124a而與訊號 孔道Π6連接。重要的是，訊號接點108a舆導熱層1〇6 之間必須配置絕緣層107 ’以避免訊號接點1〇如與導熱層 106電性連接而外，導熱層106藉由凸塊124b 而與導熱孔道112連接，其中導熱層106與凸塊124b的接 8 1357135 P51970004TW 27081 twf_doc/j 觸區域可視為導熱接點〗〇8b。 此外，封裝膠體110通過開口 10注入而配置於基 102與導熱層106之間，以包覆晶片1〇4。 、土 圖1B為依照本發明另一實施例所綠示的 構之剖面示意圖。請參照圖1B，在晶片封裝結構刚，^ 基板102的晶片容置區118中具有開口 126，以 月104的至少部分背面1045。此外，散 ，、出曰日 此汁散熟塊128配置於問
口 126中並與晶4 104的背面職連接，可以辦加、j 裝結構100,的散熱能力。特別一提的是， θ θ片封 了〜权的疋’在圖1Β所述的 實施射，導熱層106與晶片1G4的主動面刚&接觸 可以提高散熱效果。在其他實_(未纟會示）中，導熱層⑽ 也可以不與晶片1G4的主動面刚a接觸。此外，晶片θ 結構動’中的其他構件與圖1Α中的構件相同，於、 灯描述。然’在與圖1Α相似的實施例(未緣示）中教 層106也可以與晶片UK的主動面咖接觸，以提高散^ 效果。
圖1C為依照本發明再一實施例所緣示的晶片封裝社 構之剖面示錢。請參照圖1C，在晶片封裝結構⑽ 基板102的晶片容置區118中具有與晶片1〇4的背面祕 連接的導熱孔道13G，以增加晶#料結構丨⑻”的散教能 力。此外’晶片封裝結構1 〇 〇，，中的其他構件與圖！ A ;、的 構件相同，於此不另行描述。當然，在與圖1C相似的廢 施例(未繪示）中，導熱層106.也可以與晶片1〇4的主動二 】〇4a接觸，以提高散熱效果。 9 1357135 P51970004TW 27081 twf.doc/j
圖ID為依照本發明又一實施例所繪示的晶片封士 構之剖面示意圖。請參照圖1D，在晶片封裝結構 中，晶片容置區為凹槽132，而晶片1〇4的背面1 〇仆配 於凹槽132的底面上。導熱層106與導熱孔道112連=置 訊號接點108a與訊號孔道Π6連接，且訊號接點1〇%與 導熱層106之間配置有絕緣層1〇7。除此之外，凹稽^ 底部的基板102中具有開口 126，以暴露出晶片1〇4的至 少部分背面104b。散熱塊128配置於開口 126中並與晶片 104的背面104b連接，以增加晶片封裝結構100,的散^能 力。另外’導熱層106與晶片104的主動面1 〇4a接觸，亦 玎提高散熱效果。當然，在與圖1D相似的實施例(未繪示） 中，晶片104下方的基板1〇2也可以不具有開口 126與散 熱塊128，或者，晶片1〇4下方的基板】〇2可以不具有開 口 126與散熱塊128’且具有與晶月1〇4的背面1〇扑連接 白勺導熱孔道’或者導熱層106可以不與晶片1 〇4的主動 面l〇4a接觸。
此外，上述的各個晶片封裝結構可以配置於承載板 上。以下將以圖1B中的晶片封裝結構1〇〇,為例來作說明。 圖2為圖1B中的晶片封裴結構配置於承載板上之剖 面系意圖。請參照圖2，晶片封裝結構1〇〇,配置於承載板 】33上。承載板133例如是印刷電路板，内部具有訊號線 134與導熱元件136，且承載板133具有相對的承载面138 與背面140。導熱元件136例如是配置於承載板133中的 速接線路或是孔道。訊號焊球142與導熱焊球144配置於 1357135 P51970004TW 2708)twf.doc/j 承載板138的背面140。訊號焊球丨42藉由訊號線134與 訊號孔迢116連接，可將晶片封裝結構中的訊號傳送至外 部，或自外部接受訊號。導熱焊球144與導熱元件136連 接。在圖1B所述的實施例中，散熱塊128以及導熱孔道 112分別與圖2之導熱元件136連接，使得晶片封裝結構 可藉由導熱焊球144將熱量散逸至外界。 此外，若是圖1A中的晶片封裝結構1〇〇配置於承載 板133上’則導熱元件136分別與基板1〇2以及導熱孔道 112連接；若是圖1C中的晶片封裝結構1〇〇，，配置於承載 板133上’則導熱元件136分別與導熱孔道13〇以及導熱 孔道112連接；若是圖1D中的晶片封裝結構1〇〇，，，配置於 承載板133上，則導熱元件136分別與散熱塊128以及導 熱孔道112連接。 在上述的各個實施例中，晶片是以打線接合的方式配 置於晶片容置區，而在以下實施例中，晶片是以覆晶接合 的方式配置於晶片容置區。 ° 圖3Α為依照本發明又一實施例所繪示的晶片封枣鲈 構之剖面示意圖。請參照圖3Α，在晶片封裝結構3〇〇 晶月容置區為凹槽！ 3 2，晶月i 〇 4以主動面j 〇 4 a朝向凹槽 132的底面，並藉由凸塊146a與連接線路]14連接。此外: 晶片104藉由凸塊146b與導熱孔道13〇連接，以達到散熱 的目的。另外，底膠(underflll)148配置於晶片1〇4與凹栌 132的底面之間，以包覆凸塊146a、146b。除此之外，曰曰 片封裝結構3〇〇中的其他構件與圖1D中的構件相同，= 1357135 P51970004TW 27081 twf.doc/j 此不另行描述。 圖3B為依照本發明又一實施例所繪示的晶片封妒結 構之剖面示意圖。請參照圖3B，晶片封裝結構3〇〇,與晶^ 封裝結構300的差別在於：在晶片封裝結構3〇〇，中，曰 ⑽下方的基板1()2中不具有導熱孔道⑽，而是且有^口 126’且散熱塊128配置於開口 126中並與凸塊⑽連汗 以達到散熱的效果。 同樣地，在與圖3A、3B相似的實施例(未繪示）中， 晶片1〇4下方的基板1〇2也可以不具有開口 12ό與散敎塊 128，或是不具有導熱孔道13〇 ;或者，導熱層1〇6可以盘 ^片104的背面104b接觸，以具有較佳的散熱功效；或者， 曰曰片容置區也可以不是凹槽132，而是與圖认至圖ic中 的晶片容置區Π 8相同。 此外，具有以覆晶接合方式配置^的晶#封裝結構 二茈：：配置於承載板上，其配置方式與圖2所述類似， 於此不另行描述。 以下將以圖1中的曰y U+. 發明之晶片封裝結構為例來對本 板102中形成開σ』不思圖。I先，請參照圖4Α，於基 mo 以及做為晶片容置區的凹槽132。 '、、）便’於基板1〇2中形士播也 及與連接線路114連j導熱孔道112、連接線路114以 的底部形成與連接、^ =孔道116，以及於凹槽出 14連接的焊墊120，其中導熱孔 1357135 P51970004TW 27081twf.doc/j 道112位於連接線路114與訊號孔道m外圍。 曰於凹槽132的底部提供晶片104。 :=之/ a與背*104b，而晶請是以 = 槽132的底部。之後，於開口126中提 供/、日日片104的背面104b連接的散熱塊128。 拉參照圖化，進行打線接合步驟，使晶片104 藉由導線122以及焊塾12G而與連接線路ιΐ4連接。铁後，
於基板ι〇2上方形成導熱層106。導熱層1〇6與導熱孔道 112連接，且導熱層⑽位於基板1〇2的頂面與側面上方。 此外’導熱層1G6中具有暴露出訊號孔道116的開口 15〇, 且導熱層106與晶片104的主動面1〇4a接觸。. 、之後，請參照圖4D，於開口 150中形成與訊號孔道 116連接的訊號接點1〇8a。之後，將封裝膠體HQ藉由開 口 10注入導熱層1〇6與基板102之間以包覆晶片1〇4，以 元成本發明之晶片封裝結構。
當然’在其他未繪示的實施例中’也可以利用與圖4A 至圖4D相似的方法來製造前述的各種晶片封裝結構。舉 例來說，在圖4A所述的步驟中，省略開口 126以及凹槽 132的製作，以及在圖4C中形成導熱層1〇6之前先於基板 102上形成分別與導熱孔道112以及訊號孔道116連接的 凸塊124a以及凸塊124b，且導熱層106不與晶片〗〇4接 觸’即可製造出如圖1A所示的晶片封裝結構1〇〇。 此外，在圖4A所述的步驟中，省略凹槽132的製作， 以及在圖4C中形成導熱層1〇6之前先於基板1〇2上形成 P51970004TW 27081twf.doc/j 分別與導熱孔道112以及訊號孔道116連 二及凸塊，即可製造出如㈣所示的晶心^ 另外，在圖4A所述的步驟中，省略凹槽13 以及於基板102中另外形成與晶片1〇4的背面、查二 導熱孔道1列，以及在圖4C中形成導熱層1〇6之前某 板1〇2上形成分別與導熱孔道112以及訊號 連ς 的凸塊ma以及凸塊124b，且導熱層} 1接 接觸^可製造出如圖1C所示的晶片封裝結構=刚 領有將= 社構=，f本發日种，亦可將上述的任何-種晶片封裝 的载面上，以形成具有多個晶片封裝單元 ，y、、D冓。以下將以圖1D所示的結構為例來作說明。 。·為依'，、、本發明貫施例所繪示的具有堆疊的晶片封 裝早=的“封裝結構之剖面示意圖。 & 封照圖,5’晶片封農單元5〇〇(即圖1D所示的晶片 位f籌1〇0’’’)依序堆疊於承載板133的承载面138上。 的晶ί層的f片封裝單元500的導熱孔道112與位於下層 片裝單元500的導熱層106連接，而位於上層的晶， 、單兀500的訊號孔道116與位於下層的晶片封裝單 1357135 P5I970004TW 2708 丨 twf.doc/j 元500的訊號接點108a連接，且最下層的晶片封裝單元 500的訊號孔道116與承載板133中的訊號線134連接。 此外，位於上層的晶片封裝單元5〇〇的散熱塊128與 位於下層的晶片封裝單元5〇〇的導熱詹1〇6連接，而最^ f的晶片封裝單元的散熱塊128則與承載板133中的 導熱元件136連接。
當然’在其他树科實補巾，也可赠承載版13: =配2他種類的晶片封裝單元。舉例來說，若晶片 封^疋為圖1A所示的結構，則位於上層的晶片封裝單 以及訊號孔道116分別與位於下層的晶 片封裝早7°的導熱接點嶋以及訊號接點職連接。 此外，若W縣單元為圖m麻的 =的晶片封裝單元的導熱孔道112以及訊號孔道ιΐ6分 ^位於下層的晶片封裝單元的導熱接點 接點108a連接。 札现 力汁’舌日日片 上芦的日片射。-了干儿命圖iC所示的結構，則位 別道112以及訊號孔道川 I、诅兄h層的日日片封裝單 接點108a連接，而位於上接點，以及訊 中的導埶孔道13〇 _#日日日封裝單元的基板1 熱上;： = 片封裝單元，的 13〇---33 對於其他種類的晶片封| 侵 相同或相㈣配置_麵疊於則可利用與上 1357135 P51970004TW 27081 twf.doc/j 综上所述，本發明在晶片封裝結構中將導敛層配置於 和’戈:面’因此可以使晶片封裳結構具有較佳 的。孔/ί ’本發明在晶片周圍配置有穿過導熱層 的訊號孔道，因此可使訊號穿過導熱層而傳遞。 由於本發明的晶片封裝結構具有配於^ =則面的導熱層，因此當多個晶片封裝以^ 板上％可以具有較佳的散熱效果。 、 *另外，在本發明的晶片封裝結構中，晶 牙過導體層的訊號孔道，因此當多 周圍-置有 承載板上時，每—層的晶片封片封裝結構堆疊於 連接來傳遞訊號。_'，福可以藉由訊號孔道的 片封裝單元形成多個獨立的晶 雖然本發明已以實施例揭露如 本發明，任何所屬技術域广、並非用以限定 本發明之精神和範圍内，當可;知識者，在不脫離 ^明之保護_當視後附之;之·^與_，因此 準。 τ明專利乾圍所界定者為 【圖式簡單說明】 圖為依照本發明一 之剖面示意圖。 、例所繪示的蟲片封裝結構 圖IB為依照本發明一 . 仏例戶轉示的晶片封裝結 1357135 P51970004TW 2708ltwf.d〇c/j 構之刟面不意圖。 圖ic為依照本發明再一實施例所繪示 構之剖面示意圖。 曰〕日日片封裝為 圖1D枝日林發歡—實賴崎 構之剖面示意圖。 曰]曰日片封農與 圖2為圖1A中的晶片封裝 面示意圖。 枣戟板上之杳
圖3A為触核日収1闕麟 構之剖面示意圖。 J曰日片封袭為 的晶片封裝結 圖3B為依照本發明又—實施例所繪示 構之剖面示意圖。 圖4A至圖4D為依照本發明實施例所緣示的曰 裝結構之製作流程剖面示意圖。 阳一、 圖5為依知、本發明實施例所緣示的具有堆疊的晶 裝單元的晶片封裝結構之剖面示意圖。 【主要元件符號說明】
10、126、150 :開口 100、100’、1〇〇’’、1〇〇”’、3〇〇、3〇〇’ ：晶片封事斧 m 102 :基板 104 .晶片 104a :主動面 104b、140 :背面 106 :導熱層 17 1357135 P51970004TW 27081 twf.doc/j 107 :絕緣層 108a、108b :訊號接點 l〇8b :導熱接點 110 :封裝膠體 112、130 :導熱孔道 114 :連接線路 116 :訊號孔道 118 :晶片容置區 120 :焊墊 122 :導線 124a、124b、146a、146b :凸塊 128 散熱塊 132 凹槽· 133 承載板_ 134 訊號線 136 導熱元件 138 承載面 142 訊號焊球 144 導熱焊球 148 底膠 500 晶片封裝單元 18

Claims (1)

1357135 P51970004TW 27081 twf.doc/j 十、申請專利範圍： 1. 一種晶片封裝結構，包括： 一基板，具有多個第一導熱孔道、一連接線路以及與 該連接線路電性連接的多個訊號孔、道，且該基板具有—晶 片容置區； 一晶片，配置於該基板的該晶片容置區上，並經由該 連接線路與該些訊號孔道電性連接；"
一導熱層，.配置於該基板上方並與該些·第一導熱孔道 連接’並且錄該W容置區上方，且料熱層具有暴露 出該些訊號孔道的多個第一開口； 多個訊號接點，分別配置於該些第一開口中並與該些 訊號孔道連接；以及 一封裝膠體5包覆該晶片。 、2.如申請專利範圍第〗項所述之晶片封裝結構，其寸 該導熱層位於該基板的頂面與側面上方。，
▲曰3,如申請專利範園第1項所述之晶片封裝結構，其年 ί主動面與—背面，且該晶片以該背面配置灰 的該晶片容置區上’並採打線接合的方式藉由多储 導線與該連接線路連接。 如巾請專利翻第3項所述之W封裝結構，更包 政…塊，其中該基板的該晶片容置區中具有一第二開 二出，的至少部分該背面，：該散熱:配 置於該弟—開Π巾並與該^的該背面連接。 5.如申請專利範圍第3項所述之晶片封裝結構，其中 1357135 P51970004TW 27081 twf.doc/j 趣中具有與該晶蝴背面連接的多 6. 如帽專利範圍第3項所述之晶片封裝結構，其中 該導熱層與該晶片的該主動面接觸。 7. 如申請專利範圍第！項所述之晶片封袭結構，並中 該晶片具有一主動面與一背面，且該晶片以該主 鉬 該基板的該晶片容置區，並採覆晶接合的方式笋 ^ 一凸塊與該連接線路連接。 9 乐 &如申請專利範圍第7項所述之晶片封裳結構， 括一散熱塊，其中該基板的該晶片容置區令具有—第二開 口，用以暴露出該晶片的至少部分該主動面， 3:2第二開口中並藉由多個第二凸塊與該晶二該主 9 ‘如中料利_ g 7項所述之^封裝結構，其中 的該晶片容置區中具有與該晶片的讓主動面連接的 夕個第一導熱孔道，且該些第二導熱孔道分 凸塊與該晶片的該主動面連接。 稽弟- 10·如申請專利範圍第7項所述之晶片封裳結構，其 ο導熱層與該晶片的該背面接觸。 /、 中圍第1項所述之晶片封裝結構，其 圍了二弟—導熱孔道位於該連接線路與該些訊號孔道外 12.如申請專利範圍第丨項所述之晶片封 中該基板配置於-承载板上，該承載板中具有多=魏其 線 20 1357135 P5J970004TW 27〇81twf.doc/j 與多個導熱元件，且該承載板具有相對的一承載面與一背 面，多個訊號焊球與多個導熱焊球配置於該承載板的該^ 面，其中該些訊號焊球藉由該些訊號線與該些訊號孔道連 接’而該些導熱焊球與該些導熱元件連接。 13. 如申請專利範圍第1項所述之晶片封裝結構，其 中該導熱層具有一第二開口，用以注入該封裝膠體。、 14. 一種晶片封裝結構的製造方法，包括··
於一基板中形成一連接線路、多個訊號孔道與多個第 一導熱孔道，其中該些訊號孔道與該連接線路電性 且該基板具有一晶片容置區； 於該基板的該晶片容置區上提供一晶片，玆 該連接線路與該些訊號孔道連接；
於該基板上方形成一導熱層，該導熱層與該些第—導 熱孔道連接，且該導熱層位於該晶片容置區上方；以及 於該晶片周圍形成一封裝膠體。 15:如申請專利範_ M項所述之晶片封裝結 Ik方法，其中該導熱層位於該基板的頂面與侧面上方。 製二如利範圍第14項所述之晶片封裝結構的 :，更0括於該導熱層中形成多個開口，該些開口 暴露出該些訊號孔道。 一 料^如申請專利範圍第16項所述之晶片封裝結構的 ς =法，更包括於每—該，口中形成—訊號接點，該 接點接點與該些訊號孔道其中之一連接。 如申叫專利範圍第14項戶斤述之晶片封裝結構的 21 丄jD/丄j;) P51970004TW 27081twf.doc/j =配= 背面，且撕 的方式藉由多條導線與該“並採打線接合 I9,如申請專利範圍第18 J!6n、 =:二括提:一散熱 =七、有—開口，用以暴露出部分該“的至少部分令 ^面，且該散熱塊配置於該心中並與該W的該背面^ 2〇.如申請專利範圍第18項所述之晶片封 製造方'^，更包括於該基板的該晶片容置區中形成^該晶 片的該背面連接的多個第二導熱孔道。 /、"/曰曰 2L如申請專利範圍第1δ項所述之晶片封裝 製造方法，其中該導熱層與該晶片的該主動面接觸。、 =·如申請專利範圍第14項所述之晶片轉結構的 製造方法，其中該晶片具有一主動面與一背面，且該晶片 .以該主動面朝向該基板的該晶片容置區，並採覆晶的 方式藉由多個第一凸塊與該連接線路連接。 、 ,23.如申請專利範圍第22項所述之晶片封裴結構的 製造方法，更包括提供一散熱塊，其中該基板的該晶片容 置區中具有一開口，用以暴露出該晶片的至少部分該主動 面’且該散熱塊配置於該開口中並藉由多個第二凸塊與哕 晶片的該主動面連接。 24.如申請專利範圍第22項所述之晶片封裝結構的 製造方法，更包括於該基板的該晶片容置區中形成多個第 22 1357135 P51970004TW 27081twf.d〇c/j 二導熱孔道，且該些第二導熱孔道分職由 該晶片的該主動面連接。 曰 弟〜凸塊與 25.如_请專利範圍第22 製造方法如其二該導熱層輿該晶片的二=聚'结構的 訊號孔道外圍。 U道位於該連接線路與該些 製範圍第14項所述之晶片封裝結構的 體。、令該導熱層具有一開口，用以注入該封裝膠 28.種日日片封裝結構，包括： 具有相該承载板中具有多他號線，且該承載板 虿：對的-承载面與一背面； 上 f個晶#封裝單元，依序堆疊於該承載板的該承載面 母-該些晶片封裝單元包括：， 一基板，具有多個第一導熱孔道、一連接線路、 /、該連接線路連接的多個訊號孔道’且該基板具有一 3曰片容置區； 一晶片’配置於該基板的該晶片容置區上，並經 4連接線路與該些訊號孔道電性連接； 一導熱層，配置於該基板上方並與該些第一導熱 且^連接’並且位於該晶片容置區上方，且該導熱層 〜有，露出該些訊號孔道的多個第一開口； 多個訊號接點，分別配置於該些第一開口中並與 23 1357135 P51970004TW 27081 twf.doc/j 封裝夥體，包覆該晶片， 轨孔ί : : : ΐ :的該晶片封裝單元的該4b第-導 接，而位於上軸 :於下層的該晶片封裝單元的該些訊號接2= 背面多球，配置於該承载板的該 片封裝單該些訊號線與最下層的該晶 中每二項所述之晶片封裳結構，其 側Ur曰曰片封裳早凡的該導熱層位於該基板的頂面與 中每28項所述之晶片封裝結構，其 面，單元的該晶片具有一主動面與-背 二曰曰片以該月面配置於該基板的該晶片 ^線接合的方式藉由多條導線與該連接線路連接。 中每上二3=:。項所述之晶片封裝結構，其 用fr該基板的該晶片容置區中具有—第二開口， 該苐出該晶片的至少部分該背面’且該散熱塊配置於 晶片Γ令並與該晶片的該背面連接，且位於上屬的該 該導執ί'ΓΓ的該散熱塊與位於下層的該晶片封裝單元的 熱層遠接，而最下層的該晶片封裝單元的該散埶塊處 24 P51970004TW 27081twf.d〇c/j 該承載板中的該導熱元件連接。 中备5月專利範圍第3〇項所述之晶片封裝結構，其 Ψ母一該些晶片封罗罝_ 與該晶片的該背面^姑的雜板的該晶片容置區中具有 声龄曰片^ 接的多個第二導熱孔道，其中位於上 晶片封裝單元的該導。=一^孔迢與位於下層的該 元的該些第二莫▲ 2、、、θ接，而隶下層的該晶片封裝單 接。 一導…、孔道與該承載板中的該些導熱元件連 中每一該些= 3〇項所述之晶片封裝結構，其 接觸。 、凡^該導熱層與該晶片的該主動面 a 中每:d以第28項所述之晶片封裝結構，其 面’且該以以該主動面^的該^具有-主動面與一背 採覆辱接合的方式藉由〉基板的該晶片容置區，並 35.如申請專鄉_ t凸塊與該連接線路連接。 中每一該些晶片封裝單項所述之晶片封裝結構，其 晶片封裝單元的該基板匕曰括一散熱塊，.其中每一該些 ，用以暴露出該晶片的至片容置區中具有-第二開 配置於該第二開口♦並該主動面，且該散熱塊 動面連接，位於上廣的該晶=弟=凸魏與該晶片的該主 下層的該晶片封襄單元的該电裝車元的該散熱塊與位於 =封裝單柄該散錢連接’而最下層的該晶 接。 ，承載板中的該些導熱元件連 25 1357135 P51970004TW 2708 丨 twf.doc/j 36.如申請專利範圍第34項所述之晶片封裝結構，其 =每=該些W封裝結構的該基板的該晶片容置區中具有 與該晶片的該主動面連接的多個第二導熱孔道’且該些第 二導熱孔道分別藉由—第二凸塊與該日日日片的該絲面連 ，位於上層的該晶片封裝單元的該些第二導熱孔道與位 j 層的該aa片封震單元的該導熱層連接，而最下層的該 元的該些第二導熱孔道與該承載板中的該些導 37:如申請專利範圍第Μ項所述之晶片封裝結構，其 觸母-献b晶封裝單元㈣導熱層與該“的該背面接 中每-該圍第28項所述之晶片㈣結構，其 線路她的該些第-導熱孔道位於該連接 中該===利範圍第28項所述之晶片封裝結構，其 些導熱元件連t括多個導熱元件，域些導熱焊球與該 中該導熱層乾:第28項所述之晶片封裝結構，其 、有弟一開〇,用以注入該封裴膠體。 26
TW097119943A 2008-05-29 2008-05-29 Chip package structure and manufacturing method th TWI357135B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097119943A TWI357135B (en) 2008-05-29 2008-05-29 Chip package structure and manufacturing method th
US12/464,873 US8004079B2 (en) 2008-05-29 2009-05-13 Chip package structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097119943A TWI357135B (en) 2008-05-29 2008-05-29 Chip package structure and manufacturing method th

Publications (2)

Publication Number Publication Date
TW200950026A TW200950026A (en) 2009-12-01
TWI357135B true TWI357135B (en) 2012-01-21

Family

ID=41378765

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097119943A TWI357135B (en) 2008-05-29 2008-05-29 Chip package structure and manufacturing method th

Country Status (2)

Country Link
US (1) US8004079B2 (zh)
TW (1) TWI357135B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9565793B2 (en) 2012-10-31 2017-02-07 Industrial Technology Research Institute Environmental sensitive electronic device package
TWI579985B (zh) * 2016-06-24 2017-04-21 慧隆科技股份有限公司 晶片封裝體及其製造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008044986A1 (de) * 2008-08-29 2010-03-04 Advanced Micro Devices, Inc., Sunnyvale Ein 3-D-integriertes Schaltungsbauelement mit einer internen Wärmeverteilungsfunktion
US8552554B2 (en) * 2010-08-12 2013-10-08 Industrial Technology Research Institute Heat dissipation structure for electronic device and fabrication method thereof
US8531032B2 (en) * 2011-09-02 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally enhanced structure for multi-chip device
US10163744B2 (en) * 2011-09-07 2018-12-25 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a low profile dual-purpose shield and heat-dissipation structure
US8946888B2 (en) 2011-09-30 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package on packaging structure and methods of making same
US8710640B2 (en) * 2011-12-14 2014-04-29 Stats Chippac Ltd. Integrated circuit packaging system with heat slug and method of manufacture thereof
US8859342B2 (en) * 2011-12-14 2014-10-14 Stats Chippac Ltd. Integrated circuit packaging system with substrate mold gate and method of manufacture thereof
CN102522380B (zh) 2011-12-21 2014-12-03 华为技术有限公司 一种PoP封装结构
US9673162B2 (en) * 2012-09-13 2017-06-06 Nxp Usa, Inc. High power semiconductor package subsystems
US9735087B2 (en) * 2012-09-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level embedded heat spreader
US8933562B2 (en) 2013-01-24 2015-01-13 International Business Machines Corporation In-situ thermoelectric cooling
KR102105902B1 (ko) * 2013-05-20 2020-05-04 삼성전자주식회사 방열 부재를 갖는 적층 반도체 패키지
JP2015211204A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 回路基板及びその製造方法
CN105280567B (zh) * 2014-06-19 2018-12-28 株式会社吉帝伟士 半导体封装件及其制造方法
JP6457206B2 (ja) * 2014-06-19 2019-01-23 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
US9418921B2 (en) * 2014-12-15 2016-08-16 Industrial Technology Research Institute Power module
US20160268213A1 (en) * 2015-03-09 2016-09-15 Intel Corporation On Package Floating Metal/Stiffener Grounding to Mitigate RFI and SI Risks
TWI620356B (zh) * 2016-10-07 2018-04-01 欣興電子股份有限公司 封裝結構及其製作方法
CN107078110B (zh) * 2017-01-22 2023-05-02 乐健科技（珠海）有限公司 Igbt模组及其制造方法
CN107658277A (zh) * 2017-09-21 2018-02-02 深圳中科系统集成技术有限公司 一种栅格阵列lga封装结构及其加工方法
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
US11735548B2 (en) 2018-08-08 2023-08-22 Kuprion Inc. Electronics assemblies employing copper in multiple locations
CN109545757A (zh) * 2018-11-20 2019-03-29 苏州晶方半导体科技股份有限公司 芯片的封装结构以及封装方法
CN111243967A (zh) * 2020-02-26 2020-06-05 通富微电子股份有限公司 一种堆叠式封装方法
CN111312597A (zh) * 2020-02-26 2020-06-19 通富微电子股份有限公司 一种埋入式封装方法
CN111312698A (zh) * 2020-02-26 2020-06-19 通富微电子股份有限公司 一种堆叠式封装器件
CN111341753A (zh) * 2020-02-26 2020-06-26 通富微电子股份有限公司 一种埋入式封装器件
US11495506B2 (en) * 2020-03-30 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with separate electric and thermal paths
CN112086437B (zh) * 2020-08-01 2023-03-14 江苏长电科技股份有限公司 一种esd防护封装结构及其制造方法
JP7510817B2 (ja) * 2020-08-25 2024-07-04 新光電気工業株式会社 半導体装置及びその製造方法
NL2027022B1 (en) * 2020-12-01 2022-07-06 Ampleon Netherlands Bv Electronic package and device comprising the same
US20220344232A1 (en) * 2021-04-26 2022-10-27 Texas Instruments Incorporated Integrated circuit having an enhanced thermal dissipation package
WO2023093740A1 (zh) * 2021-11-23 2023-06-01 苏州汉天下电子有限公司 器件芯片及其制造方法、散热基板及其制造方法、封装结构及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
KR100391093B1 (ko) * 2001-01-04 2003-07-12 삼성전자주식회사 히트 싱크가 부착된 볼 그리드 어레이 패키지
US6472741B1 (en) * 2001-07-14 2002-10-29 Siliconware Precision Industries Co., Ltd. Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US7683469B2 (en) * 2008-05-30 2010-03-23 Stats Chippac Ltd. Package-on-package system with heat spreader
US8421202B2 (en) * 2009-03-06 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with flex tape and method of manufacture thereof
US20110001230A1 (en) * 2009-07-02 2011-01-06 Conexant Systems, Inc. Systems and Methods of Improved Heat Dissipation with Variable Pitch Grid Array Packaging

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9565793B2 (en) 2012-10-31 2017-02-07 Industrial Technology Research Institute Environmental sensitive electronic device package
TWI579985B (zh) * 2016-06-24 2017-04-21 慧隆科技股份有限公司 晶片封裝體及其製造方法

Also Published As

Publication number Publication date
TW200950026A (en) 2009-12-01
US8004079B2 (en) 2011-08-23
US20090294947A1 (en) 2009-12-03

Similar Documents

Publication Publication Date Title
TWI357135B (en) Chip package structure and manufacturing method th
US11594462B2 (en) Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
JP6317028B2 (ja) 高効率熱経路を有する積層半導体ダイアセンブリの製造方法
TWI379362B (en) Integrated circuit package system with interposer
TWI338941B (en) Semiconductor package structure
TWI291752B (en) Semiconductor package with heat dissipating device and fabrication method thereof
TWI309549B (en) Printed circuit board with improved thermal dissipating structure and electronic device with the same
TW200919684A (en) Stack-type semiconductor package, method of forming the same and electronic system including the same
TW200818427A (en) Thermal improvement for hotspots on dies in integrated circuit packages
JP2017520933A (ja) 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム
TW201108334A (en) Integrated circuit packaging system with package stacking and method of manufacture thereof
KR20090100895A (ko) 반도체 패키지 제조 방법
JP2017525150A (ja) 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム
JP2013540371A (ja) 中心コンタクト及び改良された熱特性を有する改善された積層型超小型電子アセンブリ
TWI294172B (en) Chip package structure and stacked structure of chip package
WO2024082332A1 (zh) 带有散热板的多芯片互连封装结构及其制备方法
TWI269414B (en) Package substrate with improved structure for thermal dissipation and electronic device using the same
TW200931546A (en) Integrated circuit package system with package integration
TW200527557A (en) Semiconductor package and method for manufacturing the same
TW578282B (en) Thermal- enhance MCM package
TWI255023B (en) Cavity down stacked multi-chip package
TWI306651B (en) Package structure
TW200409324A (en) High-density multi-chip modulestructure and the forming method thereof
TWI254462B (en) Stacked chip package structure, chip package and fabricating method thereof
TWI338927B (en) Multi-chip ball grid array package and method of manufacture