TWI579985B - 晶片封裝體及其製造方法 - Google Patents
晶片封裝體及其製造方法 Download PDFInfo
- Publication number
- TWI579985B TWI579985B TW105120073A TW105120073A TWI579985B TW I579985 B TWI579985 B TW I579985B TW 105120073 A TW105120073 A TW 105120073A TW 105120073 A TW105120073 A TW 105120073A TW I579985 B TWI579985 B TW I579985B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- thermal diffusion
- chip package
- diffusion layer
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本發明係有關於晶片封裝體,特別是具有熱擴散層的晶片封裝體及其製造方法。
現有的晶片封裝體,例如CPU(中央處理器:Central Processing Unit)或是GPU(圖形處理器;Graphics Processing Unit),其工作時皆會產生大量熱能,因此需要在晶片封裝體上設置散熱裝以冷卻晶片封裝體。一般的散熱系統是藉由,熱傳導之方式將晶片封裝體產生的熱能吸收至散熱系統內,再藉由熱對流的方式將熱能發散至空氣中。為了使晶片封裝體與散熱系統之間的熱傳導效率最佳化,一般散熱系統會配置有一平面,並且能夠與晶片封裝體外表的另一平面貼合,進而通過此接觸面進行熱傳導。
一般而言,晶片並非均勻發熱體,而且通常會存在點發熱的情況,散熱系統與晶片封裝體的接觸面常是偏離發熱點,因此無論如何改良散熱系統,皆無法改善晶片封裝體與散熱系統之間的熱傳導效率。
有鑑於此,本發明人遂針對上述現有技術,特潛心研究並配合學理的運用,盡力解決上述之問題點,即成為本發明人改良之目標。
本發明提供一種具有熱擴散層的晶片封裝體及其製造方法。
本發明提供一種晶片封裝體,其包含一基板、一晶片、一熱擴散層及一導線。晶片的其中一面貼附在基板的其中一面;熱擴散層覆蓋於晶片的另一面,而且熱擴散層的邊緣延伸至晶片的邊緣,熱擴散層貫穿設置有一缺口。導線通過缺口連接於基板與晶片之間。
較佳地,熱擴散層之內包含有導熱材料。導熱材料為片狀石墨烯。熱擴散層的其中一面上佈設有黏著劑並且貼附晶片。晶片封裝體更包含一封裝結構,封裝結構包覆晶片。熱擴散層熱連接封裝結構。晶片封裝體更包含覆蓋於熱擴散層的一保護層。缺口自熱擴散層延伸貫穿保護層。
本發明另提供一種晶片封裝體的製造方法,其包含步驟:提供一第一晶圓以及一熱擴散層,並且將熱擴散膜的其中一面貼附在第一晶圓的其中一面;在熱擴散膜上開設複數缺口;提供一第二晶圓,並且將熱擴散膜的另一面貼附在第二晶圓的其中一面;將第二晶圓裁切形成複數晶片,並且同時將熱擴散膜裁切形成貼附在各晶片的複數熱擴散層;提供一基板並且將晶片設置在基板;提供對應缺口的複數導線,並且將各導線穿過對應的各缺口連接於基板與晶片之間。
較佳地,晶片封裝體的製造方法更包含:提供一封裝結構,並且將封裝結構包覆晶片。熱擴散膜之內包含有導熱材料。導熱材料為片狀石墨烯。熱擴散膜上佈設黏著劑並且貼附第二晶圓。晶片封裝體的製造方法更包含:將第一晶圓自熱擴散膜上移除。晶片封裝體的製造方法包含:同時將第一晶圓裁切形成貼附在各熱擴散層的複數保護層。
本發明的晶片封裝體,其晶片上設設置有片狀石墨烯構成的熱擴散層,因此能夠避免熱能集中而降低晶片封裝體對外的熱傳導效率。其製造方
法藉由在裁切第二晶圓形成晶片之前將熱擴散膜貼附至第二晶圓,因此不需要將各熱擴散層分別貼附至各晶片。
10‧‧‧第一晶圓
20‧‧‧熱擴散膜
30‧‧‧第二晶圓
100‧‧‧基板
200‧‧‧晶片
300‧‧‧熱擴散層
301‧‧‧缺口
310‧‧‧黏著劑
320‧‧‧保護層
400‧‧‧導線
500‧‧‧封裝結構
510‧‧‧導熱介質
圖1係本發明第一實施例之晶片封裝體之示意圖。
圖2係本發明第二實施例之晶片封裝體之示意圖。
圖3係本發明之晶片封裝體的製造方法之流程圖。
圖4至圖7係本發明之晶片封裝體的製造方法之步驟示意圖。
圖8至圖10係本發明第三實施例之晶片封裝體的製造方法之步驟示意圖。
圖11至圖13係本發明第四實施例之晶片封裝體的製造方法之步驟示意圖。
參閱圖1,本發明之第一實施例提供一種晶片封裝體,其包含一基板100、一晶片200、一熱擴散層300、至少一導線400以及一封裝結構500。
於本實施例中,基板100較佳地為一電路板。晶片200設置在晶片200的基板100的其中一面之上,而且基板100的此面較佳地與晶片200的其中一面相互貼合。
於本實例中,熱擴散層300較佳地呈薄膜狀,熱擴散層300之內具有導熱材料。導熱材料為片狀石墨烯,片狀石墨烯具有良好的平面熱傳導特性。熱擴散層300的其中一面上較佳地佈設有黏著劑310,並且熱擴散層300能夠藉由黏著劑310貼附於晶片200的另一面而使得熱擴散層300覆蓋於晶片200之上。熱擴散層300的邊緣延伸至晶片200的邊緣,而且熱擴散層300上貫穿開設有至少一缺
口301。於本實施例中,熱擴散層300較佳開設有複數缺口301,各缺口301之結構相同。缺口301可以是孔狀,也可以是延伸至熱擴散層300邊緣的缺槽狀,本發明限定其型式。
於本實施例中,熱擴散層300的另一面上較佳地貼附有一保護層320,而且缺口301自熱擴散層300延伸貫穿保護層320。
導線400對應缺口301配置,於本實施例中,本發明的晶片封裝體較佳地包含有對應各缺口301的複數導線400。各導線400的其中一端連接於基板100,導線400的另一端則穿過對應的缺口301連接晶片200,因此藉由該些導線400能夠將晶片200電性連接基板100。
封裝結構500包覆晶片200藉以保護晶片200,於本實施例中,封裝結構500是模塑成形於基板100上而包覆晶片200,並且同時包覆熱擴散層300而與熱擴散層300熱連接。保護層320能夠避免熱擴散層300中的片狀石墨烯在封裝結構500的模塑成形製程中受損。
參閱圖2,本發明之第二實施例提供一種晶片封裝體,其包含一基板100、一晶片200、一熱擴散層300、至少一導線400以及一封裝結構500。本實施例的晶片封裝體之構造大至如同前述第一實施例,因此相同之處於此不再贅述,本實施例與第一實施例不同之處詳述如後。
於本實施例中,熱擴散層300上並未設有保護層320。封裝結構500是罩蓋於基板100上的罩殼,而且封裝結構500罩蓋晶片200。熱擴散層300熱連接封裝結構500,熱擴散層300與封裝結構500可以是直接貼附而熱連接或是藉由在熱擴散層300與封裝結構500之間填充導熱介質510(例如導熱膠或導熱墊)而熱連接。
參閱圖3,本發明之第三實施例提供一種晶片封裝體的製造方法,係用於製造如前述第一實施例中所述的晶片封裝體。於本實施例中,本發明的晶片封裝體的製造方法之各步驟分別說明如後:參閱圖3至圖5,於本實施例的步驟a中,首先提供一第二晶圓10以及一熱擴散膜20,並且將熱擴散膜20的其中一面貼附在第二晶圓10的其中一面;參閱圖3及圖6,於接續步驟a的步驟b中,在熱擴散膜20上開設複數缺口301,此步驟中的缺口301較佳地是孔狀,且較佳地可以藉由加工機具直接加工貫穿第二晶圓10及熱擴散膜20以便於加工形成缺口301。
參閱圖3及圖7,於接續步驟b的步驟c中,提供一第二晶圓30。而後在熱擴散膜20的另一面上佈設黏著劑310,並且藉由黏著劑310將此面貼附在第二晶圓30的其中一面上。藉此將熱擴散膜20覆蓋設置於第二晶圓30。
參閱圖3及圖8,於接續步驟c的步驟d中,對應該些缺口301之位置進行裁切,將第二晶圓30裁切形成複數晶片200,同時也將熱擴散膜20裁切形成貼附在各晶片200的複數熱擴散層300,而且各熱擴散層300分別具有至少一缺口301。依據裁切位置的不同,各熱擴散層300上的缺口301呈現不同的形態,當未裁切到熱擴散膜20上的缺口301時,則各熱擴散層300上的缺口301是孔狀;當裁切到熱擴散膜20上的缺口301時,則各熱擴散層300上的缺口301是延伸至熱擴散層300邊緣的缺槽狀,本發明不限定各熱擴散層300上的缺口301之型式。並且,較佳地同時也將第一晶圓10裁切形成覆蓋於各熱擴散層300上的複數保護層320。
參閱圖3及圖9,於接續步驟d的步驟e中,提供至少一基板100並且將晶片200設置在基板100上,本發明不限定其設置方式,可以將一晶片200設置在一基板100上,也可以將多個晶片200設置在同一基板100上。
參閱圖3及圖10,於接續步驟e的步驟f中,對應各缺口301而提供複數導線400,將各導線400的一端連接於基板100,並且將各導線400的另一端穿過對應的缺口301連接至晶片200,藉此將晶片200電性連接基板100。
參閱圖3及圖1,於接續步驟f的步驟g中,提供一封裝結構500,並且將封裝結構500包覆晶片200。於本實施例中較佳地是將基板100連同晶片200置入模具中將封裝結構500模塑成形於基板100上而包覆晶片200。在模塑製程中,保護層320能夠保護熱擴散層300以避免注入模具的高壓塑料損壞熱擴散層300中的片狀石墨烯之結構。
本發明之第四實施例提供一種晶片封裝體的製造方法,係用於製造如前述第二實施例中所述的晶片封裝體。本實施例之步驟內容大至如同前述第三實施例,因此相同之處於此不再贅述,本實施例與第三實施例不同之處詳述如後。
參閱圖3及圖11,於本實施例中,步驟c完成後,可以選擇性地執行步驟h,將第二晶圓10自熱擴散膜20上移除。於接續步驟h的步驟d中,對應該些缺口301之位置進行裁切,將第二晶圓30裁切形成複數晶片200,同時將熱擴散膜20裁切形成貼附在各晶片200的複數熱擴散層300,而且各熱擴散層300分別具有至少一缺口301。
參閱圖3及圖12,於接續步驟d的步驟e中,提供至少一基板100並且將晶片200設置在基板100上,本發明不限定其設置方式,可以將一晶片200設置在一基板100上,也可以將多個晶片200設置在同一基板100上。
參閱圖3及圖13,於接續步驟e的步驟f中,對應各缺口301而提供複數導線400,將各導線400的一端連接於基板100,並且將各導線400的另一端穿過對應的缺口301連接至晶片200,藉此將晶片200電性連接基板100。
參閱圖3及圖2,於接續步驟f的步驟g中,提供一封裝結構500,並且將封裝結構500包覆晶片200。於本實施例中,封裝結構500是罩殼之型態,於本步驟中將封裝結構500罩蓋於基板100上而罩蓋晶片200,而且熱擴散層300與封裝結構500可以是直接貼附而熱連接或是藉由在熱擴散層300與封裝結構500之間填充導熱介質510(例如導熱膠或導熱墊)而熱連接。
本發明的晶片封裝體,其晶片200上設設置有片狀石墨烯構成的熱擴散層300,因此晶片200之發熱能夠均勻地擴散至整個晶片封裝體,故能夠避免熱能集中而降低晶片封裝體對外的熱傳導效率。
本發明的晶片封裝體的製造方法藉由在裁切第二晶圓30形成晶片200之前將熱擴散膜20貼附至第二晶圓30,因此不需要將各熱擴散層300分別貼附至各晶片200。以此方法製成的熱擴散層300會延伸至各晶片200的邊緣而完全覆蓋晶片200的表面,使得導線400無法連接到晶片200,故需要在熱擴散層300設置缺口301供導線400通過。因此,本發明的晶片封裝體的製造方法更藉由將熱擴散膜20預設在第一晶圓10之手段而能夠一次在複數的熱擴散層300上形成缺口301。
以上所述僅為本發明之較佳實施例,非用以限定本發明之專利範圍,其他運用本發明之專利精神之等效變化,均應俱屬本發明之專利範圍。
100‧‧‧基板
200‧‧‧晶片
300‧‧‧熱擴散層
301‧‧‧缺口
310‧‧‧黏著劑
320‧‧‧保護層
400‧‧‧導線
500‧‧‧封裝結構
Claims (14)
- 一種晶片封裝體,包含:一基板;一晶片,該晶片的其中一面貼附在該基板的其中一面;一熱擴散層,覆蓋於該晶片的另一面且該熱擴散層的邊緣延伸至該晶片的邊緣,該熱擴散層貫穿設置有一缺口;一導線,通過該缺口連接於該基板與該晶片之間;及包含覆蓋於該熱擴散層的一保護層。
- 如請求項1所述之晶片封裝體,其中該熱擴散層之內包含有導熱材料。
- 如請求項2所述之晶片封裝體,其中該導熱材料為片狀石墨烯。
- 如請求項1所述之晶片封裝體,其中該熱擴散層的其中一面上佈設有黏著劑並且貼附該晶片。
- 如請求項1所述之晶片封裝體,更包含一封裝結構,該封裝結構包覆該晶片。
- 如請求項5所述之晶片封裝體,其中該熱擴散層熱連接該封裝結構。
- 如請求項1所述之晶片封裝體,其中該缺口自該熱擴散層延伸貫穿該保護層。
- 一種晶片封裝體的製造方法,包含:a)提供一第一晶圓以及一熱擴散層,並且將該熱擴散膜的其中一面貼附在該第一晶圓的其中一面;b)在該熱擴散膜上開設複數缺口; c)提供一第二晶圓,並且將該熱擴散膜的另一面貼附在該第二晶圓的其中一面;d)將該第二晶圓裁切形成複數晶片,並且同時將該熱擴散膜裁切形成貼附在各該晶片的複數熱擴散層;e)提供一基板並且將該晶片設置在該基板;及f)提供對應該些缺口的複數導線,並且將各該導線穿過對應的各該缺口連接於該基板與該晶片之間。
- 如請求項8所述之晶片封裝體的製造方法,更包含步驟g:提供一封裝結構,並且將該封裝結構包覆該晶片。
- 如請求項8所述之晶片封裝體的製造方法,其中該熱擴散膜之內包含有導熱材料。
- 如請求項10所述之晶片封裝體的製造方法,其中該導熱材料為片狀石墨烯。
- 如請求項8所述之晶片封裝體的製造方法,其中在步驟c中,在該熱擴散膜上佈設黏著劑並且貼附該第二晶圓。
- 如請求項8所述之晶片封裝體的製造方法,其中在步驟c之後更包含步驟h:將該第一晶圓自該熱擴散膜上移除。
- 如請求項8所述之晶片封裝體的製造方法,其中在步驟d中,同時將該第一晶圓裁切形成貼附在各該熱擴散層的複數保護層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105120073A TWI579985B (zh) | 2016-06-24 | 2016-06-24 | 晶片封裝體及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105120073A TWI579985B (zh) | 2016-06-24 | 2016-06-24 | 晶片封裝體及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI579985B true TWI579985B (zh) | 2017-04-21 |
TW201801267A TW201801267A (zh) | 2018-01-01 |
Family
ID=59240931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105120073A TWI579985B (zh) | 2016-06-24 | 2016-06-24 | 晶片封裝體及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI579985B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI357135B (en) * | 2008-05-29 | 2012-01-21 | Ind Tech Res Inst | Chip package structure and manufacturing method th |
-
2016
- 2016-06-24 TW TW105120073A patent/TWI579985B/zh not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI357135B (en) * | 2008-05-29 | 2012-01-21 | Ind Tech Res Inst | Chip package structure and manufacturing method th |
Also Published As
Publication number | Publication date |
---|---|
TW201801267A (zh) | 2018-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6422508B2 (ja) | 支持部材を有する積層半導体ダイアセンブリと、関連するシステムおよび方法 | |
CN106816419B (zh) | 薄膜上芯片封装 | |
TWI520299B (zh) | Semiconductor device and method for manufacturing the same | |
JP2008047918A5 (zh) | ||
JP2017108130A5 (zh) | ||
JP2014150253A5 (zh) | ||
TW201434129A (zh) | 多晶片封裝件及其製法 | |
TWI601218B (zh) | 具有高溫塗層之晶片封裝構造之製造方法 | |
WO2020103147A1 (zh) | 芯片散热结构、芯片结构、电路板和超算设备 | |
TWI401773B (zh) | 晶片封裝裝置及其製造方法 | |
CN106068559A (zh) | 绝缘基板及半导体装置 | |
TWI579985B (zh) | 晶片封裝體及其製造方法 | |
CN103972185A (zh) | 集成器件及其制造方法 | |
TW201448163A (zh) | 半導體封裝件及其製法 | |
US8741694B1 (en) | Placing heat sink into packaging by strip formation assembly | |
US20200098670A1 (en) | Integrated electronic device having a dissipative package, in particular dual side cooling package | |
TWI525723B (zh) | 晶片封裝體結構及其形成方法 | |
TWM529273U (zh) | 晶片封裝體 | |
US9379034B1 (en) | Method of making an electronic device including two-step encapsulation and related devices | |
TWI788317B (zh) | 半導體裝置封裝 | |
CN108417541A (zh) | 半导体封装 | |
CN101335216A (zh) | 散热型封装结构及其制法 | |
TW201546991A (zh) | 功率器件 | |
TW200828455A (en) | Method for fabricating heat-dissipating package and heat-dissipating structure applicable thereto | |
TWM482842U (zh) | 四方形扁平無引腳封裝(qfn)之內封外露散熱裝置結構改良 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |