TWI357128B - Method of fabricating semiconductor interconnectio - Google Patents

Method of fabricating semiconductor interconnectio Download PDF

Info

Publication number
TWI357128B
TWI357128B TW096122919A TW96122919A TWI357128B TW I357128 B TWI357128 B TW I357128B TW 096122919 A TW096122919 A TW 096122919A TW 96122919 A TW96122919 A TW 96122919A TW I357128 B TWI357128 B TW I357128B
Authority
TW
Taiwan
Prior art keywords
film
alloy
pure
interconnect
insulating film
Prior art date
Application number
TW096122919A
Other languages
English (en)
Other versions
TW200818394A (en
Inventor
Takashi Onishi
Mikako Takeda
Masao Mizuno
Susumu Tsukimoto
Tatsuya Kabe
Toshifumi Morita
Moriyama Miki
Kazuhiro Ito
Masanori Murakami
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW200818394A publication Critical patent/TW200818394A/zh
Application granted granted Critical
Publication of TWI357128B publication Critical patent/TWI357128B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1357128 九、發明說明 【發明所屬之技術領域】 本發明關於一種半導體裝置’尤其是關於一種製造於 半導體裝置中之互連的方法，而半導體裝置係諸如Si半 導體裝置，例如以超大型積體電路（ULSI)爲代表。 【先前技術】 諸如大型積體電路（LSI)之半導體裝置的設計法則愈 趨嚴謹，以滿足針對LSI之較大塡充密度及較高信號傳輸 速度之需求。舉例而言，互連的節距、寬度及互連間的間 距，以及用於連接互連的層間接觸窗（通孔）之尺寸係經縮 減。 針對塡充密度較大的半導體裝置，已針對多層互連結 構進行硏究。且互連溝槽（溝渠）之深度對溝槽之寬度的比 値（互連溝槽深度/互連溝槽寬度），或是用於連接互連之層 間接觸窗的深度對窗的直徑之比値（接觸窗深度/接觸窗寬 度）係經增加。 此外，互連之電阻隨著互連電路的小型化及塡充密度 增加而增加’其造成信號傳輸的延遲。因此，已提出銅 (Cu)爲底互連的形成’其中使用以cu爲基底的互連材料（ 以下稱爲Cu爲底互連材料）作爲互連材料，與習知之以銘 (A1)爲基底的互連材料相較（以下稱爲A1爲底互連材料）， 其可具有較低的電姐。 金屬鑲嵌（damascene)互連技術係已知之用於形成具 1357128 有多層結構的Cu爲底互連之方法（例如，於日本專利公開 (JP-A)號2001-7050中所揭露者）。於金屬鑲嵌技術中，舉 例而言’於半導體基版上所設之層間絕緣膜中形成互連溝 槽或層間接觸窗（以下統稱凹入部）。接著施加諸如純Cu 或Cu合金的Cu爲底互連材料至凹入部的表面，其係經 加熱及擠壓以流體化Cu爲底互連材料。將Cu爲底材料 埋入凹部中，藉此形成Cu爲底互連。藉由化學機械硏磨 (CMP)移除過多的Cu爲底互連材料。 於使用Cu爲底互連材料時，當令層間絕緣膜直接與 Cu爲底互連接觸時，Cu可能擴散進入至絕緣膜中，其劣 化絕緣膜的絕緣特性。爲了預防Cu擴散進入層間絕緣膜 中，有必要於絕緣膜與Cu爲底互連之間設置障壁層。即 使爲將Cu爲底互連埋入至凹入部中而以約500至7001的 高溫加熱時’障壁層需展現障壁特性。爲此緣故，使用諸 如TaN膜或TiN膜之金屬氮化物膜形成障壁層。然而， 與金屬膜之電阻率相較，此種障壁層具高電阻率，其不利 地增加了互連的電阻率。此外，難以均勻地形成使互連之 電阻率降低的薄障壁層。另外，如上述者，近年來互連溝 槽的寬度或接觸窗的直徑顯著地縮小。互連溝槽的深度/ 寬度之比値或接觸窗的深度/直徑之比値顯著地增加。此 使得障壁層更難以形成。 因此，本發明著重於濺鍍法中之蒸氣淬.滅，以於Cu 爲底互連與層間絕緣膜之間均勻地形成極薄障壁層，且本 發明提出使用非平衡固溶體現象所形成的富含鈦（Ti)層作 1357128 爲極薄障壁膜（參見 “Self-Formation of Barrier Material by Cu Alloy Interconnections” Proceedings of 10th Workshop on Stress Induced Phenomena in Metallization, p2 8 -29 (2 0 04))。於上述文獻所揭露的此技術中，係於互連溝槽 中或是於接觸窗的表面上形成含有Ti的Cu合金（相關於 Cu，Ti之溶解極限爲小），以及接著加熱及擠壓合金以將 其非離爲兩個相，即Cu及Ti。接著，Ti係異常地擴散至 Cu爲底互連與層間絕緣膜之間或是擴散至Cu爲底互連的 表面以形成富含Ti層。特別是於Cu爲底互連與層間絕緣 膜之間所形成的富含Ti層係作爲障壁層，而用於預防Cu 擴散進入絕緣膜中。當以諸如Si02爲底材料之氧化物爲 底材料製成絕緣膜時，擴散的Ti形成TiOx。隨著TiOx層 的厚度增大至特定程度，Ti與氧之間的反應停止。此可 預防富含Ti層變得過厚，因此減少Cu爲底互連之電阻率 的增加。 然而，相較於純Cu，Cu-Ti合金之流動性（以下稱回 焊特性）不佳，因此難以被埋入至凹入部的每一個角落中 。近年來，如前述者，互連溝槽的寬度或接觸窗的直徑顯 著地縮小，及互連或接觸窗之深度顯著地增大。此使得將 Cu-Ti合金埋入凹入部更力口困難。 容 內 明 發 本發明係鑒於前述情況而完成，因此本發明之一目的 在於提供一種製造半導體互連的方法，其可形成作爲障壁 1357128 層的富含Ti層’及其可將作爲互連材料的純Cu材料埋A 至絕緣膜所設的凹入部之每一個角落中，即便凹入部之最 小寬度窄且凹入部又深。 發明人致力於硏究一種可於絕緣膜中沿著所設之凹入 部形狀而形成障壁層的方法，且此方法可將互連材料埋入 至凹入部的每一個角落中，即便凹入部之最小寬度窄且凹 入部又深。因此，發明人發現使用含有Ti的Cu合金作爲 障壁層形成材料會於每一凹入部的表面上形成非常薄的 Cu-Ti合金膜’使得障壁層可由下述加熱製程所形成，即 便凹入部之最小寬度窄且凹入部又深。此外，使用純Cu 作爲互連材料可將純Cu埋入至凹入部的每一個角落中， 即便凹入部之最小寬度窄且凹入部又深。 根據本發明之一面向的一種製造半導體互連的方法可 解決以上提及之問題，其包括步驟：於半導體基板上的絕 緣膜中形成一或多個溝槽，凹入部的最小寬度爲0.15 μιη 或以下，且溝槽深度對其最小寬度的比値（深度/最小寬度） 爲1或以上，及於絕緣膜的溝槽中沿著溝槽的形狀形成厚 度爲10至50 nm之含有0.5至10原子％ Ti的Cu合金薄膜。 此方法亦包括步驟：於附著有Cu合金薄膜的溝槽中形成 純Cu薄膜，及於350 °C或更高之溫度下退火處理具有膜的 基板，以使Ti沉澱於絕緣膜與Cu合金薄膜之間。舉例而 言，可藉由濺鍍法沉積Cu合金薄膜。當以濺鍍法沉積純 Cu薄膜時，較佳可將純Cu薄膜擠壓至附著有Cu合金薄 膜的溝槽之中。例如於50 MPa或以上實施擠壓。 1357128 根據此面向’使用含Ti的cu合金作爲障壁層形成材 料’且所形成的Cu-Ti合金膜極薄以便被埋入凹入部中。 因此’可沿著凹入部形成含有Ti的合金薄膜，使得即便 當凹入部之最小寬度窄且凹入部又深時，可形成富含Ti 層。因爲使用純Cu作爲互連材料，即便凹入部之最小寬 度窄且凹入部又深，可輕易地將互連材料埋入至絕膜膜中 所設的凹入部中。 【實施方式】 利用第1圖將描述根據本發明之一種製造半導體互連 的方法之大綱。爲形成本發明之半導體互連，於半導體基 板1上的絕緣膜2中形成凹入部3 (見第1A圖），並接著於絕 緣膜2之凹入部3中沿著凹入部的形狀，例如藉由濺鍍法， 形成含有Ti的Cu合金薄膜4(見第1B圖）。隨後，於附著 有Cu合金薄膜4的凹入部中，例如藉由電鍍法，形成純 φ Cu薄膜5 (見第1C圖），並接著加熱而可形成半導體互連（ 見第1D圖）。於本發明中，Cu合金薄膜4中所含有的Ti係 於加熱以形成富含Ti層6時，擴散至及濃縮於Cu合金薄 膜4與絕緣膜2之間。作爲障壁層的富含Ti層6係用於預防 Cu擴散進入絕緣膜2中。 以上提及之富含Ti層6係由包括Ti與組成絕緣膜2的 元素之化合物所形成。因此，當絕緣膜2爲氧化物基絕緣 膜時（例如Si02基絕緣膜），富含Ti層6主要由TiOx所組 成。 -9- 1357128 對於形成半導體互連中所製成之富含Ti層6的厚度並 無特殊限制，但其較佳爲1 nm或以上以確保障壁特性， 更佳爲2 nm或以上，且又更佳爲3 nm或以上。當富含Ti 層6的厚度過厚時，Cu爲底互連的電阻率變高。爲此緣故 ’富含Ti層6的厚度較佳可爲17 nm或以下，更佳爲16 nm或以下，又更佳爲1 5 nm或以下。 爲於加熱時以此方式形成富含Ti層6，沿著絕緣膜中 每一個凹入部的形狀所形成之作爲障壁層形成材料的Cu 合金薄膜4必須含有0.5至10原子％的Ti。若Ti含量低於 0.5原子％’濃縮於絕緣膜2與Cu合金薄膜4之間的Ti量將 不足，造成過薄的富含Ti層6，其無法確保障壁特性。另 外，當Ti濃縮量不足時，所形成之富含Ti層6爲不連續 者，因此導致障壁特性減低。因此，於Cu-Ti合金中所含 有的T i爲0 · 5原子％或以上’更佳爲1原子％或以上。相對 的，即便Ti含量過多，於絕緣膜2與Cu合金薄膜4之間所 形成之富含Ti層6的厚度係受到一定程度的限制。於此情 況中，過多的Ti並不會參與富含Ti層6之形成，而是形 成Cu合金薄膜4中的固溶體，或於cu合金薄膜4中形成 沉積物。此類型固溶體Ti或Ti沉積物可增進Cll爲底互 連的電阻率。因此’ Ti含量爲1〇原子％或以下，較佳爲9 原子％或以下，更佳爲8原子％或以下。雖然於c u金屬合 金薄膜4中所含有的一部分Ti亦可能擴散至Cu合金薄膜4 與純C u薄膜5之間’以上提及之T i含量範圍不會增進c u 爲底互連的電阻率。 -10- 1357128 爲沿著凹入部的形狀形成Cu合金薄膜，有必要將上 述Cu合金薄膜4的厚度設定爲10至5〇 nm。此因細化 (thinning)形成作爲障壁層形成材料的cu合金薄膜4致能 沿著凹入部的形狀來形成Cu合金薄膜4,而不會形成Cu 合金薄膜橋而覆蓋凹入部的開口，即便於絕緣膜中所設的 凹入部之最小寬度窄且凹入部又深。若Cu合金薄膜的厚 度低於10 nm，加熱無法使富含Ti層6具有充分的厚度， 其導致障壁特性減低。因此’ Cu合金薄膜4的厚度爲10 nm或以上’較佳爲1 5 nm或以上，更佳爲20 nm或以上。 當Cu合金薄膜4的厚度超過50 nm時，係沿著絕緣膜2的 凹入部形狀形成一定程度的Cu合金薄膜4，而Cu合金薄 膜4過多的部分造成橋而覆蓋凹入部的開口而形成凹入部 中的空隙，其劣化Cu爲底互連的表現性。因此，Cu合金 薄膜4的厚度爲50 nm或以下，較佳爲45 nm或以下，更佳 爲40 nm或以下》 於此使用之“上述Cu合金薄膜4的厚度”一詞意謂膜4 的最小厚度’當藉由觀察膜4之一區段而測量沿著凹入部 的內部（凹入部的側壁或下表面）所形成之Cu合金薄膜4的 厚度時，暴露絕緣膜2之凹入部的形狀。Cu合金薄膜4係 易於形成於凹入部的下表面，但難以形成於凹入部的側壁 。於凹入部之側壁上傾向形成薄的Cu合金薄膜4。例如藉 由將於以下實例段落所描述的方法，可測量Cu合金薄膜4 的厚度。 對於沿著絕緣膜2之凹入部的形狀而形成Cu合金薄膜 -11 - 1357128 4的方法並無特殊限制，但可例如採用濺鍍法而實施。使 用濺鍍法可沿著凹入部的形狀形成極薄的Cu合金薄膜4。 濺鍍法可爲例如長時間緩慢（long slow)的濺鍍法。 爲了藉由濺鍍法而形成含有Ti的Cu合金薄膜4，可 使用含有Ti的Cu合金靶材，或使用包括具有Ti晶片附 接於IG材一側的純Cu記材之IG材上晶片（chip-on-target) 作爲濺鍍靶材，且此濺鍍法可於惰性氣體環境下實施。 用於濺鍍的惰性氣體可包括，例如氦、氖、氬、氪、 氙、氡及其他。較佳可使用氬及氙。特別是，氬爲相對經 濟者，且因此可合適的使用。對於其他濺鍍條件（例如極 限壓力、濺鍍氣體壓力、放電功率密度、基板溫度、電極 之間的距離及其他）並沒有特殊限制，但可於常用範圍內 進行調整。 於沿著絕緣膜2之凹入部的形狀形成含有Ti的Cu合 金薄膜4之後，形成純Cu薄膜5作爲附著有Cu合金薄膜4 的凹入部中之互連材料。使用純Cu薄膜5作爲互連材料可 將純Cu埋入至附著有Cu合金薄膜4的凹入部的每一個角 落，即便凹入部之最小寬度狹窄且凹入部又深。 於附著有Cu合金薄膜4之凹入部中所設的純Cu薄膜 5的厚度可依據凹入部的深度而改變。純Cu薄膜5的最大 厚度爲例如2 μπι。當純Cu薄膜5的厚度變得極大時，純 Cu薄膜的強度將爲高，並因此即使藉由下述之擠壓凹入 部，純C u將難以被埋入至凹入部之中。 對於用於形成以上提及之純Cu薄膜5的方法並無特殊 -12- 1357128 限制，但可爲例如電鏟、化學氣相沉積（CVD)、（電弧）離 子鍍覆、濺鍍及其他。特別是，藉由自凹入部底側逐漸地 將純Cu薄膜5埋入至凹入部中，可使用電鍍而以純Cu薄 膜5塡充凹入部。此可將純Cu埋入至凹入部的每一個角落 中，即便凹入部之最小寬度狹窄且凹入部又深。 另一方面，當藉由濺鍍法而形成純Cu薄膜5時，可將 純Cu薄膜5擠壓至附著有Cu合金薄膜4的凹入部中。當 僅使用濺鏟法而欲於附著有Cu合金薄膜4的凹入部中形成 純Cu薄膜5時，純Cu薄膜5可形成橋以覆蓋凹入部的開 口，因而造成Cu爲底互連中的空隙。然而，因純Cu之 回焊性佳，擠壓純Cu薄膜5使得純Cu薄膜5被擠壓並插 入至具有Cu合金薄膜4形成於其上的凹入部中。 當藉由濺鍍法形成純Cu薄膜5時，可使用由以上提及 之惰性氣體與H2氣體所組成的混合氣體作爲濺鍍氣體， 以增進純Cu薄膜5的回焊性。 對於擠壓純Cu薄膜5的條件並無特殊限制，但例如於 5 0 MPa或以上的壓力中，較佳於1〇〇 MPa或以上的壓力 中，更佳於150 MPa或以上的壓力中。雖然壓力較佳係盡 可能的高’但超過200 MPa的壓力則過高且爲不實用者， 因此最高壓力係約200 MPa，較佳爲150 MPa或以下。 純Cu薄膜5係形成於附著有Cu合金薄膜4的凹入部 中，並接著於350 °C或更高之溫度下被加熱。當加熱溫度 低於3 5 0 °C畤’ T i不會充分地擴散至c u合金薄膜4與絕緣 膜2之間’造成Cu爲底互連的高電阻率。加熱溫度較佳係 -13- 1357128 盡可能的高，較佳爲400°C或以上，更佳爲450°C或以上， 又更佳爲5 00°C或以上。最高加熱溫度係約70(TC。用於於 超過700 °C下加熱的裝置係不實用者，且當加熱溫度過高 時’ Cu爲底互連的電阻率傾向變得更大。此可能造成半 導體基板變形。最高加熱溫度較佳爲650°C，更佳爲600°C 。對於加熱之氣體環境並無特殊限制，但較佳可爲例如以 上提及之惰性氣體環境。 如以上提及者，於本發明中，將純Cu埋入至絕緣膜2 之凹入部中作爲互連材料》凹入部的最小寬度爲 0.15 μιη 或以下，且凹入部的深度對其最小寬度之比値（以下稱深 度/最小寬度）爲1或以上。此係因爲，當互連溝槽的最小 寬度或層間接觸窗的最小寬度（直徑）超過0.15 μιη時，或 當深度淺且深度/最小寬度之比値低於1時，則不需均勻地 形成薄障壁層以致減少Cu爲底互連的電阻率。因此，可 應用本發明於將純Cu埋入至最小寬度爲0.15 μιη或以下 且深度/最小寬度之比値爲1或以上之凹入部（互連溝槽及/ 或層間接觸窗）中作爲互連材料的情況中。 對於絕緣膜2的材料並無特殊限制，但可包括例如氧 化矽、氮化矽、BSG(硼-矽酸鹽玻璃）、PSG(磷-矽酸鹽玻 璃）、BPSG(硼-磷-矽酸鹽玻璃）、TEOS(SiOF)及其他。 實例 參照下述非用以限制本發明範圍的實例將更進一步說 明本發明。在不偏離前後所提及之本發明範圍下，且於本 -14- 1357128 發明的技術範圍內，可對此等實例進行任何適當 試驗性實例1 藉由直流磁控職鍍法，在每一個樣本的砂晶 所形成的絕緣膜（TEOS膜：SiOF膜）上，形成 nm的純Cu薄膜或含有表1中所示Ti量的Cu合 接著藉由直流磁控濺鍍法於先前所形成的膜上， 爲700 nm的純Cu薄膜。 係於Simadzu公司製造之HSM-5 52濺鍍裝置 純Cu靶材或靶材上晶片實施濺鍍法。所使用的 片爲包括三至六個5平方毫米Ti晶片結合至作爲 位置之基座的純Cu|G材上（1〇〇 ιηπιφ)者。藉由i 片的數量及結合位置而調整Cu合金薄膜的組成f: 濺鍍條件係如下所示：極限壓力爲1 3 3 X 1 0·< 下（lxl (Γ6托或以下）' 以Ar作爲濺鍍氣體、濺鍍 爲267 乂10_3?&(2><10_3托）、放電功率密度爲3.2 流電）、基板溫度設定爲室溫（20 °C )以及電極之 爲 5 5 m m。 使用 Simadzu公司所製造的ICP發射光 ICP-8 00 0而藉由感應耦合電漿（ICP)發射光譜分 地評鑑以濺鍍法所形成之Cu合金薄膜的組分（Ti 於此膜形成步驟之後，加熱並擠壓樣本。於 壓製程中，於Ar氣體環境下以1 50 MPa的壓力 個樣本、以每分鐘增加20°C溫度的速率將樣本自 的修飾。 圓表面上 厚度爲5 0 金薄膜。 形成厚度 中，使用 靶材上晶 圍繞侵蝕 ί夂變Ti晶 & ° ;P a或以 氣體壓力 W/cm2(直 間的距離 譜分析儀 析儀定量 及 Cu)。 加熱及擠 擠壓每一 室溫加熱 -15- 1357128 至500 °C，於500°C下保持120分鐘，並接著以每分鐘減少 20 °C溫度的速率將樣本冷卻至室溫。 藉由穿透式電子顯微鏡（TEM)以五萬倍放大率觀察於 加熱及擠壓製程後被賦予可見性之具有膜層合狀態的樣本 區段。由觀察結果顯示，Ti氧化物層係形成於絕緣膜與 Cu合金薄膜之間作爲富含Ti層。由熱力學的觀點來看， 此Ti氧化物膜被認爲是Ti02層。僅測量每一個樣本的Ti 氧化物層的厚度，且測量的結果係顯示於下示表1之中。 沿著長度爲2000 nm的縱向方向觀察每一個樣本的Ti 氧化物層，並決定Ti氧化物層是否有中斷部分（缺陷）， 藉此評估Ti氧化物層之完整性。評估標準係如下示者。 即當Ti氧化物層無中斷時，決定此情況爲可接受者（〇） :及當部分Ti氧化物層中斷時，決定此情況爲不可接受 者（X)。此評估結果係顯示於下示的表1之中。 沿著200 nm長的介面觀察每一個樣本之介於絕緣膜 與純Cu薄膜（或Cu合金薄膜）之間的部分（介面），並決定 Cu是否擴散至絕緣膜之中。藉由TEM觀察介於絕緣膜與 Cu互連之間的部分（介面）以決定Cu擴散，並藉由EDS分 析Cu存在或不存在。評估標準係如下示者。即當Cu未 擴散至絕緣膜之中時，決定Ti氧化物層之障壁特性爲良 好（可接受者：〇），及當Cu擴散至絕緣膜之中時，決定 Ti氧化物層之障壁特性爲不好（不可接受者：X)。此評估 的結果亦顯示於下示的表1之中。 表1清楚地顯示，藉由濺鑛法所形成之Cu合金薄膜中 -16- 1357128 的含Ti量越大，則藉加熱及擠壓製程所形成的Ti氧化物 層越厚。特別是，針對含有0.5原子百分比或以上之Ti的 Cu合金薄膜，Ti氧化物層的厚度爲約1 nm或以上。所瞭 解的是Ti氧化物層係作爲用於預防Cu擴散至絕緣膜中的 障壁層。
[表1] 號碼 Ti含量 (原子％) Ti氧化物層的厚度 (nm) Ti氧化物層的完成性 障壁特性 1 0 _ _ X 2 0.2 0.4 X X 3 0.5 1.1 〇 〇 4 1.0 2.4 〇 〇 5 2.0 2.9 〇 〇 6 3.0 5.8 〇 〇 7 5.0 10.4 〇 〇 8 7.0 12.5 〇 〇 9 10.0 18.6 〇 〇 10 15.0 25.9 〇 〇 試驗性實例2 藉由直流磁控濺鍍法，在每一個樣本的矽晶圓表面上 所形成的絕緣膜（TEOS膜：SiOF膜）上，形成厚度爲50 nm的純Cu薄膜或含有表2中所示Ti量的Cu合金薄膜。 接著藉由電鍍法於先前所形成的膜上，形成厚度爲700 nm 的純Cu薄膜。 以相同於試驗性實例1之條件實施濺鍍法。電鍍法係 -17- 1357128 . 藉由以5 mA/em2電流密度之恆定直流電解法’使用 Tanaka Kikinzoku Kogyo Κ·Κ.所製造的電鍍浴 “Microfab Cu-100: basic solution (品名）”（其爲主要由硫酸銅或硫酸 所組成的水性溶液，並添加氯離子、鍍覆促進劑、調平劑 及亮光劑至其中）而實施。 藉由與試驗性實例1相同的方法定量地評鑑以濺銨法 所形成之Cu合金薄膜的組分（Ti及Cu)。 於此膜形成步驟之後，加熱樣本。於加熱製程中，於 Ar氣體環境下以每分鐘增加20 °C溫度的速率將每一個樣 本自室溫加熱至5 00 °C，於5 00 °C下保持120分鐘，並接著 以每分鐘減少20 °C溫度的速率將樣本冷卻至室溫。 藉由與上述試驗性實例1相同的方法觀察於加熱及擠 壓製程後被賦予可見性之具有膜層合狀態的樣本區段。由 觀察結果顯示，Ti氧化物層係形成於絕緣膜與Cu合金薄 膜之間作爲富含Ti層。由熱力學的觀點來看，Ti氧化物 層被認爲是Ti02層。僅測量每一個樣本的Ti氧化物層的 厚度，且測量的結果係顯示於下示表2之中。 以與上述試驗性實例1相同的方法觀察富含Ti層，並 決定Ti氧化物層是否有中斷部分（缺陷），藉此評估Ti氧 化物層之完整性。此評估結果係顯示於下示的表2之中。 以與試驗性實例1相同的方法觀察每一個樣本之介於 絕緣膜與純Cu薄膜（或Cu合金薄膜）之間的部分（介面）， 並決定C u是否擴散至絕緣膜之中。此評估結果係顯示於 下示的表2之中。 -18- 1357128 表2清楚地顯示，僅加熱而能形成富含Ti層，且藉由 濺鍍法所形成之Cu合金薄膜中的含Ti量越大，則藉加熱 製程所形成的Ti氧化物層越厚。特別是，針對含有0.5原 子百分比或以上之Ti的Cu合金薄膜，富含Ti層的厚度 爲約1 nm或以上。所瞭解的是富含Ti層係作爲用於預防 Cu擴散至絕緣膜中的障壁層。
[表2] 號碼 Ti含量 (原子％) Ti氧化物層的厚度 (nm) Ti氧化物層的完成性 障壁特性 11 0 - . X 12 0.2 0.3 X X 13 0.5 1.0 〇 〇 14 1.0 2.1 〇 〇 15 2.0 2.9 〇 〇 16 3.0 4.8 〇 〇 17 5.0 8.6 〇 〇 18 7.0 10.9 〇 〇 19 10.0 14.3 〇 〇 20 15.0 19.2 〇 〇 試驗性實例3 藉由直流磁控濺鍍法，在每一個樣本的矽晶圓表面上 所形成的絕緣膜（TEOS膜：SiOF膜）上，形成厚度爲50 nm的含有7.0原子％之Ti的Cu合金薄膜。接著藉由直流 磁控濺鍍法於先前所形成的膜上，形成厚度爲700 nm的 純Cu薄膜。以與上述試驗性實例1相同的條件實施濺鍍。 -19- 1357128 於此膜形成步驟之後’加熱並擠壓樣本。於加熱及擠 壓製程中’於Ar氣體環境下以150 MPa的壓力擠壓每一 個樣本、以每分鐘增加20 °C溫度的速率將樣本自室溫加熱 至下示表3中所示的溫度’於此溫度保持12〇分鐘，並接著 以每分鐘減少20 °C溫度的速率將樣本冷卻至室溫。於下示 表3中所示的樣本號碼21爲於先前膜形成步驟後未接受加 熱及擠壓製程的實例。 以與上述試驗性實例1相同的方法觀察於加熱及擠壓 製程後被賦予可見性之具有膜層合狀態的樣本區段。由觀 察結果顯不’於受到加熱及擠壓製程的樣本中，Ti氧化 物層係形成於絕緣膜與Cu合金薄膜之間作爲富含Ti層。 由熱力學的觀點來看，Ti氧化物層被認爲是Ti02層。測 量每一個樣本的Ti氧化物層的厚度，且測量的結果係顯 示於下示表3之中。 以與上述試驗性實例1相同的方法觀察富含Ti層，並 決定富含Ti層是否有中斷部分（缺陷），藉此評估Ti氧化 物層之完整性。此評估結果係顯示於下示的表3之中。 以與試驗性實例1相同的方法觀察每一個樣本之介於 絕緣膜與純Cu薄膜（或Cu合金薄膜）之間的部分（介面）， 並決定Cu是否擴散至絕緣膜之中。此評估結果係顯示於 下示的表3之中。表3清楚地顯示’加熱及擠壓製程形成富 含Ti層。特別是，所瞭解的是藉設定加熱溫度至3 50°C或 以上，富含Ti層的厚度可急遽增加’且富含Ti層係作爲 用於預防Cu擴散至絕緣膜中的障壁層。 -20- 1357128 [表3] 號碼 處理溫度 CC) Ti氧化物層的厚度 (腦） Ti氧化物層的完成性 障壁特性 21 未處理(20°c ) • - X 22 200 0.2 X X 23 300 0.9 X X 24 350 3.8 〇 〇 25 400 5.4 〇 〇 26 500 12.5 〇 〇 27 600 14.3 〇 〇 28 700 15.1 〇 〇
試驗性實例4 所使用的評估元件（TEG)具有於矽晶圓表面上所形成 之絕緣膜（TEOS膜：SiOF膜）上所設的互連條紋圖案（條紋 圖案），圖案之寬度爲0.1 3 μιη(1 30 nm)、深度爲〇·3μιη (300 nm)，及長度爲2.0 mm。藉由直流磁控濺鍍法，在每 —個TEG的表面上形成厚度爲50 nm的含有7.0原子％之 Ti的Cu合金薄膜。接著藉由直流磁控濺鍍法於先前所形 成的膜上，形成厚度爲700 nm的純Cu薄膜，同時覆蓋一 部分的互連圖案。以與上述試驗性實例1相同的條件實施 濺鑛。 於此膜形成步驟之後，加熱並擠壓樣本。於加熱及擠 壓製程中’於Ar氣體環境下以150 MPa的壓力擠壓每一 個樣本、以每分鐘增加20。(：溫度的速率將樣本自室溫加熱 至下示表4中所示的溫度，於此溫度保持12〇分鐘，並接著 以每分鐘減少2 0 t溫度的速率將樣本冷卻至室溫。於下示 -21 - 1357128 表4中所示的樣本號碼31爲於先前之膜形成步驟後未接受 加熱及濟壓製程的實例。 於加熱及擠壓操作後的TEG係藉由聚焦離子束裝置 (FIB裝置）進行製程，以曝光互連區段。藉由FIB裝置的 SIM影像觀察每一個樣本的互連區段，並核對純cu於互 連圖案之中的埋入狀態（埋入特性）。 藉由分析互連圖案之區段的SIM影像而評估埋入特 性’及藉由下示式（I)計算埋入率。觀察三個互連圖案， 並計算每一個互連圖案的埋入率。平均所有個別的埋入率 以產生如下示表4中所示之用於每一個樣本的平均埋入率 埋入率（％) = [(互連圖案中埋入純Cu的部分面積/互連圖案 的部分面積）]xl〇〇......................(1) • 表4清楚地顯示，當於3 5 0 °C或以上實施加熱及擠壓製 程時，藉由濺鍍所形成的純Cu薄膜可以近乎完全地埋入 至互連圖案中。 -22- 1357128 表4] 號碼 處理溫度 ΓΟ 埋入率(％) 31 未處理(20°c) 0 32 200 0 33 300 8.4 34 350 87.2 35 400 98.3 36 500 100.0 37 600 100.0 38 700 100.0
試驗性實例5 所使用的評估元件（TEG)具有於矽晶圓表面上所形成 之絕緣膜（TEOS膜：SiOF膜）上所設的互連圖案（條紋圖案 )，圖案之寬度爲 0.13 μηα(130 nm)、深度爲 0.3μιη(300 nm)
，及長度爲2.0 mm。藉由直流磁控濺鍍法，在每一個TEG 的表面上形成厚度爲50 nm的含有7.0原子％之Ti的Cu合 金薄膜。接著藉由電鍍於先前所形成的膜上，形成厚度爲 700 nm的純Cu薄膜，同時覆蓋互連圖案的一部分。以與 上述試驗性實例1相同的條件實施濺鍍。以與上述試驗性 實例2相同的條件實施電鍍。 於此膜形成步驟之後，加熱樣本。於加熱製程中，以 每分鐘增加2CTC溫度的速率將每一個樣本自室溫加熱至下 示表5中所示的溫度，於此溫度保持120分鐘，並接著以每 分鐘減少2(TC溫度的速率將樣本冷卻至室溫。於下示表5 中所示的樣本號碼41爲於先前之膜形成步驟後未接受加熱 -23- 1357128 及擠壓製程的實例。 以與試驗性實例4相同之方法核對於加熱及擠壓製程 後之樣本TEG上的互連溝槽之純Cu埋入狀態（埋入特性） 。每一個樣本的埋入率係顯示於下示表5中。 表5清楚地顯示，藉由電鍍所形成的純Cu薄膜可未接 受加熱製程而埋入至互連圖案中。
[表5] 或碼 處理溫度 埋入率 (°C) (%) 41 未處理(20〇C ) 100.0 42 200 100.0 43 300 100.0 44 350 100.0 45 400 100.0 46 500 100.0 47 600 100.0 48 700 100.0 試驗性實例6 於下示測試樣品A及B中，藉由光微影法與濕蝕刻 而圖案化所形成的Cu薄膜，以形成用於測量電阻率的圖 案。藉由四探針法測量長度爲10 mm之圖案的互連電阻。 首先，於室溫下測量互連電阻（電阻率）。接著令樣品接受 熱處理，以使樣品於Ar氣體環境中之正常壓力下，於預 定溫度（200。。' 3 00 °C ' 3 5 0 〇C、400。。、500。。、6 00 °C、 7〇〇°c )中各維持兩個小時，並於每一個溫度測量互連電阻 -24- 1357128 (電阻率）。 [測試樣品A] 藉由直流磁控濺鍍法，在矽晶圓表面上所形成的絕緣 膜（TEOS膜：SiOF膜）上，形成厚度爲50 nm的含有7.0原 子％之Ti的Cu合金薄膜。接著藉由直流磁控濺鍍法於先 前所形成的膜上，形成厚度爲700 nm的純Cu薄膜。以與 上述試驗性實例1相同的條件實施濺鍍。 [測試樣品B] 藉由直流磁控濺鍍法，在矽晶圓表面上所形成的絕緣 膜（TE0S膜：Si OF膜）上，形成厚度爲50 nm的含有7.0原 子％之Ti的Cu合金薄膜。接著藉由電鍍法於先前所形成 的膜上，形成厚度爲700 nm的純Cu薄膜。以與上述試驗 性實例1相同旳條件實施濺鍍。以與上述試驗性實例2相同 的條件實施電鍍。 第2圖顯示上述測試樣品A及B之加熱溫度與電阻率 之間的關係。於第2圖中，以白色圓圈表示測試樣品a的 結果，以黑色圓圈表示測試樣品B的結果。 第2圖清楚地顯示，於加熱之前的電阻爲高，但於加 熱後的電阻降低。當於5 0 0 °C加熱時，兩測試樣品各展現 最小電阻。此時電阻率爲1 . 9 1 # Ωαη，其爲足夠低而能用 於LSI互連的互連電阻。 熟此技藝者應瞭解的是，視設計需求與其他因素而定 -25- 1357128
，本發明可進行各種調 要彼等係在申請專利範 【圖式簡單說明】 第1 A~1D圖爲說明4 法之槪要圖式；以及 第2圖爲顯示於試驗 間的關係之圖式。 I、組合、次組合及替代方式’只 i或其均等者的範圍和內涵內。 艮據本發明之製造半導體互連的方 胃例6中之加熱溫度與電阻率之 【主要元件符號說明】 1 :半導體基板 2 :絕緣膜 3 :凹入部 4 : Cu合金薄膜 5 :純Cu薄膜 6 :富含Ti層 -26-

Claims (1)

1357128 十、申請專利範圍 ι·_種製造半導體互連的方法，該方法包含以下步驟 於半導體基板上的絕緣膜中形成一或多個溝槽，凹入 部之最小寬度爲0.15 μπι或以下，且該溝槽之深度對其最 小寬度的比値（深度/最小寬度）爲1或以上； 於該絕緣膜的該溝槽中，沿著該溝槽的形狀，形成厚 度爲10至50 nm之含有0.5至10原子％鈦（丁〇的銅（Cu)合金 薄膜； 於附著有該Cu合金薄膜之該溝槽中形成純Cu薄膜 :以及 於350 °C或以上，退火處理具有該等膜之該基板，以 使Ti沉澱於該絕緣膜及該Cu合金薄膜之間。 2.根據申請專利範圍第1項之方法，其中該Cu合金薄 膜係藉濺鍍法而沉積。 3 .根據申請專利範圍第1項之方法，其中該純Cu薄膜 係藉濺鍍法而沉積，並接著被擠壓入附著有該Cu合金薄 膜之該溝槽中。 4.根據申請專利範圍第3項之方法，其中於50 MPa 或以上，實施該擠壓。 -27-
TW096122919A 2006-07-12 2007-06-25 Method of fabricating semiconductor interconnectio TWI357128B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006192153A JP2008021807A (ja) 2006-07-12 2006-07-12 半導体配線の製造方法

Publications (2)

Publication Number Publication Date
TW200818394A TW200818394A (en) 2008-04-16
TWI357128B true TWI357128B (en) 2012-01-21

Family

ID=38949787

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096122919A TWI357128B (en) 2006-07-12 2007-06-25 Method of fabricating semiconductor interconnectio

Country Status (4)

Country Link
US (1) US7781339B2 (zh)
JP (1) JP2008021807A (zh)
KR (1) KR100871042B1 (zh)
TW (1) TWI357128B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021490A (ja) * 2008-07-14 2010-01-28 Kobe Steel Ltd 半導体配線
JP2010171063A (ja) * 2009-01-20 2010-08-05 Kobe Steel Ltd 半導体配線の製造方法
KR20130122968A (ko) 2011-03-01 2013-11-11 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 구리 티탄 합금제 스퍼터링 타깃, 동 스퍼터링 타깃을 사용하여 형성한 반도체 배선 그리고 동 반도체 배선을 구비한 반도체 소자 및 디바이스
JP2013089716A (ja) * 2011-10-17 2013-05-13 Tokyo Electron Ltd 半導体装置の製造方法および半導体装置
JP2013105753A (ja) * 2011-11-10 2013-05-30 Toshiba Corp 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
JP3892621B2 (ja) 1999-04-19 2007-03-14 株式会社神戸製鋼所 配線膜の形成方法
JP2001007049A (ja) * 1999-06-25 2001-01-12 Hitachi Ltd 半導体集積回路装置の製造方法およびその製造装置
US6451177B1 (en) * 2000-01-21 2002-09-17 Applied Materials, Inc. Vault shaped target and magnetron operable in two sputtering modes
JP3449960B2 (ja) * 2000-02-25 2003-09-22 沖電気工業株式会社 半導体装置の製造方法
KR100550505B1 (ko) * 2001-03-01 2006-02-13 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
US6727177B1 (en) 2001-10-18 2004-04-27 Lsi Logic Corporation Multi-step process for forming a barrier film for use in copper layer formation
US6664185B1 (en) 2002-04-25 2003-12-16 Advanced Micro Devices, Inc. Self-aligned barrier formed with an alloy having at least two dopant elements for minimized resistance of interconnect
US6716753B1 (en) * 2002-07-29 2004-04-06 Taiwan Semiconductor Manufacturing Company Method for forming a self-passivated copper interconnect structure
JP2004071960A (ja) * 2002-08-08 2004-03-04 Kobe Steel Ltd 配線膜の形成方法
KR20040077421A (ko) * 2003-02-28 2004-09-04 삼성전자주식회사 반도체 장치의 금속배선 형성 방법

Also Published As

Publication number Publication date
TW200818394A (en) 2008-04-16
US20080014743A1 (en) 2008-01-17
KR100871042B1 (ko) 2008-11-27
US7781339B2 (en) 2010-08-24
KR20080006479A (ko) 2008-01-16
JP2008021807A (ja) 2008-01-31

Similar Documents

Publication Publication Date Title
US7215024B2 (en) Barrier-less integration with copper alloy
TW441015B (en) Dual-damascene interconnect structures and methods for fabricating same
US6943111B2 (en) Barrier free copper interconnect by multi-layer copper seed
TWI234846B (en) Method of forming multi layer conductive line in semiconductor device
TW471107B (en) Dual damascene manufacturing method of porous low-k dielectric material
KR102520743B1 (ko) 전체 클래드 라인들을 가지는 상호접속들
US11881432B2 (en) Interconnect wires including relatively low resistivity cores
US20050227479A1 (en) Post ECP multi-step anneal/H2 treatment to reduce film impurity
US7799681B2 (en) Method for forming a ruthenium metal cap layer
TW201133710A (en) Method of forming a through-silicon
TWI357128B (en) Method of fabricating semiconductor interconnectio
US20040121583A1 (en) Method for forming capping barrier layer over copper feature
JP4740004B2 (ja) 半導体装置におけるＣｕ合金配線の製造方法
JP2002033323A (ja) 銅相互接続部を有する半導体デバイスの製造方法
JP2005038999A (ja) 半導体装置の製造方法
US20110121459A1 (en) Semiconductor interconnection
JP2001044202A (ja) 半導体装置及びその製造方法
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
JP2010003906A (ja) 半導体装置及びその製造方法
EP1432016A2 (en) A plating-rinse-plating process for fabricating copper interconnects
TW473974B (en) Manufacture method of copper interconnect with flat surface
TW502391B (en) Fabrication method for doped copper interconnect
TWI415962B (zh) 具備由具有障蔽機能之金屬元素與具有觸媒能之金屬元素所成之合金膜的基板
KR20060076833A (ko) 반도체 소자의 다마신 구조 형성 방법
TW200414416A (en) Damascene structure having dielectric barrier and process of making the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees