TWI345269B - Formation of high sheet resistance resistors and high capacitance capacitors by a single polysilicon process - Google Patents

Description

1345269 九、發明說明： 【發明所屬之技術領域] 本發明總體涉及半導體功率器件。更具體地，本發明 ： =通過_單衫私1藝提供電子时以及高薄層電 : ===和的容量電容器的經改進的新穎器件結構和 【先前技術】 # «造具有高薄層電阻量電阻器和高電容量電容 件元件的常規工藝通常採用雙層多晶石夕工藝。製造;層; 晶石夕π件的工藝步驟涉及多重掩模以及附加的加工步驟。 這些類型的器件元件的實施變得更加昂貴，製造工藝變得 更加^時和複雜。而且，由於更加複雜的製造工藝，器件 的可靠性也受到不利的影響。由於包括高薄層電阻量電阻 器和高電容量電容器的器件元件在類比電路和功率積體電 路GO的應財被廣泛實施，也就更加需要解決這些技 ® 術局限和困難。 在 Erdeljac 等人的題為 “Method of Fabricating Semiconductor Device Having Polysilicon Resistor with Low Tempemture Coefficient!：製造具有低溫度係數的多晶矽電阻 器的半導體器件的方法），，的5,489,547號專利中公開了一 種如第1A圖中所示的半導體器件。該半導體器件包括適中 的薄層電阻量的P型多晶矽電阻器（56)。雙層多晶矽工藝 被用於形成低溫度係數電阻器。該工藝也產生n和p溝道 電晶體（44 ’ 50)，具有上下η型多晶矽電容器極板（36， 5 1345269

26)的電容器，具有高薄層電阻量的n型多晶矽電阻器 (32)，以及具有低薄層電阻量的η型電阻器（34)。用於 形成Ρ溝道電晶體（50)的源/漏區域（48)的ρ型摻雜在 η型的第二層多晶石夕中進行反摻雜以形成ρ型多晶石夕電阻 器（56)而對電谷器極板（36 ’ 26)或η型電阻器（32， 34)不起作用。如上所述，在該專利發明中公開的器件應 用了總體涉及多重掩模以及附加的加工步驟的雙層多晶矽 工藝。這些類型的器件元件的實施變得更加昂貴，製造工 藝變得更加費時和複雜。

Tsui等人在另一個6,〇Μ，359號專利中公開了一種用於 積體電路的$薄層電阻量多晶石夕電阻器。該高薄層電阻 多晶石夕電阻制雙層多晶打藝製造。參考第m圖，Tsui 等人公開I從多㈣層形成FET的栅極和電容器的底電極 的工藝。這些工藝在進行中麵積—層薄的中間多晶

tIP〇)•層以形成電容器的極間電介質。為了形成電阻器， '灰積經摻雜的多糾層和非經摻雜的多晶 相應的圖形。由_經摻_多晶梦層 = 阻：此由經摻雜的多晶秒層占支配地位地確定;=電 經摻雜的多晶石夕層可以減小 路的薄層電阻。還有，他爲夕h 广门〜杈式電 術局限和困難。〜夕日日石夕功的應用仍有上it技 因此，在半導體 供用簡化的製造工藝 半導體器件的新穎的 器件設計和製造的技術中仍然需要提 ^成具有而薄層電阻量和高電容量的 氣込方法和器件結構，使上述問題和 6 局限得到解決。 f發明内容】 心ί發明的—個方面是提供麵進的«體哭#社 構和製造卫藝，該器件結構和 =導 射方私供南朗電阻量和高電容量，使 中的局限和困難能得到解決。 具體地’本發明的一個方面县 ^ 經改進的半導體器件結構和製造方 ::;:r是作為電晶體的多晶二^ 的高薄層電阻量電阻元件。魏物阻擋層 工域祕形成電容器的介t層以及絕緣阻擔 :以料=的Γ成被用於與快速熱啟動（RTA)過程相結 口 1 1日’然後進行第二次RTA以形成作為電晶體 阻益的接觸層以及電容器的底極板的Ti s i2層，Ti /施 的二部分用作電抑的頂導電層。因此，本發明公開了一 種提供具有電晶體’電容扑電阻S㈣件元件的簡化而 方便的製造工藝。 ΓΪ單地說’本發明的優選實施例公開了一種半導體器 件亥半‘體$件包括電晶體，電容器和電阻器，其中電 合括用作底導電層的摻雜的多晶⑦層，#化物阻擔

(SAf)制作介電層，該介電層由作為頂導電層的Ti/TiN 層復風目此而構成單層多晶石夕金屬絕緣物-多晶石夕（娜） 結構。 進步’本發明公開了一種製造半導體器件的方法。 1345269 5玄方法包括在半導體襯底的頂部殿積多晶矽層，然後將該 多晶矽層形成電晶體的柵極，電容器的底導電層以及電阻

™即仅的圓形並對其進行摻雜的步驟。該方法進一步包括 通過在電容器的底導電層的頂部澱積作為電容器的介電層 的絕緣層並形成該絕緣層的圖形，然後澱積Ti / TiN層並且 形成其圖形以及將其退火以形成電容器的頂導電層，從而 开乂成作為單層多晶石夕金屬_絕緣物_多晶石夕（Mjp)結構的電 容器的步驟。同時，在源漏區域和柵極的頂部以及電阻器 和電谷益的接觸區域上形成Tisi2接觸點。在優選實施例 中；lx積絶緣層和形成其圖形的步驟包括在電容器的底導 電層的頂部澱積作為電容器介電層的矽化物阻擋（SAB) 層並形成其圖形的步驟。在另一個優選實施例中，殿積絕 緣層並形成其圖形的步驟包括在電容器的底導電層的頂部 _作為電容H介電層的高溫氧化層並形成制形的步 =。在另一個優選實施例中’澱積絕緣層並形成其圖形二 步驟包括在電容II的底導電層的頂職積作為電容器 層的氧切·氮切和氧化梦⑽〇)堆積層並形成= 的步驟。在還有-個優選實_中，崎絕开; =的步驟包括在電容器的底導電層的頂鑛積 心I電層的氧化氮化梦並形成其圖形的步驟。’、” 通過參考各個附_讀下文對優選實施 迷’本發明的上述以及其他的目標和優點對於本技= 的普通熟練人員無疑是顯而易見的。 本技御領域 【實施方法】 8 參考第2圖的半導體器件100的剖面圖。半導體器件 ]〇〇被支撐在其上形成場氧化層11G的襯底105上。所形成 的場氧化層與電晶體區域相鄰。場氧化層110的頂表面將 要支撐電阻n和電容器。在電晶體區域的頂表面上，電晶 2上形成乡晶;^栅極12G_G，該乡祕栅極設置在拇 乳化層115的頂部，處於源區域140-S和漏區域140-D之 間。_極由隔離層130_G包圍。該電晶體進一步配備形 ^在N+或p+擴散電阻層14〇_s或14〇七的頂部的烈〇保 -蒦層150-ESD’该N+或p+擴散電阻層14〇_s或14〇_D轉而 連接到鱗點⑽’雜撫18〇填充於_粒洞層間介 電（ILD0)層no開口的溝槽中。 電容器被支撑在場氧化層則的頂表面上，該電容器 包括用作底導電層的N+掺雜的多㈣層跡c。隔離声 130-C包圍該摻雜的多晶矽層120_C。絕緣石夕化物阻^ (SAB)層150-(^覆蓋隔離層13〇_c的一部分以將電容器 與電晶體絕緣。電容||進—步包括形成為_層並由頂導 電層⑽覆蓋的介電層⑼心在示例性的實施例中，頂導 電層為與其中—個鎢接點⑽電連接的Ti / TiN層。進— 步’ N+掺雜的多轉層12()的頂表面的—部分由與另一個 鎢接點180接觸的聰導電層145覆蓋。因此，該電容哭 用具有=層乡轉結_终崎物·乡轉（Mip)構造。。 在^氧化層110上方的頂表面上還有包括由經摻雜的 夕曰曰夕節丰又120-R形成的高阻元件的電阻器。在多晶石夕電 阻元件m-R的兩端是由N+換雜的多晶石夕節段形成的接觸 1345269 點頭125。在接觸點頭125 _部還有與在通過正別層 開口的溝槽中形成的鎢接點⑽電接觸的孤導電層⑷。 該電阻$由包圍乡晶⑪節段12G_R的_層跡r進一步 與電容H鱗。該餘e的高薄層電_過向多晶石夕節段 120-R進行差分摻雜實現，將在下文進行進—步說明。

如第2圖所示的器件結構用單層多晶石夕工蓺製造。因 此本發明公開了經簡化的製造工藝。該器件進-步提供了 ，過控制多_節段贿和12Q_C的摻雜濃度控制電阻 里以及通過控制層二欠15〇_c的材料類 靈活性。高電阻量和電容量可以方便地實現二 擬或功率積體電路（IC)器件的應用中方便 地實施的有用的器件元件。 文的敍述，本發明公開了—種包括電晶體，電 電阻H的半導體器件。該電容器包括用作底導電層

的多轉層’由作為科電相導電層覆蓋的作 擔—層’從而構成單層多轉 ⑽p)結構。在優選實施例中，多晶 夕曰，*摻雜形成伟體器件的高 ::優選實施例中’多晶彻電晶體拇_二 H形齡導體科的電晶體_極。在另—個優選實 =:=體進一步包括栅多晶石夕，電阻器進-步包括 的夕aB矽電阻器’其中’柵多晶矽，經摻雜的多晶 矽電阻器以及用作電宏哭沾产、# ^aa 通過-:以\的底導電層的經掺_多晶石夕層 D夕0…讀卫藝形成，並^基本設置在半導體器 1345269 件的同-個垂直水準上。在另一個優選實施例中 和電阻器設置在與電晶體相鄰的場氧化層上。在另一個優 選實施例中，電晶體進一步包括形成在電連接到電晶體的 源漏區的N+或P+擴散電阻層頂部的靜電放電（咖）保護 層。層進-步電連_通 間介電(_層開口的溝槽中填充：:二:

=實施例t，電容隨轉雜的多晶销包括用作底導 ，層的N+摻雜的多祕層4另一個優選實施例中，電容 裔進-步包括包圍和絕緣用作底導電層的經摻雜的多晶石夕 層的隔離層。在另—個優選實施例中，電容器的頂導電層 括用作頂導電層的Ti/層，並且電連接到通^ 覆盖半¥體讀的賴介電（ildg)層開口的溝槽中填充 :鶴接點。在另-個優選實施财，電阻器包括高電阻元 件，该向電阻元件包括經摻雜的電阻多晶石夕節段，其中該 電阻多晶石夕元件的兩端包括_參雜以及帶有魏物的接 ，點碩節段。該接觸點頭節段進—步與通過覆蓋半導體哭 ，賴介電（ILD〇)層開σ的溝槽中填充的鎢接點接‘ 在另-個魏實_中，電_進—步包括用於包圍 阻元件使其與電容其絕緣的隔離層。 參考第3Α圖到第3G圖，第3Α圖到第3(}圖是說明 圖的包括料層乡^紅藝形成的高薄層f阻量電阻 =和高，量電容器的器件的製造步驟的—㈣側剖面 、·在# 3A ®中，採用石夕局部氧化（LOCOS)工藝或淺 屢槽絕緣（STI)工藝在襯底挪中形成場氧化加。進行 Π 1345269 可選的牌注人，然後進行栅氧化以形成柵氧化層215。然後 在頂表面上殿積多晶發層22G。在第3B圖中，用輕劑量的 碟進打摻雜注人以調節多祕層]的電阻，錢進行多 晶石夕退火過程。在第3C圖中，__ (未_ )將多晶 石夕層22〇侧成電晶體栅極跡G，電容器多晶秒節段 220-C和電阻器多晶矽節段22〇_R。輕捧雜漏（㈣）掩模

(未顯示）被用來進行輕摻_敝人㈣成電晶體的 LDD區域。紐進行隔離層職，接著是_過程以形成 柵夕曰曰石夕220-G周圍的隔離23〇_G，電容器多晶石夕節段 22〇<周_隔離23〜C，和電阻器多祕節段220-R周圍 的^離23f R。源/漏掩模（未顯示）被用來進行源漏注入， 然後施加高溫分顺飾漏區域謂·s和撕①。源漏注入 工藝實現NMOS柵極的N+摻雜或PM〇s栅極22〇_〇的p+

摻雜。源漏注人工藝進—步完成電容器多轉節段跡c 的底極板的N+摻雜和高電阻（HR)頭接觸區域225的妒 摻雜。在第3D圖中’進行石夕化物阻擔（SAB)層澱積以在 頂表面上澱魏緣層。然後，SAB掩模（未顯示）被用於 將SAB層形成ESD擴散電阻器節段230_ESD，電容器絕緣 節段250-C和電阻器節段25〇_R的圖形。該咖層可以是 ，如HTO ’ ΟΝΟ堆積層’氧化氮化或高κ介電層的任何 向品質的絕緣體以適合特殊電容量的要求。 在第3Ε圖中，澱積Ti/TiN層並且進行第一快速熱啟 動（RTA)過程以在電晶體的源漏區域和柵區域形成 層245。該TiSi層245也形成在HR頭接觸區域和電容器底 12 極板的接觸區域。然後用金屬_絕緣物_多晶矽（Mjp)掩模 255並通過使用ApM去除未反應的Ή / ΉΝ，接著是蝕刻過 程中的HPM分解。ΜΓΡ掩模255保護作為電容器絕緣節段 250-C上方的電容器頂極板的Ti / TiN層26〇。在第3ρ圖 中’去除MIP掩模255並進行第二快速熱啟動過程以將挪 層245轉化成低電阻孤2層245(260仍然是Ti /TiN層）。 在第3(3圖中，澱積第一層間介電層（ILD0) 270並使其平 面化。接觸溝槽通過ILD0層270開口並在這些溝槽的每— 個中填充鎢接點275以接觸源漏頂部的丁iSi2層245。鎢接 點280進步接觸電谷器的頂和底極板以及電阻器的接觸 點頭225。然後，以標準的後端線（BEOL)工藝完成所有 的製造過程。 根據第3A圖到第3G圖，本發明進一步公開了製造半 導體器件的方法。财法包括在半導體襯底的頂部殿積多 晶石夕層’ _將該多晶傾形成電晶體柵極，電容器底導 電層和電阻㈣段關形並向其摻雜的步驟。該方法進一 步包括通過在電容職導電層的辦作電容器介電 層的絕緣層並形成其圖形，贿形成作為導電層的 層，形成其_並進行退火以形成電容_導電層從而形 ^電容器的倾，職_成作騎衫砂金屬·絕緣物_ =晶矽（磨）結構的電容器。在優選實施例中，殿積絕緣 曰並形成其®形的步驟包括在電容器底導電層_部 2電容H介f層的魏物阻擋（SAB)層並形成其圖形 乂驟。在P個優選實施例中，_絕緣層並形成兑圖 13 形的步驟包括在電容器底導電層的頂部澱積用作電容器介 電層的高溫氧化（HTO)層並形成其圖形的步驟。在^二 個優選實施例中，殿積絕緣層並形成其圖形的步驟包括在 電容器底導電層的頂部殿麵作電容器介電層的氧化石夕-氮 化石夕和氧财（ΟΝΟ)堆㈣並形成其_的步驟。在另 -個優選實關巾，㈣絕緣層並形成其圖形的步驟包括 在電谷β底導電層的頂部澱積用作電容器介電層的氧化氮 化石夕層並軸其_的麵H鑛選實施例中，該 方法進一步包括應用矽局部氧化（LOCOS)工藝形成場= 化的步驟，該場氧化用於在其上澱積多晶⑦層並將該^晶 石夕層形成電容器底導電層和電阻器節段_形。在另一: 優選實施例巾，财法進—步包括細差分_以提高多 晶石夕層的電阻’然後進行多晶石夕退火過㈣步驟。在另一 個優選實_中，該方法進—步包括躺源/漏掩模進行源 漏注入，紐施加高溫啟_漏區域的步驟。在另一個優 選實施例巾，進行輯注人的步料—步包括摻雜電晶體 栅極和摻雜電阻H節段_作電阻器接觸區域的—部分的 步驟。在另一個優選實施例中，殿積用作電容器介電層的 絕緣層並形成其卿的步驟進-步包括澱射化物阻播 (SAB)層紐觸SAB層形成電容器介電層關形的步 驟。在另_個優選實施例中’澱積湖層並形成其圖形的 步驟進-#包括將該SAB _成ESD _段的圖形的步驟。 在另-個優選實施财，_SAB層並形成其_的步驟 進一步包括將該SAB層形成覆蓋電阻節段的絕緣層的圖形 1345269 的步驟。在另一個優選實施例中，澱積Ti/TiN層，形成其 圖形並退火的步驟進一步包括形成電阻節段的頭接觸區域 和由多晶矽層形成的電容器底極板的接觸區域的步驟。在 另一個優選實施例中，澱積Ti/TiN層，形成其圖形並退火 的步驟進一步包括去除未反應的Ti / TiN用以形成電容器 的SAB層上方的頂表面的圖形以形成單層多晶矽MIp結構 的步驟。在另一個優選實施例中，該方法進一步包括應用 第二快速熱啟動過程形成作為源漏區域的接觸點，電容器 頂表面和電阻器節段的接觸點頭的TiSi2層的步驟。在另一 個優選實施例中，該方法進一步包括形成覆蓋半導體器件 的第一層間介電層（ILDO)和在由TiSi2構成的接觸點的頂 部打開接觸開口的步驟。在另一個優選實施例中，該方法 進一步包括在該接觸開口中填充用於接觸由TiSi2形成的 接觸點的鎢接觸接點的步驟。 雖然對本發明根據所存在的優選實施例進行了敍述， 應顧解岐雜的㈣不紐轉為對本發明的限制。 各㈣代和修改對於_ 了上文的敍賴本技術領域的熟 練人貝無疑將是顯而易見的。因此，附後的權利要求將被 認為是涵聽林發_真實精神和翻_所有替代和 签汝。 15 【圖式簡單說明】 2 1A圖和帛1B圖是利用形成金屬-絕緣物-多晶石夕（Mip) 構的雙層多^紅藝製造的_交替的先有技術半 器件的剖面圖； ~ 第2圖是具有本發日㈣新翻件結構以及顧本發明 頑製造工藝的半導職件的剖面圖； 器 圖到第3G圖是顯示本發明的第2圖所示的半導體 件的製造工藝的一系列剖面圖。 【主要元件符號說明】 100 剖面圖 襯底 場氧化層 栅氧化層 多晶發層 多晶秒拇極 多晶石夕電阻元件 接觸點頭 隔離層 漏區域 源區域 TiSi2導電層 介電層 ESD保護層 頂導電層 105 > 205 110 、 210 115 、 215 120-C、220 120-G 120-R 125 > 225 130-C、130-G、130-R 140-D 140-S 145 150-C 150-ESD 160 1345269

170 180 、 280 220-C 220-G 220-R 230-C、230-G、230-R 240-D ' 240-S 245 250-C 250-R 255 260 270 ILDO 層 鎢接點 電容器多晶矽節段 電晶體桃極 電阻器多晶矽節段 隔離 源漏區域 TiSi 層 電容器絕緣節段 電阻器節段 金屬-絕緣物-多晶矽（MIP) 掩模

Ti / ΉΝ 層 第一層間介電層（ILD0)

17

Claims (1)

1. •、申請專利範園： h命?二導，Z件，其特徵在於’該半導體器件包括： 器和電阻器’其中電容器包括用作底導電 ㈣層，作為介電層的魏物阻擋 ^導;二該Γ物阻擒（SAB)層由作為頂導電層 賴詩的相介電相叫溝槽中填 純導電層與雜數騎點之其中之 2':申=利範圍第1項所述的半導體器件，其特徵在 ::二二進一步差分摻雜以形成㈣^ 3 下马回溥層rho電阻器的所述電阻器。 申::利範圍第1項所述的半導;器件，其特徵在 4 t战__子進—步摻雜 所迷半導體器件的所述電晶體的柵極。 成 =利範圍第1項所述的半導體器件，其特徵在 =電晶體進-步包括柵多轉，以及所述電阻哭進一 二包括經娜的多糾電阻器，其中所述柵多晶ς ^摻_多砂餘雜用作所述 的所獅雜的多晶卿一次多晶J積= 修正日期士”月則 成，並且基本上設置在所述半導體器件中相 二一‘ 準上。 夏水 =申^專利範圍第1項所述的半導體器件，其特镟在 所述電容器和電阻器設置在場氧化層上。 如申請專利範圍第1項所述的半導體器件，复 於，其中： /、、设在 所述電晶體進一步包括形成在連接到所述電晶體的廣區 域或漏區域的擴散電阻層頂部的靜電放電（ESD 了、品 層；以及 保護 一 TiSi層進一步電連接到填充在通過覆蓋所述半導體哭 件的層間介電層開口的溝槽中的鎢接點。 益 如申請專利範圍第1項所述的半導體器件，其特镟在 於，其中： 所述電容器的所述經摻雜的多晶矽層包括用作底導電層 的N+摻雜的多晶矽層。 电曰 如申請專利範圍第1項所述的半導體器件，其特徵在 於，其中： 所述電容魏-步包括包ϋ和絕緣用作底導電層的所述 經摻雜的多晶矽層的隔離層。 如申請專利範圍第1項所述的半導體器件，其特徵在 於，其中： 所述電容器的所述頂導電層進一步包括用作頂導電層的 Ti/TiN層’並且所述Ti/TiN層被電連接到填充在通過 導體器件的層間介電(請 10. η:利範圍第7項所述的半導體器件，其特徵在 器的底導電層的所述經摻雜的多晶”包 11轉細辭雜糾_間介電Μ ::::r接點接一導電層覆蓋的:;： 申=利範圍第1項所述的半導體器件，其特微在 的電阻多晶妙節段構成的高電 的兩端包括由晶Γ元件的兩端在多砂節段 及 ，雜的郎段構成的接觸點頭節段；以 戶斤述接觸點頭節段進— 器件的相介電外σ=真充在通频蓋所述半導體 过如申讀專利的溝槽尹的鷄接點接觸。 於，射：乾圍第J項所述的半導體器件，其特徵在 所—_ 在半導體^徵在於，該方法包括·· 形成電晶體的柵極， 的圖形並戦_·Γ㈣底轉料及如器節段 20 13 1345269 1345269 2%1 祐 修正日期： 通電容器的所述底導電層的頂部_作·^: h包層魏緣層並形成其_形成所述電容哭 殿積作為導電層的Ti/TiN層，形成其圖形並^火卿 成所述電容騎頂導電層，從㈣成作騎層多日曰料 屬'絕緣物_多晶矽（MIP)結構的所述命容 H·二請專利範圍第13項所述的方法屯其特^在於，其 中· 所賴積崎層並形成其_的_包括在所述電容哭 的=底導電層_部_作為電容器介電層的石夕化二 阻擋（SAB)層並形成其圖形的步驟。 ^申請專利範圍第13項所述的方法，其特徵在於，其 層並職其_时驟包括麵述電容哭 ==的細積作為電容器介電層的高“ 化CHTO)層挪成其卿的步螺。 16.=申請專利範圍第13項所述的方法，其特徵在於，其 層並形成其圖形的步驟包括在所述電容器 的所:¾:底導電層的頂棘積作 •氮化矽和氧化義_ 4的氧切 汽如^ 形成其圖形的步驟。 中：月補弟13項所述的方法’其特徵在於，其 的所述底導包括在所述電容器 屬的頂縣知作為電容器介電層的氧化氮 21 化矽並形成其圖形的步驟。 8·如申請專利範圍第13項所述的方法，其特徵在於，該方 法進一步包括： 人 ^用％局魏化（LOCOS)工藝則彡成場氧化，該場氧 匕用於在其上澱積所述多晶矽層並將所述多晶矽層形成 所迷屯各器底導電層和所述電阻器節段的圖形。 =申叫專利翻第利所述財法，其特徵在於，該方 '去進一步包括： 高所軸的電阻，然後 2°. 圍第19項所述的方法’其特徵在於，該方 =用源/漏掩模進行源漏注人’然後施加高溫啟動源漏區 ^申叫專利把圍第20項所述的方法’其特徵在於，其 ::=5:步驟進-步包括摻雜所述電晶體柵 步i為该錢觸區域的所述電阻器節段的-部分的 22.=請專利範圍第13項所述的方法，其特徵在於，其 所述職作為電容器介f 聲進一步包括题積錢物阻圖形的步 層形成所術料撕’物該⑽

   修正曰期：20¾¾月2,i£ 尸日· ： . +大 23·如申請專利範㈣22項所述的方法，其特徵在^:」 中： ' ’、 所述魏積所述SAB層並形成其圖形的步驟進—步包括 將所述SAB層形成ESD節段的圖形的步騾。 24.如申請專利範圍第22項所述的方法，其特徵在於，立 中： 、’、

   尸㈣凝積所述SAB輕形成其卿的步騎—步包括 將所述SAB層形成覆蓋所述電阻器節段的絕緣層的圖 形的步騾。 乂如申請專利範圍第13項所述的方法，其特徵 中： 所述趨積所述TW彻層，形成其圖形並退火的步驟進 一步包括形成所述電阻H節段_接_域和由所述多 晶石夕層形朗所述電容純極板簡齡域的步帮。

   览如申請專利範圍第25項所述的方法，其舰 中： ，、 所述歸所述Ti/TiN層，形成其圖形並退火的步驟進 一步包括去除未反應的.Ti / TiN用以形成所述電容器的 所述SAB層上方的職面_伽 矽MIP結構的步騾。 ^Θ^Β3 27·如申請專·_ 25項所述的方法，其舰在於，該方 法進一步包括： 過程形成作為所述麟區__ 包合斋頂表面和所述電阻器節段的所述接觸點 23 1345269 修正曰期:2哗~i^：r日;£ ^充 頭的TiSi2層 见如申請專利範圍第2?項所述的方法，其特 該方 法進一步包括： 形成覆蓋所述半導體器件的第一層間介電層（ι〇^和 在由所述搬構成騎述魏_卿打開接觸開口。 29.如申請專利範圍第28項所述的方法，其特徵在於， 法進一步包括： 〆 以用於接觸由所述TiSi2形成的所__ 點填充所述接觸開口。 ，、接觸接 24