TWI344273B - Frequency synthesizer - Google Patents

Frequency synthesizer Download PDF

Info

Publication number
TWI344273B
TWI344273B TW097108152A TW97108152A TWI344273B TW I344273 B TWI344273 B TW I344273B TW 097108152 A TW097108152 A TW 097108152A TW 97108152 A TW97108152 A TW 97108152A TW I344273 B TWI344273 B TW I344273B
Authority
TW
Taiwan
Prior art keywords
pair
coupled
frequency
mos transistors
distributed
Prior art date
Application number
TW097108152A
Other languages
English (en)
Other versions
TW200843356A (en
Inventor
Shen Iuan Liu
Chih Hung Lee
Original Assignee
Mediatek Inc
Univ Nat Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc, Univ Nat Taiwan filed Critical Mediatek Inc
Publication of TW200843356A publication Critical patent/TW200843356A/zh
Application granted granted Critical
Publication of TWI344273B publication Critical patent/TWI344273B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356034—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration
    • H03K3/356043—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

1344273 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種頻率合成器（frequency SyntheSlzer)，特別係關於具有諧波鎖相以及鎖頻 (harmonic locked PhaSe/frequency)偵測器的頻率合成器。 【先前技術】
電子系統中的頻率合成器係用於從單一固定時間基 準（fixed timebase)或振盪器中產生任何範圍的頻率。很多 現代的電子裝置，包括：無線電接收機，行動電話，手 提式步話機（walkie-tallaes)，無線電收發機（CB radi〇)， 衛星接收機，全球定位系統等，都具有頻率合成器。因 為57-64千兆赫茲(GHz)的毫米波段被通告可用於通常的 非授權的使用，頻率合成器可以對用於短距離室内通訊 的千兆 料率（giga-data-rate)無線傳輸起促進作用。對於 數千兆位元組每秒(Gb/s) @無線收發器而言，超高速頻 率合成器起到了非常重要的作用。 基於頻率合成器的鎖相迴路是設計者常用的一種結 構。鎖相迴路比較兩個訊號的頻率，並且產生誤差訊號 signal)，誤差訊號與輸入頻率之間的差值成比1 例。誤差訊號用於驅動壓控振堡器，（v〇ltage conned _Ua㈣’壓控振盪器產生輸出鮮。輸出頻率通過分 系統的輸入端’產生-負回授迴路。如果輸 員率偏和’則誤差訊號會增加，.驅動相反方向的頻率 〇758K-A33054TWF;MTKI-〇7-〇78 5 1344273 以減少誤差。因 輸入被稱為參考 振盪器。 此輸出被鎖定在其他輸入的頻率上。此 ’具有非常穩定的頻率，且來自於晶體 同k眾所周知’由於較薄的問極氧化物厚度以及 較短的通道長度，現代增強型互補金氧半導體 (P】ementary meta! oxide semiconductor ’ CMOS)技術 1::動f f會叉到閘極漏電流以及通道長度調變效應 ❿、f曰，^ έ導致在超高頻壓控振盪器設計中的某些負 面效應。百先，為了獲得用於壓控振盪器的寬調節範圍， :常會使用較大的可變電容。然而，寄生電容限制了振 〉頻率。並且會導致閘極漏電流降低相雜訊性能。其次， =為具有短通道長度的交又_接裝置可以提供有限的輸 出電阻’來自電感電容槽（LC tank，以下簡稱為Lc槽） •的等效°σ質®素降低。這也會導致相雜訊性能的降低， •甚至會導致壓控振盪器故障。 i 【發明内容】 為解決以上技術問題，本發明提供了一種頻率合成 本發明提供了-種頻率合成器，包含：諧波鎖相以 及鎖，偵測器’用於接收參考訊號以及分割訊號；低通 濾波器，耦接於諧波鎖相以及鎖頻偵測器；壓控振盪器， 純於低㈣波ϋ並提供輸出訊號；以及分頻器，輕接 於壓控振盪器以及諧波鎖相以及鎖頻偵測器之間，用於 〇758K-A33054TWF;MTKI-07-078 6 1^44273 將輸出訊號分頻；其巾，分割訊號的頻率為參考訊號的 一諧波頻率。 、纟發明另提供了一種頻率合成器，包含：諧波鎖相 以及鎖頻偵測器，用於接收參考訊號以及分割訊號；低 f渡波器’ #接於譜波鎖相以及鎖頻彳貞測器；壓控振盤 °°°輕接於低通;慮波器，並提供輸出訊號；以及分頻器， 轉接於壓控振盘器以及諧波鎖相以及鎖頻偵測器之間， 鲁用於將輸出訊號分頻。其中，壓控振I器包含：一對金 乳半電晶體’其中，此對金氧半電晶體中的每一個金氧 半電晶體具有耦接於地的源極，以及交叉耦接於此對金 氧半電晶體中另一金氧半電晶體之汲極的閘極；以及分 布式電感電容槽，耦接於此對金氧半電晶體的汲極之 間，分布式電感電容槽包含：一對分布式電感，耦接於 '供應電壓以及此對金氧半電晶體的此對汲極之間；以及 • 一對分布式電容，耦接於此對分布式電感以及地之間。 藝本發明另提供了一種頻率合成器，包含：諧波鎖相 以及鎖頻偵測器’接收參考訊號以及分割訊號；低通濾 波器’搞接於諧波鎖相以及鎖頻偵測器；壓控振盪器， 耦接於低通濾波器，並提供輸出訊號；以及分頻器，耦 接於壓控振盛器以及諧波鎖相以及鎖頻偵測器之間，用 於將輸出訊號分頻。其中該分頻器包含：主鎖存器；以 及從鎖存器’從鎖存器包含複數資料輸入端’資料輸入 端的每一個耦接於主鎖存器之一對應的資料輸出端，以 及複數資料輸出端，交叉耦接於主鎖存器之複數對應的 0758K-A33054TWF;MTKI-〇7-〇78 7 1344273 端丄其中，主鎖存器以及從鎖 器’此對互補金氧半導體;相器 :以及： ，此電容輕接於-提升電晶體之問 =及—下拉電晶體之閘極之間，此對互補金氧半導體 -含另—電容’此另一電容耗接於另 …升电曰曰體之閘極以及另一下拉電晶體之閘極之間；
體體’第—軸1道金氧半導 曰曰脱 個L 3 .源極，耦接於下拉電晶體之汲 °閘極/接收輸出5凡號，以及汲極，經由串聯連接的 電阻以及電感耦接於供應電壓，第一對]^通道金氧半導體 電B曰體中之另一個包含：另一源極，耦接於該另一下拉 電晶體之汲極，另一閘極，接收該輸出訊號，以及另— 汲極，經由串聯連接的另一電阻以及另一電感耦接於— 供應電壓；第二對N通道金氧半導體電晶體，包含：_對 源極，耦接於另一下拉電晶體之一汲極，一對閘極交又 柄接於第一對N通道金氧半導體電晶體之對應的汲極，以 及’一對汲極，耦接於該等電阻以及該等電感之間的節 點。 本發明提供之基於頻率合成器的譜波鎖定 (harmonic -I〇eked)鎖相迴路（phase lock loop，以下簡稱為 PLL)。頻率合，成器增加了等效輸入頻率以及分頻比 (dividing ratio)。因此，頻率合成器允許低頻參考訊號， 抑制了參考突波（reference spur)，並減少了其穩定時間 (settling time)。 〇758K-A33054TWF,MTKI-07-078 8 1344273 【實施方式】 為讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂’下文特舉出較佳實施例’並配合所附圖式， 作詳細說明如下： 第1A圖係為依據本發明一實施例之頻率合成器之 方塊圖。頻率合成H 100包含：諧波鎖相以及鎖頻读測 器no，低通濾波器120,壓控振盪器13〇，以及分頻器 140。諧波鎖相以及鎖頻偵測器11〇接收參考訊號匕^以 及分割訊號（divided signal)fdiv。低通濾波器i2〇耦接於諧 波鎖相以及鎖頻偵測器110。壓控振盪器13〇耦接於低通 濾波器120並提供輸出訊號f〇ut。分頻器14〇耦接於壓控 振盪器13 0以及諧波鎖相以及鎖頻偵測器1〗〇之間。分 割訊號fdlv的頻率係為參考訊號fref的諧波頻率。諧波鎖 相以及鎖頻偵測器110可以同時包括諧波鎖相偵測器 (harmonic locked phase detector，以下簡稱為 PD)以及諧 波鎖頻偵測器（harmonic locked frequency detector，以下 簡稱為FD)，亦可以僅包括PD. ’或僅包括fd。 第1B圖為第1A圖所示之頻率合成器100之細化方 塊圖。請參閱第1A圖’分割訊號fdiv以及參考訊號fref 分別表示第1B圖中所示回授時脈CKdiv以及參考時脈 CKref的頻率。在此實施例中’分割訊號fdiv的頻率為參 考訊號fref頻率的兩倍。請參閱第1B圖，PD以及FD被 用於減少突波以及減少穩定時間。壓控振盪器13〇具有 0758K-A33054TWF;MTKl-07-078 9 1344273 分布式LC槽且分頻器140具有電流複用衝擊載荷結構 (cuirent-rense Split-.i〇ad structure)，因此，可以完成高頻 操作。另外’ 128Π29雙係數預除器（duail〇(^-diVide-by-128/129 prescaler)150 位於分頻器 14〇 以及諧波 鎖相以及鎖頻偵測器110之間。在較佳實施例中，頻率 合成器100更包含緩衝器170,緩衝器17〇耦接於壓控振 盪|§ 130以及分頻器140之間，且緩衝器17〇耦接於壓
控振盪為13 0之輸出以及頻率合成器1 〇〇之輸出之間。 第2圖為第1A圖所示之諧波鎖相以及鎖頻偵測器 no的方塊圖。諧波鎖相以及鎖頻偵測器11〇包含D觸 發器210，互斥或閘220，提升電流源23〇，以及下拉電 流源240。D觸發器210的資料輪入端D接收參考訊號 fref ，D觸發器210的時脈輸入端接收分割訊號。互 斥或閘U0接收參考訊號fref以及D觸發器21〇之反向輸 出訊號㊂。互斥或閘220的輸出訊號控制提升電流源 230，以及分割訊號fdiv控制下拉電流源24〇。其尹，分 割讯號fdiv以及參考訊號fref分別表示第2圖中所示回授 時脈CKdiv以及參考時脈CKref的頻率。 第3A圖以及第3B圖分別為第iB圖所示之壓控振 盪為130之一貫施例之電路圖。壓控振盪器3〇〇包含一
對金氧半電晶體（MOS transistors)Tl/T2以及分布式LC 槽310，其中，分布式Lc槽31〇耦接於金氧半電晶體 T1/T2的汲極D。金氧半電晶體T1/T2更包含耦接於地 GND的源極s以及父叉耦接於汲極D的閘極G。分布式 0758K-A33O54TWF;MTKI-O7-O78 10 1344273 乙匚槽310包含一對分布式電感L/L，以及一對分布式電容 C/C’，其中，分布式電感L/L，耦接於供應電壓Vdd以及 金氡半電晶體T1/T2的汲極D之間，分布式電容c/c,轉 接於分布式電感L/L，以及地GND之間。具體而言，每個 刀布，，感L/L皆可被平均地被分為兩個串聯連接的子 電感2/2，且每個分布式，^ c/c，皆可被平均地被分為 ”連接⑨對，，子電感告洽以及地咖之間的子電容
2/2。.子電感2/了之間的節點〇/〇,提供了頻率合成器 _的輸^訊號voutl/vout2。請參閱第3Β圖，電感 及U珥交又耦接的金氧半電晶體T1/T2的寄生電容共 振。因此，振盪頻率得到增強。四個子 ^ 7 以及L,的佈局如第3C圖所示。料，如第3Α_示，3 電阻跨接於子電感*/f。因此，壓控振盛器3。。 ί輸;!=增加，且相雜訊因此被抑制。為了降低漏電 :寬工Γ可變電容來代替大的可變電容。為了獲 付見5周即乾圍，使用了如第3Β圖所示的由三個 的金屬電容器。當壓控振盈器300驅動分頻哭：4〇:使 用观的負載時’會用到兩個獨 、:第； 所示的緩衝器―及.緩衝叫另v，=: 之間的節點，於;電== 源極以及沒極相連以接收控制電麼V价】， 0758K-A33054TWF；MTKI-〇7-〇78 11 1344273 因此制電屋V如可以控制壓控振盈器300。 第4A圖為第1B圖所示之分頻器14〇之— 方塊圖。分頻哭句合Φ1λ j之 禮存益41G以及從鎖存器420。從 子f 的資料g入端D/5耦接於主鎖存器41〇的料 應的貧料輸出端Q/5，且從鎖存 ^ '二 六 只廿益*ζυ的貝枓輸出端Q/ρ 又又耦接於主鎖存器41〇的對應的資料輸入端_。八 ^產生輸出訊號V，i以及V。"以進行後續處理： ，、，主鎖存器410以及從鎖存器肖可 用鎖存器。 々电机後 帝為了容忍壓控振盪器過程的影響以及溫度的變化， 需要具有寬操作範圍的分頻器。第4Β圖為第4Α圖所示 的分頻器中的電流複用鎖存器的一實施例之電路圖。在 傳、·充的黾机型邏輯（current_m〇de 1〇以〇鎖存器中，具有 較大寬度或較大直流偏移電流的輸入時脈電晶體需要操 作於非常高的頻率上。在此實施例中，基於電流複用技 術乜加了提升電晶體、M6以增加輸入時脈電晶體的 總跨導。另外，減少了電晶體Μ】，Μ2，Μ;以及M4的偏 移電流以增強轉換速度。與傳統的分路升高技術相比， 衝擊載荷技術可以擴大操作頻率的範圍。為了實現靜態 的除2分頻器（static divide_by_2 divider)，需要用到主韻 存器以及從鎖存器。請參閱第4B圖，如第4A圖所示的 主鎖存器410以及從鎖存器420分別包含一對互補金氧 半 V 體（complementary metal oxide semiconductor，以下 簡稱為CMOS)反相器INV/INV，，第一對N通道金氧半 〇758K-A33054TWF;MTKI-07-078 12 1344273 反或閘以及D觸發器。閘延遲因此而降低，同時操作速 度得到了提升。需要注意的是，預除器使用了無被動電 感的電流模式邏輯（Current Mode Logic，以下簡稱為CML) 電路。 ,第6A圖，第6B圖以及第6C圖分別為訊號端諧波 鎖相偵測器的時序圖。在此實施例中，第1B圖中所示的 諧波鎖相偵測器實際上由差動CML電路實現。如第1B 圖所示’回杈時脈CKdiv來自異步32分頻電路的倒數第 二個D觸發器。回授時脈π·的頻率為參考時脈aw 頻率的兩倍（也就是，，回授時脈CK^被看作是 下降訊號“DN”。上升訊號“UP”產生於第2圖所示的互斥 或閘220以及D觸發器21〇。第6八圖，第6B圖以及第 6C圖分別為諧波鎖相偵測器於早期，晚期以及鎖定狀態 的時序圖。例如’帛6A圖，第6B圖以及第6c圖所= 的上升以及了降訊號的等效頻率為鎖定狀態下參考時脈 的：率的兩倍。由於傳統的頻率偵測器亦能於諧波頻率 ，定’因此’在此實施例中使用了 —種傳統的頻率偵測 器。藉由諧波鎖相以及鎖頻偵測器，由於具有更高的等 效輸入頻率，可以獲得低參考突波以及快的穩定時間。 電壓至電流轉換器（VGltage_t。铺贈c。靖伽，簡稱 可將相位及頻率誤差轉換為電壓，以經由晶片上的 濾'波器控制壓控振盈器。 本發明提供了 一種基於頻率合成器的諧波 虹。頻率合成器增加了等效輸人頻率以及分頻比。因 〇758K-A33〇54TWF;MTKI-07-078 1344273 抑制了參考突波， 此，頻率合成器允許低頻參考訊號 並減少了其穩定時間。 =电明已以較佳實施例揭露如上，然其並非用 二Γ月，任何熟習此技藝者，在不脫離本發明之 和神和範圍内’當可作各種之更動與濁飾，因此本發明 之保護範圍當視後附之申請專利範圍所界定者為準。
【圖式簡單說明】 第1A圖係為依據本發明一 之方塊圖。 實施例之頻率合成器 100 第1B圖為第1A圖所示^頻率合成器1〇〇之細化方 塊圖。 第2圖為第1 a圖所示之譜波鎖相以及鎖頻偵測器 Π 〇的方塊圖。 第3A圖以及第3B圖分別為第1B圖中所示之壓控 振盛器13 0之一實施例之電路圖。 第3C圖為第1B圖中所示之壓控振盪器13〇之一實 施例之四個子電感L】、L2、L3以及l4的佈局圖。 第4A圖為第1B圖所示之分頻器14〇之一實施例之 方塊圖。 第4B圖為第4A圖所示的分頻器中的電流複用鎖存 器的一實施例之電路圖。 第5A圖以及第5B圖分別為同步4/5分頻電路的一 實施例之方塊圖。 〇758K-A33054TWF;MTKI-〇7-078 15 1344273 第6A圖，第6B圖以及第6c圖分 【主要元件符號說明】 100- V頻率合成器； 110- ^谐波鎖相以及鎖頻偵測器 ， 120- v低通濾波器； 1 3 〇〜 壓控振盪器； 140、 -分頻器； 150、 M28/129雙係數預除器； 160、 ^緩衝器； 17〇〜 緩衝器； 210、 觸發器； / 220〜 互斥或閘； 230、 提升電流源； 240〜 下拉電流源； 300- 。壓控振盪器； 31〇〜 分布式LC槽。 0758K-A33054TWF;MTKI-07-078

Claims (1)

1344273 ' 第97108152號之申請專利範圍修正本 100年4月21日修正替換頁 十、申請專利範圍： 1. 一種頻率合成器，包含： 一諧波鎖相以及鎖頻偵測器，用於接收一參考訊號 以及一分割訊號； 一低通濾波器，耦接於該諧波鎖相以及鎖頻偵測器； 一壓控振盪器，耦接於該低通濾波器並提供一輸出 訊號；以及 一分頻器，耦接於該壓控振盪器以及該諧波鎖相以 、 及鎖頻偵測器之間，用於將該輸出訊號分頻； 其中，該分割訊號的頻率為該參考訊號的一諧波頻 率； 其中，該壓控振盪器包含： 一對金氧半電晶體，其中，該對金氧半電晶體中的 每一個金氧半電晶體具有竊接於地的一源極，以及交叉 躺接於該對金氧半電晶體中另'一金氧半電晶體之一及極 的一閘極；以及 , 一分布式電感電容槽，耦接於該對金氧半電晶體的 該對汲極之間，該分布式電感電容槽包含： 一對分布式電感，耦接於一供應電壓以及該對金氧 半電晶體的該對汲極之間；以及 一對分布式電容，耦接於該對分布式電感以及地之 間。 2, 如申請專利範圍第1項所述之頻率合成器，其中， 該諧波鎖相以及鎖頻偵測器包含： 0758K-A33054TWF1(20110308) 11 100年4月21日修正替換頁. 第971〇8152號之申請專利範圍修正本 觸發器，於一資料輸入端接收該參考訊號，並 ；枯脈輸入端接收該分割訊號； 互斥或閘，接收該參考訊號以及該D觸發器之一 反向輸出訊號； 一提升電流源；以及 —·下拉電流源；其中，該提升電流源由該互斥或閘 ^輸出訊號控制，以及該下拉電流源由該分割訊號控 一 3:申請專利範圍約項所述之頻率合成器，更包含 祕於該分頻^以及該鎖相以及鎖㈣ 4.—種頻率合成器，包含： 鎖，以及鎖頻_器，詩接收—參考訊號 以及一分割訊號； =通濾波H，㈣接於該較勒w錢偵測器； 出訊;ST器，域於純賴Μ，賴供一輸 -分頻器’純於控振1|§ 及鎖頻制器之間，用於將該輸出訊號分頻鎖相 其中，該壓控振盪器包含： 對金乳半電晶體’其中，該堂 每-個金氧半電晶體呈有減㈣ 乳+電晶體中的 耻，、有耦接於地的— 轉接於該對金氧半電晶體"一金 ：及:】 的一閘極；以及 电日日租之一汲極 0758K-A33054TWF1 (20110308) 18 1344273 第97108152號之申請專利範圍修正本 100年4月21日修正替換頁 一分布式電感電容槽，耦接於該對金氧半電晶體的 該對汲極之間，該分布式電感電容槽包含： 一對分布式電感，耦接於一供應電壓以及該對金氧 半電晶體的該對 >及極之間，以及 一對分布式電容，耦接於該對分布式電感以及地之 間。 5. 如申請專利範圍第4項所述之頻率合成器，其中， 該對分布式電感中的每一個被平均地分為兩個串聯連接 '' 的子電感，以及該對分布式電容中的每一個被平均地分 為兩個子電容，該兩個子電容連接於一對應的子電感以 及地之間，其中，該兩個子電感之間的一節點提供該頻 率合成器之一輸出訊號。 6. 如申請專利範圍第5項所述之頻率合成器，其中， 該壓控振盪器更包含複數電阻，該等電阻中的每一個跨 接於該兩個子電感。 7. 如申請專利範圍第5項所述之頻率合成器，其中， ; 該壓控振盪器更包含：一對可變電容，該對可變電容中 的每一個包含：一閘極，一源極以及一；及極，其中該閘 極耦接於該兩個子電感之間的一對應的節點，以及該源 極及該汲極相連，接收一控制電壓，該控制電壓可控制 該壓控振盪器。 8. —種頻率合成器，包含： 一諧波鎖相以及鎖頻偵測器，接收一參考訊號以及 一分割訊號； 0758K-A33054TWF1(20110308) 19 第97108152號之申請專利範圍修正本 100年4月21日修正替換頁 一低通濾波器，耦接於該諧波鎖相以及鎖頻偵測器； 一壓控振盪器，耦接於該低通濾波器，並提供一輸 出訊號；以及 一分頻器，耦接於該壓控振盪器以及該諧波鎖相以 及鎖頻偵測器之間，用於將該輸出訊號分頻； 其中該分頻器包含： 一主鎖存器；以及 一從鎖存器，包含複數資料輸入端，該等資料輸入 端的每一個耦接於該主鎖存器之一對應的資料輸出端， 以及複數資料輸出端，交叉耦接於該主鎖存器之複數對 應的育料輸入端， 其中，該主鎖存器以及該從鎖存器各包含： 一對互補金氧半導體反相器，該對互補金氧半導體 反相器中之一個包含一電容，該電容耦接於一提升電晶 體之閘極以及一下拉電晶體之閘極之間，該對互補金氧 半導體反相器中之另一個包含另一電容，該另一電容耦 接於另一提升電晶體之閘極以及另一下拉電晶體之閘極 之間； 一第一對N通道金氧半導體電晶體，該第一對N通道 金氧半導體電晶體中之一個包含：一源極，耦接於該下 拉電晶體之汲極，一閘極，接收該輸出訊號，以及一汲 極，經由串聯連接的一電阻以及一電感耦接於一供應電 壓，該第一對N通道金氧半導體電晶體中之另一個包含： 另一源極，耦接於該另一下拉電晶體之汲極，另一閘極， 0758K-A33054TWF1 (20110308) 20 第97] 08 ] 52號之申請專利範圍修正本 100年4月2]日修正替換頁 接收該輸出訊號，以及另一汲極，經由串聯連接的另一 電阻以及另一電感耦接於一供應電壓； 一第二對N通道金氧半導體電晶體，包含：一對源 極，耦接於該另一下拉電晶體之汲極，一對閘極交叉耦 接於該第一對N通道金氧半導體電晶體之該對應的汲 極，以及，一對汲極，耦接於該等電阻以及該等電感之 間的節點； 其中，該壓控振盪器包含： 一對金氧半電晶體，其中，該對金氧半電晶體中的 每一個金氧半電晶體具有耦接於地的一源極，以及交叉 耦接於該對金氧半電晶體中另一金氧半電晶體之一汲極 的一閘極；以及 一分布式電感電容槽，耦接於該對金氧半電晶體的 該對汲極之間，該分布式電感電容槽包含： 一對分布式電感，耦接於一供應電壓以及該對金氧 半電晶體的該對 >及極之間，以及 一對分布式電容，耦接於該對分布式電感以及地之 間。 9.如申請專利範圍第8項所述之頻率合成器，其中， 該對互補金氧半導體反相器之提升電晶體為P通道金氧 半導體電晶體。 0758K-A33054TWF1(20110308) 21 1344273 100年4月21日修正替換頁 第97]08]52號之圖式修正頁
1344273 __一 第97108152號之圖式修正頁 100年4月21日修正替換頁
TW097108152A 2007-04-26 2008-03-07 Frequency synthesizer TWI344273B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US91405007P 2007-04-26 2007-04-26
US11/952,423 US7605667B2 (en) 2007-04-26 2007-12-07 Frequency synthesizer with a harmonic locked phase/frequency detector

Publications (2)

Publication Number Publication Date
TW200843356A TW200843356A (en) 2008-11-01
TWI344273B true TWI344273B (en) 2011-06-21

Family

ID=39886234

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097108152A TWI344273B (en) 2007-04-26 2008-03-07 Frequency synthesizer

Country Status (3)

Country Link
US (3) US7605667B2 (zh)
CN (1) CN101295982B (zh)
TW (1) TWI344273B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605667B2 (en) * 2007-04-26 2009-10-20 Mediatek Inc. Frequency synthesizer with a harmonic locked phase/frequency detector
JP2009296375A (ja) * 2008-06-05 2009-12-17 Toshiba Corp デジタル制御発振器及びこれを用いた位相同期回路
US7961057B2 (en) * 2008-08-28 2011-06-14 Mediatek Singapore Pte Ltd Voltage controlled oscillator
US7808266B2 (en) * 2008-12-31 2010-10-05 Texas Instruments Incorporated Method and apparatus for evaluating the effects of stress on an RF oscillator
TWI384761B (zh) * 2009-02-20 2013-02-01 Sunplus Technology Co Ltd Low jitter, wide operating frequency band and frequency synthesis system suitable for low voltage operation
CN102055543B (zh) * 2009-11-05 2013-03-27 博通集成电路（上海）有限公司 解调广播接收机
TWI473419B (zh) * 2010-01-19 2015-02-11 Ind Tech Res Inst 倍頻器
CN102447467B (zh) * 2010-10-12 2014-02-26 上海华虹宏力半导体制造有限公司 可下拉电流io电路
US8928417B2 (en) * 2012-05-07 2015-01-06 Asahi Kasei Microdevices Corporation High-linearity phase frequency detector
US9692429B1 (en) 2012-11-15 2017-06-27 Gsi Technology, Inc. Systems and methods involving fast-acquisition lock features associated with phase locked loop circuitry
US9100167B2 (en) * 2012-11-30 2015-08-04 Broadcom Corporation Multilane SERDES clock and data skew alignment for multi-standard support
CN103023484A (zh) * 2012-12-03 2013-04-03 无锡海威半导体科技有限公司 超低功耗键扫式状态选择电路
JP5966986B2 (ja) * 2013-03-21 2016-08-10 富士通株式会社 Ｐｌｌ回路及びｐｌｌ回路における位相比較方法
CN103762978B (zh) * 2014-01-20 2017-02-08 东南大学 基于谐波混频的无分频器宽带低相噪频率合成器
US9438253B2 (en) * 2014-06-03 2016-09-06 Texas Instruments Incorporated High speed current mode latch
JP6350120B2 (ja) * 2014-08-27 2018-07-04 富士通株式会社 Ｐｌｌ回路、ｐｌｌ回路の制御方法、及び電子機器
US9473120B1 (en) 2015-05-18 2016-10-18 Qualcomm Incorporated High-speed AC-coupled inverter-based buffer with replica biasing
CN107306133B (zh) * 2016-04-18 2021-01-26 中芯国际集成电路制造(上海)有限公司 一种分频器及频率合成器
US10943648B1 (en) 2016-12-06 2021-03-09 Gsi Technology, Inc. Ultra low VDD memory cell with ratioless write port
US10854284B1 (en) 2016-12-06 2020-12-01 Gsi Technology, Inc. Computational memory cell and processing array device with ratioless write port
US10860320B1 (en) 2016-12-06 2020-12-08 Gsi Technology, Inc. Orthogonal data transposition system and method during data transfers to/from a processing array
US10847212B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers
US11227653B1 (en) 2016-12-06 2022-01-18 Gsi Technology, Inc. Storage array circuits and methods for computational memory cells
US10770133B1 (en) 2016-12-06 2020-09-08 Gsi Technology, Inc. Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits
US10777262B1 (en) 2016-12-06 2020-09-15 Gsi Technology, Inc. Read data processing circuits and methods associated memory cells
US10891076B1 (en) 2016-12-06 2021-01-12 Gsi Technology, Inc. Results processing circuits and methods associated with computational memory cells
US10998040B2 (en) 2016-12-06 2021-05-04 Gsi Technology, Inc. Computational memory cell and processing array device using the memory cells for XOR and XNOR computations
US10521229B2 (en) 2016-12-06 2019-12-31 Gsi Technology, Inc. Computational memory cell and processing array device using memory cells
US10847213B1 (en) 2016-12-06 2020-11-24 Gsi Technology, Inc. Write data processing circuits and methods associated with computational memory cells
US11023631B2 (en) * 2017-09-25 2021-06-01 Rezonent Corporation Reduced-power dynamic data circuits with wide-band energy recovery
US10236895B1 (en) * 2017-12-19 2019-03-19 Analog Bits Inc. Method and circuits for fine-controlled phase/frequency offsets in phase-locked loops
US10958272B2 (en) 2019-06-18 2021-03-23 Gsi Technology, Inc. Computational memory cell and processing array device using complementary exclusive or memory cells
US10877731B1 (en) 2019-06-18 2020-12-29 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
US10930341B1 (en) 2019-06-18 2021-02-23 Gsi Technology, Inc. Processing array device that performs one cycle full adder operation and bit line read/write logic features
CN110868207B (zh) * 2019-10-30 2023-04-28 西安邮电大学 一种延时锁相环及其鉴相器电路
US11362623B2 (en) * 2019-12-03 2022-06-14 Samsung Electronics Co., Ltd. Voltage-controlled oscillator
CN111629463B (zh) * 2020-06-12 2022-06-17 深圳昂瑞微电子技术有限公司 一种振荡电路
CN112953518B (zh) * 2021-03-30 2024-05-14 南京中科微电子有限公司 一种用于超外差两级下变频接收机中的锁相环结构
CN113224492B (zh) * 2021-04-19 2021-12-28 中国电子科技集团公司第二十九研究所 一种基于互感耦合的超宽带功分器芯片
CN113193867B (zh) * 2021-04-22 2022-09-16 香港中文大学（深圳） 一种兼容c波段和毫米波频段的本振锁相频率综合器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3866137A (en) * 1973-09-14 1975-02-11 Motorola Inc Phase locked frequency divider circuitry
EP0054322B1 (en) * 1980-12-12 1985-07-03 Philips Electronics Uk Limited Phase sensitive detector
US5015971A (en) * 1989-12-22 1991-05-14 Hughes Aircraft Company Frequency agile microwave signal generator
US5055800A (en) * 1990-04-30 1991-10-08 Motorola, Inc. Fractional n/m synthesis
US5053722A (en) * 1990-12-20 1991-10-01 Hughes Aircraft Company Fault-tolerant, wideband radar microwave signal generator
US5920235A (en) * 1997-06-25 1999-07-06 Northern Telecom Limited Voltage controlled oscillator integrated circuit
EP0903860A1 (en) * 1997-09-17 1999-03-24 Matsushita Electric Industrial Co., Ltd. PLL frequency synthesizer
US6553089B2 (en) 2001-03-20 2003-04-22 Gct Semiconductor, Inc. Fractional-N frequency synthesizer with fractional compensation method
TWI264876B (en) 2001-03-21 2006-10-21 Mediatek Inc PLL frequency synthesizer
DE10162263A1 (de) * 2001-12-18 2003-07-10 Infineon Technologies Ag Induktives Bauteil
JP4458754B2 (ja) * 2003-03-04 2010-04-28 株式会社ルネサステクノロジ Ｌ負荷差動回路
US6812802B1 (en) * 2003-04-22 2004-11-02 Freescale Semiconductor, Inc. Method and apparatus for controlling a voltage controlled oscillator
US20040251977A1 (en) * 2003-06-12 2004-12-16 Abdellatif Bellaouar Low-current, area-efficient and flicker noise free bias CMOS voltage control oscillator
US7075379B2 (en) * 2003-07-23 2006-07-11 Agency For Science, Technology And Research Low supply-sensitive and wide tuning-range CMOS LC-tank voltage-controlled oscillator monolithic integrated circuit
US7102454B2 (en) * 2004-08-04 2006-09-05 Via Technologies, Inc. Highly-linear signal-modulated voltage controlled oscillator
FI20055402A0 (fi) * 2005-07-11 2005-07-11 Nokia Corp Induktorilaite monikaistaista radiotaajuista toimintaa varten
US20070247237A1 (en) * 2006-03-31 2007-10-25 Broadcom Corporation Technique for reducing capacitance of a switched capacitor array
US7764127B2 (en) * 2006-11-30 2010-07-27 Qualcomm, Incorporated High resolution digitally controlled oscillator
US7605667B2 (en) * 2007-04-26 2009-10-20 Mediatek Inc. Frequency synthesizer with a harmonic locked phase/frequency detector

Also Published As

Publication number Publication date
TW200843356A (en) 2008-11-01
US20110210799A1 (en) 2011-09-01
US20080266002A1 (en) 2008-10-30
US20090322432A1 (en) 2009-12-31
US7965108B2 (en) 2011-06-21
CN101295982A (zh) 2008-10-29
CN101295982B (zh) 2011-03-16
US7605667B2 (en) 2009-10-20

Similar Documents

Publication Publication Date Title
TWI344273B (en) Frequency synthesizer
Tak et al. A 6.3-9-ghz cmos fast settling pll for mb-ofdm uwb applications
US20200177193A1 (en) Voltage controlled oscillator based on complementary current-injection field-effect transistor devices
Razavi Phase-locking in high-performance systems: from devices to architectures
Zhang et al. A fast switching PLL frequency synthesizer with an on-chip passive discrete-time loop filter in 0.25-μm CMOS
Ding et al. A 21-GHz 8-modulus prescaler and a 20-GHz phase-locked loop fabricated in 130-nm CMOS
TW200908563A (en) Phase lock loop, voltage controlled oscillator and phase-frequency detector
Mann et al. The design of a low-power low-noise phase lock loop
Luong et al. Low-voltage CMOS RF frequency synthesizers
Cho et al. A 1.2-V 37–38.5-GHz Eight-Phase Clock Generator in 0.13-$\mu $ m CMOS Technology
US6859109B1 (en) Double-data rate phase-locked-loop with phase aligners to reduce clock skew
Yang et al. 16.3 A− 246dB jitter-FoM 2.4 GHz calibration-free ring-oscillator PLL achieving 9% jitter variation over PVT
WO2014209717A2 (en) Dynamic divider having interlocking circuit
Peng et al. A 16-GHz Triple-Modulus Phase-Switching Prescaler and Its Application to a 15-GHz Frequency Synthesizer in 0.18-$\mu $ m CMOS
Tiwari et al. A review on design and analysis of low power PLL for digital applications
Khan et al. A low power frequency synthesizer for 60-GHz wireless personal area networks
Ayat et al. Design and simulation of a CMOS DLL-based frequency multiplier
Chiueh et al. Design and implementation of a low-voltage fast-switching mixed-signal-controlled frequency synthesizer
Terlemez Oscillation control in CMOS phase-locked loops
Obradović et al. A 250—800-MHz Multiplying DLL for Reference Frequency Generation with Improved Phase Noise
Ulusoy et al. A Low Spur 5.9-GHz CMOS Frequency Synthesizer with Loop Sampling Filter for C-V2X Applications
Plessas et al. A 60-GHz quadrature PLL in 90nm CMOS
Liu et al. A fractional-N counter-assisted DPLL with parallel sampling ILFD
Weng et al. Ka-band frequency synthesizer involving a varactorless LC-type voltage-controlled oscillator and phase rotation
Vaishali et al. Low Power Phase Locked Loop Design Techniques

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees