CN113224492B - 一种基于互感耦合的超宽带功分器芯片 - Google Patents

一种基于互感耦合的超宽带功分器芯片 Download PDF

Info

Publication number
CN113224492B
CN113224492B CN202110416427.XA CN202110416427A CN113224492B CN 113224492 B CN113224492 B CN 113224492B CN 202110416427 A CN202110416427 A CN 202110416427A CN 113224492 B CN113224492 B CN 113224492B
Authority
CN
China
Prior art keywords
mutual inductance
inductance coupling
coupling coil
stage
power divider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110416427.XA
Other languages
English (en)
Other versions
CN113224492A (zh
Inventor
韩思扬
卢子焱
张文锋
王海龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 29 Research Institute
Original Assignee
CETC 29 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 29 Research Institute filed Critical CETC 29 Research Institute
Priority to CN202110416427.XA priority Critical patent/CN113224492B/zh
Publication of CN113224492A publication Critical patent/CN113224492A/zh
Application granted granted Critical
Publication of CN113224492B publication Critical patent/CN113224492B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明提供一种基于互感耦合的超宽带功分器芯片，包括：由两个电感相互缠绕形成的第一级互感耦合线圈，连接所述第一级互感耦合线圈功分两路的第一级RC串联网络；由两个电感相互缠绕形成的第二级互感耦合线圈，连接所述第二级互感耦合线圈功分两路的第二级RC串联网络；所述第一级互感耦合线圈与第二级互感耦合线圈前后相连，并在连接点设置有第一级互感耦合线圈与第二级互感耦合线圈共享并接入到地的调谐电容。本发明能够极大的减小超宽带功分器芯片的尺寸，并实现超宽的工作频带。

Description

一种基于互感耦合的超宽带功分器芯片
技术领域
本发明涉及微波射频集成电路技术领域，具体而言，涉及一种基于互感耦合的超宽带功分器芯片。
背景技术
以芯片方式集成的功分器多为平面结构，因此通常采用以下两种方式实现。一种是采用微带线或者带状线设计的基于分布参数的功分器；另一种是以电感、电容设计的基于集总参数的功分器。基于分布参数的功分器具有插入损耗小的特点，因此可以通过增加级联级数实现大带宽，但是这种功分器芯片尺寸很大。基于集总参数的功分器则相反，布局布版比较紧凑，从而可以使芯片面积大大减小，但是其插入损耗较大。当进行窄带应用时，由于需要的级联级数比较少，集总参数功分器的插入损耗通常在可接受的范围内。但当进行宽带应用时，为了保证输入输出驻波比，隔离、带内平坦度等指标，级联级数需要根据带宽的增加而变多，此时基于集总参数的功分器插入损耗变得不可接受。
对于功分器芯片优劣的评价，会因为不同的侧重点而有所不同。在应用时往往需要综合考虑。当采用芯片实现时，特别需要考虑芯片的版图面积，因为芯片的量产成本会根据版图面积等比例下降。另外，如果将功分器作为一种IP应用于多功能芯片的集成时，其面积大小也会影响多功能芯片的集成度。因此本发明主要解决用基于集总参数的结构设计超宽带功分器芯片的问题。
首先，我们需要定义一个评价带宽宽窄的标准，业界通常以相对带宽系数B衡量功分器的相对带宽，其定义为：
Figure BDA0003026058280000021
其中，fh为功分器工作的高端截至频率，fl为功分器工作的低端截至频率。
在现有一分二功分器产品中，对于B<1.5的功分器芯片，采用集总参数设计时，能够获得比较小的芯片尺寸，同时可以将级数控制在2级而不太多恶化某一指标，因此在对插入损耗要求不是很苛刻的应用中被广泛。对于B>1.5的超宽带功分器，如仍然采用集总参数进行设计，为保证输入输出驻波比，隔离度等性能，就需要把级数增加到3级及以上，此时功分器插入损耗通常会超过1.2dB，在很多场合变得不可接受。
发明内容
本发明旨在提供一种基于互感耦合的超宽带功分器芯片，以解决上述现有一分二功分器产品存在的技术问题。
本发明提供的一种基于互感耦合的超宽带功分器芯片，包括：
由两个电感相互缠绕形成的第一级互感耦合线圈，连接所述第一级互感耦合线圈功分两路的第一级RC串联网络；
由两个电感相互缠绕形成的第二级互感耦合线圈，连接所述第二级互感耦合线圈功分两路的第二级RC串联网络；
所述第一级互感耦合线圈与第二级互感耦合线圈前后相连，并在连接点设置有第一级互感耦合线圈与第二级互感耦合线圈共享并接入到地的调谐电容。
进一步的，所述第一级互感耦合线圈和第二级互感耦合线圈分别用于将一个极点向各自频点两端分裂出两个极点，由此所述超宽带功分器芯片通过第一级互感耦合线圈和第二级互感耦合线圈实现将两个极点分裂出四个极点。
进一步的，所述超宽带功分器芯片的极点分裂过程采用公式描述如下：
将传统结构的功分器第一极点f1和第二极点f2由：
Figure BDA0003026058280000031
分裂为：
Figure BDA0003026058280000032
Figure BDA0003026058280000033
式中，L1为第一级互感耦合线圈中的电感，L2为第一级互感耦合线圈中的电感，C为第一级互感耦合线圈和第二级互感耦合线圈共享并接入到地的调谐电容，k1为第一级互感耦合线圈功分两路中两个电感L1之间的耦合系数，k2为第二级互感耦合线圈功分两路中两个电感L2之间的耦合系数，C1为传统结构功分器中输入端的到地电容。
进一步的，所述超宽带功分器芯片设计的设计方法为：先根据所述超宽带功分器芯片所需覆盖的工作带宽选择4个极点的位置，然后通过以下公式计算出第一级互感耦合线圈和第二级互感耦合线圈的耦合系数及电感的取值：
Figure BDA0003026058280000034
Figure BDA0003026058280000041
Figure BDA0003026058280000042
Figure BDA0003026058280000043
进一步的，所述耦合系数k1和k2取负值。
进一步的，所述基于互感耦合的超宽带功分器芯片，还包括衬底；所述第一级互感耦合线圈、第一级RC串联网络、第二级互感耦合线圈、第二级RC串联网络和调谐电容均设置在衬底上。
进一步的，所述衬底采用GaAs。
进一步的，所述第一级互感耦合线圈1和第二级互感耦合线圈2的线圈需要绕成N+0.5圈，N为正整数。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
本发明能够极大的减小超宽带功分器芯片的尺寸，并实现超宽的工作频带。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1是本发明实施例中超宽带功分器芯片的立体结构示意图；
图2是本发明实施例中超宽带功分器芯片的第一级互感耦合线圈示意图；
图3是本发明实施例中所述功分器所设计的第二级互感耦合线圈示意图；
图4是本发明实施例中超宽带功分器芯片的版图；
图5是本发明实施例中超宽带功分器芯片的S21、S31幅度曲线图；
图6是本发明实施例中超宽带功分器芯片的S21、S31相位曲线图；
图7是本发明实施例中超宽带功分器芯片的S11、S22、S33曲线图；
图8是本发明实施例中超宽带功分器芯片的S32曲线图。
图标：1-第一级互感耦合线圈，2-第二级互感耦合线圈，3-第一级RC串联网络中的电容，4-第二级RC串联网络中的电阻，5-两个互感耦合线圈共享并接入到地的调谐电容，6-第一级RC串联网络中的电阻，7-第二级RC串联网络中的电容，8-衬底，Port1为合路端口，Port2及Port3为功分端口。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例
如图1所示，本实施例提出一种基于互感耦合的超宽带功分器芯片，包括：
由两个电感相互缠绕形成的第一级互感耦合线圈，连接所述第一级互感耦合线圈功分两路的第一级RC串联网络；
由两个电感相互缠绕形成的第二级互感耦合线圈，连接所述第二级互感耦合线圈功分两路的第二级RC串联网络；
所述第一级互感耦合线圈与第二级互感耦合线圈前后相连，并在连接点设置有第一级互感耦合线圈与第二级互感耦合线圈共享并接入到地的调谐电容。
上述基于互感耦合的超宽带功分器芯片的结构中，所述第一级互感耦合线圈及第二级互感耦合线圈分别都由两个电感相互交叉缠绕，以产生互感耦合效果。两个第一级互感耦合线圈及第二级互感耦合线圈前后相连，在连接点接入到地的调谐电容，从而形成谐振系统。第一级互感耦合线圈功分两路之间，以及第二级互感耦合线圈功分两路之间串联RC网络以提高两路之间的隔离度。
相较于现有的集总参数功分器，由于互感耦合线圈引入了耦合系数，使得原来第一级谐振网络中的一个极点向其频点两端分裂出两个极点；同样，第二级谐振网络也由原来的一个极点分裂出其频点两端的两个极点，即所述第一级互感耦合线圈和第二级互感耦合线圈分别用于将一个极点向各自频点两端分裂出两个极点，由此所述超宽带功分器芯片通过第一级互感耦合线圈和第二级互感耦合线圈实现将两个极点分裂出四个极点。只要将四个极点在所述超宽带功分器芯片所需覆盖的工作带宽内均匀分布，就能实现功分器的超宽带工作。所述超宽带功分器芯片的极点分裂过程采用公式描述如下：
将传统结构的功分器第一极点f1和第二极点f2由：
Figure BDA0003026058280000071
分裂为：
Figure BDA0003026058280000072
Figure BDA0003026058280000073
式中，L1为第一级互感耦合线圈中的电感，L2为第一级互感耦合线圈中的电感，C为第一级互感耦合线圈和第二级互感耦合线圈共享并接入到地的调谐电容，k1为第一级互感耦合线圈功分两路中两个电感L1之间的耦合系数，k2为第二级互感耦合线圈功分两路中两个电感L2之间的耦合系数，C1为传统结构功分器中输入端的到地电容。
在设计所述超宽带功分器芯片时，先根据所述超宽带功分器芯片所需覆盖的工作带宽选择4个极点的位置，然后通过以下公式计算出第一级互感耦合线圈和第二级互感耦合线圈的耦合系数及电感的取值：
Figure BDA0003026058280000074
Figure BDA0003026058280000075
Figure BDA0003026058280000076
Figure BDA0003026058280000077
在耦合系数k1和k2的正负取值方面，如果不考虑组成互感耦合线圈的两个电感相互之间的寄生电容，则k1、k2只要绝对值相等，取正或负将得到相同的效果。但是为了扩展带宽，往往需要比较大的k值，这时两个电感强耦合，就不能忽略它们之间的寄生电容。如果k值取正，在引入寄生电容后，f1L和f2L位置基本保持不变，f1H和f2H位置往低频偏移，此时4个极点更加靠近，带宽减小；如果k值取负，在引入寄生电容后，f1L和f2L位置向低频偏移，f1H和f2H位置基本保持不变，此时4个极点相距更远，带宽增加。因此，本发明中所述耦合系数k1和k2取负值。
在版图布局上，由于分布在芯片4个角上的电感变为了前后相连的两个互感耦合线圈，使得版图尺寸在原有长度的基础上，宽度缩小为原来的1/2左右，从而可以使芯片尺寸缩小为原来的一半。按照图2、图3的缠绕方式，可以实现第一级互感耦合线圈的两个电感之间，以及第二级互感耦合线圈的两个电感之间的负值耦合系数k，调整线距可以调节k值大小。
具体示例：
如图1所示为采用GaAs IPD工艺设计的工作于2GHz～18GHz(相对带宽B≈2.67)的超宽带功分器芯片示意图，包括第一级互感耦合线圈1，第二级互感耦合线圈2，第一级RC串联网络3、6，第二级RC串联网络4、7，第一级互感耦合线圈1与第二级互感耦合线圈2共享并接入到地的调谐电容5；还包括100um厚的GaAs衬底8；所述第一级互感耦合线圈1，第一级RC串联网络3、6，第二级互感耦合线圈，第二级RC串联网络4、7和调谐电容5均设置在衬底8上。
信号从合路端口Portl进入超宽带功分器芯片，输入端与第一级互感耦合线圈1相连，第一级互感耦合线圈1的两个输出分别连接两个调谐电容5，用于产生两个极点。进一步的，信号继续进入第二级互感耦合线圈2的两个输入端，第二级互感耦合线圈2调谐电容5产生另外两个极点。调谐电容的输出端去往芯片的两个功分端口Port2、Port3。第一级RC串联网络3、6和第二级RC串联网络4、7用来提高功分端口隔离度。
通过初步的原理图仿真，为了覆盖2GHz～18GHz频段，选取4个极点的位置分别为f1L＝8.3GHz，f1H＝12.6GHz，f2L＝11.3GHz，f2H＝17.2GHz，设置调谐电容5的电容值C＝0.0586pF。
Figure BDA0003026058280000091
Figure BDA0003026058280000092
Figure BDA0003026058280000093
Figure BDA0003026058280000094
根据计算结果设计满足电感量和耦合系数的第一级互感耦合线圈1和第二级互感耦合线圈2分别如图2、图3所示。进一步的，所述第一级互感耦合线圈1和第二级互感耦合线圈2的线圈需要绕成N+0.5圈，N为正整数，以保证线圈的输入输出在线圈的两端，实现图4的布版。
进一步的，信号流向应按图3中的箭头所示，以保证耦合系数k为负值，其中k1＝-0.3948，k2＝-0.397。最后按如图4所示完成版图设计。
按照如上方法设计布版的超宽带功分器芯片最终尺寸为1.2mm*0.7mm。图5所示为该示例设计的超宽带功分器芯片插入损耗的幅度曲线，可以看到2GHz～18GHz频段内，插入损耗小于0.75dB，带内波动极其平坦，为±0.05dB。图6为该示例设计的超宽带功分器芯片插入损耗的相位曲线。图7为该示例设计的超宽带功分器芯片的输入输出反射系数曲线，能够满足全频段反射系数小于-10dB。图8为该示例设计的超宽带功分器芯片的隔离度曲线。
由此可见，本发明能够极大的减小超宽带功分器芯片的尺寸，并实现超宽的工作频带。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种基于互感耦合的超宽带功分器芯片，其特征在于，包括：
由两个电感相互缠绕形成的第一级互感耦合线圈，连接所述第一级互感耦合线圈功分两路的第一级RC串联网络；
由两个电感相互缠绕形成的第二级互感耦合线圈，连接所述第二级互感耦合线圈功分两路的第二级RC串联网络；
所述第一级互感耦合线圈与第二级互感耦合线圈前后相连，并在连接点设置有第一级互感耦合线圈与第二级互感耦合线圈共享并接入到地的调谐电容；
所述第一级互感耦合线圈和第二级互感耦合线圈分别用于将一个极点向各自频点两端分裂出两个极点，由此所述超宽带功分器芯片通过第一级互感耦合线圈和第二级互感耦合线圈实现将两个极点分裂出四个极点；所述超宽带功分器芯片的极点分裂过程采用公式描述如下：
将传统结构的功分器第一极点f1和第二极点f2由：
Figure FDA0003333269180000011
分裂为：
Figure FDA0003333269180000012
Figure FDA0003333269180000013
式中，L1为第一级互感耦合线圈中的电感，L2为第二级互感耦合线圈中的电感，C为第一级互感耦合线圈和第二级互感耦合线圈共享并接入到地的调谐电容，k1为第一级互感耦合线圈功分两路中两个电感L1之间的耦合系数，k2为第二级互感耦合线圈功分两路中两个电感L2之间的耦合系数，C1为传统结构功分器中输入端的到地电容。
2.根据权利要求1所述的基于互感耦合的超宽带功分器芯片，其特征在于，所述超宽带功分器芯片设计的设计方法为：先根据所述超宽带功分器芯片所需覆盖的工作带宽选择4个极点的位置，然后通过以下公式计算出第一级互感耦合线圈和第二级互感耦合线圈的耦合系数及电感的取值：
Figure FDA0003333269180000021
Figure FDA0003333269180000022
Figure FDA0003333269180000023
Figure FDA0003333269180000024
3.根据权利要求2所述的基于互感耦合的超宽带功分器芯片，其特征在于，所述耦合系数k1和k2取负值。
4.根据权利要求1所述的基于互感耦合的超宽带功分器芯片，其特征在于，还包括衬底；所述第一级互感耦合线圈、第一级RC串联网络、第二级互感耦合线圈、第二级RC串联网络和调谐电容均设置在衬底上。
5.根据权利要求4所述的基于互感耦合的超宽带功分器芯片，其特征在于，所述衬底采用GaAs。
6.根据权利要求1所述的基于互感耦合的超宽带功分器芯片，其特征在于，所述第一级互感耦合线圈1和第二级互感耦合线圈2的线圈需要绕成N+0.5圈，N为正整数。
CN202110416427.XA 2021-04-19 2021-04-19 一种基于互感耦合的超宽带功分器芯片 Active CN113224492B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110416427.XA CN113224492B (zh) 2021-04-19 2021-04-19 一种基于互感耦合的超宽带功分器芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110416427.XA CN113224492B (zh) 2021-04-19 2021-04-19 一种基于互感耦合的超宽带功分器芯片

Publications (2)

Publication Number Publication Date
CN113224492A CN113224492A (zh) 2021-08-06
CN113224492B true CN113224492B (zh) 2021-12-28

Family

ID=77087680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110416427.XA Active CN113224492B (zh) 2021-04-19 2021-04-19 一种基于互感耦合的超宽带功分器芯片

Country Status (1)

Country Link
CN (1) CN113224492B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114824721B (zh) * 2022-04-27 2023-05-05 中国电子科技集团公司第二十九研究所 超宽带小型化功分器
CN115603692B (zh) * 2022-11-24 2023-03-10 成都频岢微电子有限公司 一种基于ipd工艺的n77频段小型化滤波功分器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86102168A (zh) * 1985-04-02 1986-10-01 格特电信公司 薄膜功率耦合器
CN1455968A (zh) * 2001-01-23 2003-11-12 特里奎恩特半导体公司 集成的侧面耦合传输线元件
CN1950913A (zh) * 2004-03-03 2007-04-18 艾利森电话股份有限公司 用于减小的压控振荡器耦合的方法和电感器布局
US8406710B1 (en) * 2011-09-23 2013-03-26 Tensorcom, Inc. Method and apparatus of minimizing extrinsic parasitic resistance in 60 GHz power amplifier circuits
CN107040233A (zh) * 2017-05-12 2017-08-11 深圳振华富电子有限公司 电子设备及其功分器
CN107086346A (zh) * 2017-06-07 2017-08-22 孙超 一种ltcc紧凑结构三功分器
WO2020053141A1 (en) * 2018-09-11 2020-03-19 The Queen's University Of Belfast Improvements in and relating to power divider / combiner circuits

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605667B2 (en) * 2007-04-26 2009-10-20 Mediatek Inc. Frequency synthesizer with a harmonic locked phase/frequency detector

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN86102168A (zh) * 1985-04-02 1986-10-01 格特电信公司 薄膜功率耦合器
CN1455968A (zh) * 2001-01-23 2003-11-12 特里奎恩特半导体公司 集成的侧面耦合传输线元件
CN1950913A (zh) * 2004-03-03 2007-04-18 艾利森电话股份有限公司 用于减小的压控振荡器耦合的方法和电感器布局
US8406710B1 (en) * 2011-09-23 2013-03-26 Tensorcom, Inc. Method and apparatus of minimizing extrinsic parasitic resistance in 60 GHz power amplifier circuits
CN107040233A (zh) * 2017-05-12 2017-08-11 深圳振华富电子有限公司 电子设备及其功分器
CN107086346A (zh) * 2017-06-07 2017-08-22 孙超 一种ltcc紧凑结构三功分器
WO2020053141A1 (en) * 2018-09-11 2020-03-19 The Queen's University Of Belfast Improvements in and relating to power divider / combiner circuits

Also Published As

Publication number Publication date
CN113224492A (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
Ahn et al. General design equations, small-sized impedance transformers, and their application to small-sized three-port 3-dB power dividers
CN113224492B (zh) 一种基于互感耦合的超宽带功分器芯片
Chongcheawchamnan et al. Analysis and design of a three-section transmission-line transformer
US20100205233A1 (en) Reflectionless filters
Chien et al. Novel wideband absorptive bandstop filters with good selectivity
Belyaev et al. Highly selective suspended stripline dual-mode filter
CN103579723B (zh) 一种基于工字形双模谐振器的高选择性带通滤波器
Tyurnev et al. Dual-mode split microstrip resonator for compact narrowband bandpass filters
Sonasang et al. Design of microstrip parallel-coupled lines with high directivity using symmetric-centered inductors
Taslimi et al. Design of optimized minimum inductor bandpass filters
CN113224045B (zh) 一种基于折叠线圈的紧凑功分器芯片
JP5246028B2 (ja) マイクロ波増幅器
Ghazali et al. Microstrip based UWB filter with controllable multiple notches and extended upper stopband
Stojanović et al. Chained-function filter synthesis based on the Legendre polynomials
Nosrati et al. A compact composite broad stop-band elliptic-function low-pass filter for ultra wide-band applications using interdigital capacitors
CN114824721B (zh) 超宽带小型化功分器
Kikkert Designing low cost wideband microstrip bandpass filters
CN115149234B (zh) 传输线结构及传输线设计方法
Du et al. Compact LPF with sharp roll off and wide stopband using coupling stepped impedance triangular resonator
KR101726540B1 (ko) 인공전송선로를 이용한 링 공진기 대역통과필터
Zhang et al. Miniaturized High-Selectivity High-Resistivity-Silicon IPD Bandpass Filter Based on Multiple Transmission Paths
CN211063582U (zh) 功分器电路及功分器
Gadhafi et al. T-shaped I/O feed based differential bandpass filter with symmetrical transmission zeros and high common mode rejection ratio
Neogi et al. A Miniaturised Negative Group Delay Triple Pass Band Filter Using Half Wavelength Meander Step Impedance Resonator
Hayati et al. A novel miniaturized wide-band elliptic-function low-pass filter using microstrip open-loop and semi-hairpin resonators

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant