CN115603692B - 一种基于ipd工艺的n77频段小型化滤波功分器 - Google Patents

Abstract

本发明涉及一种基于IPD工艺的N77频段小型化滤波功分器，属于通信器件技术领域，它包括与信号输入端口连接的第一阻抗匹配网络和第二阻抗匹配网络；在第一阻抗匹配网络的输出端依次连接有第一并联谐振器、第二并联谐振器、第三并联谐振器、第四并联谐振器和第五并联谐振器，第五并联谐振器的输出端连接一输出端口；在第二阻抗匹配网络的输出端依次连接有第六并联谐振器、第七并联谐振器、第八并联谐振器、第九并联谐振器和第十并联谐振器，第十并联谐振器的输出端连接另一输出端口。本发明将阻抗变换部分和滤波部分进行结合，所有部分都用集总元件组成，并运用电感之间的交错来产生互感，减少了集总元件的使用和尺寸。

Description

一种基于IPD工艺的N77频段小型化滤波功分器

技术领域

本发明涉及通信器件技术领域，尤其涉及一种基于IPD工艺的N77频段小型化滤波功分器。

背景技术

随着通信射频系统飞快发展，市场对以5G及物联网为核心的通信器件需求量大大提升，随着以5G为代表的通信技术迅速发展，6GHz以下频段的功率分配器在射频系统中被迫切需要；功率分配器是将一路信号能量分成两路或者多路，输出相等或不相等能量的器件，其使用场景十分丰富，而滤波功分器将滤波器和功分器进行结合，可以同时实现这两种器件所实现的功能。

现如今，根据不同的场合对滤波功分器有不同的特性需求，现代通信市场俨然成了多种滤波功分器的竞技场。从不同工艺及结构角度上来看，有集成无源（IPD），低温共烧陶瓷（LTCC），金属腔体，印刷电路板（PCB）及其他MEMS工艺等。低温共烧陶瓷（LTCC）工艺具有多层电路布局及高密度封装等特点。而集总元件的引入会导致滤波功分器金属损耗增大且尺寸增大。而LTCC基板易出现基板与浆料的烧结特性不匹配问题，并且还伴随着器件工作功率密度变高之后的散热问题。金属腔体滤波功分器以金属为原材料，采用谐振腔体结构。金属腔体滤波功分器结构牢固，性能稳定可靠。但其受限于金属结构，存在设计灵活度低，体积大，质量重等缺陷。印刷电路板（PCB）工艺以SIW（基片集成波导）和微带等为代表，有设计难度和加工成本低等特点，且伴随着适用频段广，性能高的优势。SIW作为一种人工结构，利用两排金属化通孔或金属化槽沟嵌入到电介质基板中，将导体覆盖到基板顶部和底部进行合成的。但由于SIW传输模式的限制，低于其截止频率以下的电磁信号无法在SIW中传输，同时受制于其腔体谐振原理，存在尺寸大的缺陷。由微带谐振器构成的滤波功分器，若是构建在PCB工艺的基板上，往往伴随着较大的辐射损耗。

综上所述，现有技术的滤波功分器中：LTCC滤波功分器制备难度高，并且往往难以表现出良好的选择性；金属腔体滤波功分器受限于其原材料，存在设计灵活度低，质量重，体积大等缺陷；PCB工艺的滤波功分器中，SIW滤波功分器存在体积大等缺陷。并且上述技术的滤波功分器中，往往借助外置电阻来实现隔离响应，这会带来额外的损耗及封装问题，这使得结构复杂，不利于该器件集成到平面电路中。

需要说明的是，在上述背景技术部分公开的信息只用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明的目的在于克服现有技术的缺点，提供了一种基于IPD工艺的N77频段小型化滤波功分器，现有滤波功分器中存在的问题。

本发明的目的通过以下技术方案来实现：一种基于IPD工艺的N77频段小型化滤波功分器，它包括与信号输入端口连接，将输入信号一分为二的第一阻抗匹配网络M1和第二阻抗匹配网络M2；

在所述第一阻抗匹配网络M1的输出端依次连接有第一并联谐振器R1、第二并联谐振器R’2、第三并联谐振器R3、第四并联谐振器R’4和第五并联谐振器R5，所述第五并联谐振器R5的输出端连接一输出端口；

在所述第二阻抗匹配网络M2的输出端依次连接有第六并联谐振器R6、第七并联谐振器R’7、第八并联谐振器R8、第九并联谐振器R’9和第十并联谐振器R10，所述第十并联谐振器R10的输出端连接另一输出端口。

所述第一阻抗匹配网络M1包括：与信号输入端口连接的第一集总串联电感L1和第一集总并联电容C1，所述第一集总并联电容C1的一端接地，第一集总串联电感L1的输出端连接所述第一并联谐振器R1；

所述第二阻抗匹配网络M2包括：与信号输入端口连接的第七集总串联电感L7和第七集总并联电容C7，所述第七集总并联电容C7的一端接地，的第七集总串联电感L7的输出端连接所述第六并联谐振器R6。

所述第一并联谐振器R1包括：第二集总并联电感L2和第二集总并联电容C2，所述第二集总并联电容C2和第二集总并联电感L2的一端接地，另一端与所述第一集总串联电感L1连接；

所述第三并联谐振器R3包括：连接在第二并联谐振器R’2和第四并联谐振器R’4之间的第四集总并联电感L4和第四集总并联电容C4，所述第四集总并联电感L4与第四集总并联电容C4并联；

所述第五并联谐振器R5包括：第六集总并联电感L6和第六集总并联电容C6，所述第六集总并联电感L6和第六集总并联电容C6的一端接地，另一端连接一输出端口。

所述第二并联谐振器R’2包括：连接在第二集总并联电感L2和第四集总并联电感L4之间的第三集总并联电容C3，在所述第二集总并联电感L2和第四集总并联电感L4之间通过互感电感的感应等效作用形成第三并联互感电感L3’；

所述第四并联谐振器R’4包括：连接在第四集总并联电感L4和第六集总并联电感L6之间的第五集总并联电容C5，在所述第四集总并联电感L4和第六集总并联电感L6之前通过互感电感的感应等效作用形成第五并联互感电感L5’。

所述第六并联谐振器R6包括：第八集总并联电感L8和第八集总并联电容C8，所述第八集总并联电感L8和第八集总并联电容C8的一端接地，另一端与所述第七集总串联电感L7连接；

所述第八并联谐振器R8包括：连接在第七并联谐振器R’7和第九并联谐振器R’9之间的第十集总并联电感L10和第十集总并联电容C10，所述第十集总并联电感L10与第十集总并联电容C10并联；

所述第十并联谐振器R10包括：第十二集总并联电感L12和第十二集总并联电容C12，所述第十二集总并联电感L12和第十二集总并联电容C12的一端接地，另一端连接另一输出端口。

所述第七并联谐振器R’7包括：连接在第八集总并联电感L8和第十集总并联电感L10之间的第九集总并联电容C9，在所述第八集总并联电感L8和第十集总并联电感L10之间通过互感电感的感应等效作用形成第九并联互感电感L9’；

所述第九并联谐振器R’9包括：连接在第十集总并联电感L10和第十二集总并联电感L12之间的第十一集总并联电容C11，在所述第十集总并联电感L10和第十二集总并联电感L12之间通过互感电感的感应等效作用形成第十一并联互感电感L11’。

还包括用于对第一阻抗匹配网络M1和第二阻抗匹配网络M2进行隔离的薄膜电阻Z1，所述薄膜电阻Z1一端连接第一集总串联电感L1，另一端连接第七集总串联电感L7。

本发明具有以下优点：

1、阻抗匹配部分使用一对集总元件替代常规滤波功分器中的四分之一波长阻抗变换器，减小了部分尺寸；

2、使用内置的薄膜电阻实现两路信号的隔离，不同于以往其他技术利用外置的集总电阻，这使得本发明更易于集成到平面电路中，解决了传统滤波功分器难以集成到平面电路的问题；

3、通过在通带两侧引入零点及运用拓扑结构有更好的阻带响应；

4、将阻抗变换部分和滤波部分进行结合，所有部分都用集总元件组成。并运用电感之间的交错来产生互感，减少了电感使用的数量，这在一定程度上减少了集总元件的使用及尺寸的减小。

附图说明

图1 为本发明的等效电路示意图；

图2（a）为0-15GHz的频率响应（S21）示意图；

图2（b）为0-15GHz的频率响应（S31）示意图；

图2（c）为0-30GHz的频率响应（S21）示意图；

图2（d）为0-30GHz的频率响应（S31）示意图；

图2（e）为隔离特性的频率响应示意图；

图2（f）为放大的频率响应曲线（S21）示意图；

图2（g）为放大的频率响应曲线（S31）示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下结合附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的保护范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。下面结合附图对本发明做进一步的描述。

如图1所示，本发明具体涉及一种基于IPD工艺的N77频段小型化滤波功分器，具有三阶带通滤波功分响应，它包括与信号输入端口连接，将输入信号一分为二的第一阻抗匹配网络M1和第二阻抗匹配网络M2，通过第一阻抗匹配网络M1和第二阻抗匹配网络M2实现阻抗匹配；

其中，在所述第一阻抗匹配网络M1的输出端依次连接有第一并联谐振器R1、第二并联谐振器R’2、第三并联谐振器R3、第四并联谐振器R’4和第五并联谐振器R5，所述第五并联谐振器R5的输出端连接一输出端口；

在所述第二阻抗匹配网络M2的输出端依次连接有第六并联谐振器R6、第七并联谐振器R’7、第八并联谐振器R8、第九并联谐振器R’9和第十并联谐振器R10，所述第十并联谐振器R10的输出端连接另一输出端口。

进一步地，第一阻抗匹配网络M1包括：与信号输入端口连接的第一集总串联电感L1和第一集总并联电容C1，所述第一集总并联电容C1的一端接地，第一集总串联电感L1的输出端连接所述第一并联谐振器R1，完成阻抗的转换；

第二阻抗匹配网络M2包括：与信号输入端口连接的第七集总串联电感L7和第七集总并联电容C7，所述第七集总并联电容C7的一端接地，的第七集总串联电感L7的输出端连接所述第六并联谐振器R6，完成阻抗的转换。

进一步地，第一并联谐振器R1包括：第二集总并联电感L2和第二集总并联电容C2，所述第二集总并联电容C2和第二集总并联电感L2的一端接地，另一端与所述第一集总串联电感L1连接；

第三并联谐振器R3包括：连接在第二并联谐振器R’2和第四并联谐振器R’4之间的第四集总并联电感L4和第四集总并联电容C4，所述第四集总并联电感L4与第四集总并联电容C4并联；

第五并联谐振器R5包括：第六集总并联电感L6和第六集总并联电容C6，所述第六集总并联电感L6和第六集总并联电容C6的一端接地，另一端连接一输出端口。

进一步地，第二并联谐振器R’2包括：连接在第二集总并联电感L2和第四集总并联电感L4之间的第三集总并联电容C3，在所述第二集总并联电感L2和第四集总并联电感L4之间通过互感电感的感应等效作用形成第三并联互感电感L3’；

第四并联谐振器R’4包括：连接在第四集总并联电感L4和第六集总并联电感L6之间的第五集总并联电容C5，在所述第四集总并联电感L4和第六集总并联电感L6之前通过互感电感的感应等效作用形成第五并联互感电感L5’。

进一步地，第六并联谐振器R6包括：第八集总并联电感L8和第八集总并联电容C8，所述第八集总并联电感L8和第八集总并联电容C8的一端接地，另一端与所述第七集总串联电感L7连接；

第八并联谐振器R8包括：连接在第七并联谐振器R’7和第九并联谐振器R’9之间的第十集总并联电感L10和第十集总并联电容C10，所述第十集总并联电感L10与第十集总并联电容C10并联；

第十并联谐振器R10包括：第十二集总并联电感L12和第十二集总并联电容C12，所述第十二集总并联电感L12和第十二集总并联电容C12的一端接地，另一端连接另一输出端口。

进一步地，第七并联谐振器R’7包括：连接在第八集总并联电感L8和第十集总并联电感L10之间的第九集总并联电容C9，在所述第八集总并联电感L8和第十集总并联电感L10之间通过互感电感的感应等效作用形成第九并联互感电感L9’；

第九并联谐振器R’9包括：连接在第十集总并联电感L10和第十二集总并联电感L12之间的第十一集总并联电容C11，在所述第十集总并联电感L10和第十二集总并联电感L12之间通过互感电感的感应等效作用形成第十一并联互感电感L11’。

进一步地，本发明还包括用于对第一阻抗匹配网络M1和第二阻抗匹配网络M2进行隔离的薄膜电阻Z1，所述薄膜电阻Z1一端连接第一集总串联电感L1，另一端连接第七集总串联电感L7。

进一步地，本发明中的第一集总串联电感L1，第二集总并联电感L2，第四集总并联电感L4，第六集总并联电感L6，第七集总串联电感L7，第八集总并联电感L8及第十集总并联电感L10及第十二集总并联电感L12的形状均采用不规则多边形形状，为保持紧凑尺寸的同时能彼此产生良好的互感作用。并且相比传统的金属螺旋电感，增大了电感内径，可具有更高的Q值，减小电路损耗。

如图1所示，L3’和C3为第一并联谐振器R1及第三并联谐振器R3间提供了电场耦合，产生了通带左侧的零点；L5’和C5为第三并联谐振器R3及第五并联谐振器R5间提供了磁场耦合，产生了通带右侧的零点；同样的，L9’和C9为第六并联谐振器R6及第八并联谐振器R8间提供了电场耦合，产生了通带左侧的零点；L11’和C11为第八并联谐振器R8及第十并联谐振器R10间提供了磁场耦合，产生了通带右侧的零点，进而通过在通带两侧引入零点及运用拓扑结构有更好的阻带响应。

本发明使用的衬底材料为砷化镓，所涉及的频段为N77（3300MHz-4200MHz），中心频率为3.75GHz。如图2（a）到图2（g）所示，从图中可知，滤波功分器的通带最好损耗值为-1.69dB（除去原始3dB）@3.75GHz，3dB带宽点分别位于-3dB（除去原始3dB）@2.97GHz和-3dB（除去原始3dB）@4.6GHz，滤波器的3dB相对带宽为43.47%，上阻带-20dB带外抑制达到6.99f0（f0为滤波器中心频率）。该滤波器物理尺寸为1320um*1260um。

本发明提供的适用于N77频段的IPD滤波功分器芯片具有尺寸小，带宽带，选择性高，阻带抑制能力强的优点。这使得本发明相较市面上其他同类型产品有更强的优势，这有利于大规模生产和应用。

以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (4)

1.一种基于IPD工艺的N77频段小型化滤波功分器，其特征在于：它包括与信号输入端口连接，将输入信号一分为二的第一阻抗匹配网络M1和第二阻抗匹配网络M2；

在所述第一阻抗匹配网络M1的输出端依次连接有第一并联谐振器R1、第二并联谐振器R’2、第三并联谐振器R3、第四并联谐振器R’4和第五并联谐振器R5，所述第五并联谐振器R5的输出端连接一输出端口；

在所述第二阻抗匹配网络M2的输出端依次连接有第六并联谐振器R6、第七并联谐振器R’7、第八并联谐振器R8、第九并联谐振器R’9和第十并联谐振器R10，所述第十并联谐振器R10的输出端连接另一输出端口；

所述第一阻抗匹配网络M1包括：与信号输入端口连接的第一集总串联电感L1和第一集总并联电容C1，所述第一集总并联电容C1的一端接地，第一集总串联电感L1的输出端连接所述第一并联谐振器R1；

所述第二阻抗匹配网络M2包括：与信号输入端口连接的第七集总串联电感L7和第七集总并联电容C7，所述第七集总并联电容C7的一端接地，的第七集总串联电感L7的输出端连接所述第六并联谐振器R6；

所述第一并联谐振器R1包括：第二集总并联电感L2和第二集总并联电容C2，所述第二集总并联电容C2和第二集总并联电感L2的一端接地，另一端与所述第一集总串联电感L1连接；

所述第三并联谐振器R3包括：连接在第二并联谐振器R’2和第四并联谐振器R’4之间的第四集总并联电感L4和第四集总并联电容C4，所述第四集总并联电感L4与第四集总并联电容C4并联；

所述第五并联谐振器R5包括：第六集总并联电感L6和第六集总并联电容C6，所述第六集总并联电感L6和第六集总并联电容C6的一端接地，另一端连接一输出端口；

所述第二并联谐振器R’2包括：连接在第二集总并联电感L2和第四集总并联电感L4之间的第三集总并联电容C3，在所述第二集总并联电感L2和第四集总并联电感L4之间通过互感电感的感应等效作用形成第三并联互感电感L3’；

所述第四并联谐振器R’4包括：连接在第四集总并联电感L4和第六集总并联电感L6之间的第五集总并联电容C5，在所述第四集总并联电感L4和第六集总并联电感L6之前通过互感电感的感应等效作用形成第五并联互感电感L5’；所述第四集总并联电容C4一端与第二并联谐振器R’2中的第三并联互感电感L3’的并联端连接，另一端与第四并联谐振器R’4中的第五并联互感电感L5’的并联端连接；

L3’和C3为第一并联谐振器R1及第三并联谐振器R3间提供了电场耦合，产生了通带左侧的零点；L5’和C5为第三并联谐振器R3及第五并联谐振器R5间提供了磁场耦合，产生了通带右侧的零点，通过在通带两侧引入零点及运用拓扑结构有更好的阻带响应。

2.根据权利要求1所述的一种基于IPD工艺的N77频段小型化滤波功分器，其特征在于：所述第六并联谐振器R6包括：第八集总并联电感L8和第八集总并联电容C8，所述第八集总并联电感L8和第八集总并联电容C8的一端接地，另一端与所述第七集总串联电感L7连接；

所述第八并联谐振器R8包括：连接在第七并联谐振器R’7和第九并联谐振器R’9之间的第十集总并联电感L10和第十集总并联电容C10，所述第十集总并联电感L10与第十集总并联电容C10并联；

所述第十并联谐振器R10包括：第十二集总并联电感L12和第十二集总并联电容C12，所述第十二集总并联电感L12和第十二集总并联电容C12的一端接地，另一端连接另一输出端口。

3.根据权利要求2所述的一种基于IPD工艺的N77频段小型化滤波功分器，其特征在于：所述第七并联谐振器R’7包括：连接在第八集总并联电感L8和第十集总并联电感L10之间的第九集总并联电容C9，在所述第八集总并联电感L8和第十集总并联电感L10之间通过互感电感的感应等效作用形成第九并联互感电感L9’；

所述第九并联谐振器R’9包括：连接在第十集总并联电感L10和第十二集总并联电感L12之间的第十一集总并联电容C11，在所述第十集总并联电感L10和第十二集总并联电感L12之间通过互感电感的感应等效作用形成第十一并联互感电感L11’。

4.根据权利要求1-3中任意一项所述的一种基于IPD工艺的N77频段小型化滤波功分器，其特征在于：还包括用于对第一阻抗匹配网络M1和第二阻抗匹配网络M2进行隔离的薄膜电阻Z1，所述薄膜电阻Z1一端连接第一集总串联电感L1，另一端连接第七集总串联电感L7。

Images