TWI342599B - Method for manufacturing, programming and reading of non-volatile memory - Google Patents

Method for manufacturing, programming and reading of non-volatile memory Download PDF

Info

Publication number
TWI342599B
TWI342599B TW096108273A TW96108273A TWI342599B TW I342599 B TWI342599 B TW I342599B TW 096108273 A TW096108273 A TW 096108273A TW 96108273 A TW96108273 A TW 96108273A TW I342599 B TWI342599 B TW I342599B
Authority
TW
Taiwan
Prior art keywords
encoded
memory cells
memory
bit state
current value
Prior art date
Application number
TW096108273A
Other languages
English (en)
Other versions
TW200812000A (en
Inventor
Wei Chung Chen
Ta Neng Ho
Ti Wen Chen
Wei Ming Chen
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW096108273A priority Critical patent/TWI342599B/zh
Priority to US11/889,804 priority patent/US20080043543A1/en
Publication of TW200812000A publication Critical patent/TW200812000A/zh
Application granted granted Critical
Publication of TWI342599B publication Critical patent/TWI342599B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Description

1342599
三達編號：TW3003PA-C 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種非揮發性記憶體之製造方法、寫 入方法及讀取方法，且特別是有關於一種可減少因異物導 致離子植入失敗之非揮發性記憶體之製造方法，以及可以 減少非揮發性記憶體之程式化時間之寫入方法及對應之 讀取方法。 【先前技術】 隨著數位電子時代的來臨，對於資料記憶媒體的需求 也曰益殷切，因此對於能夠以便宜成本生產大量記憶媒體 之半導體技術也不斷尋求改良的方式。 在以半導體技術所生產的記憶媒體中，以不需要電力 即可維持資料記憶狀態之非揮發性記憶體（non-volatile memory, NVM)應用範圍最為廣泛。非揮發性記憶體可區分 為以離子植入定義資料之遮罩式唯讀記憶體（mask read-only memory, MR0M);以及可以一次程式（one time program，OTP)及多次程式（mul1;i-time program, MTP)記 憶體，例如電腦之基本輸出入系統（basic input/output system, BIOS)。以及使用者可以進行多次程式-抹除之記 憶體，例如快閃記憶體（f 1 ash memory )。其中遮罩式唯讀 記憶體及一次程式記憶體由於製程較為單純，可以低成本 進行大量生產’因此適合需要大量生產複製之軟體產品， 例如遊戲卡匣。 6 1342599
三達編號：TW3003PA-C
以遮罩式唯5賣§己憶體為例，其程式編碼方式係以將離 子植入-减完成之待編碼記憶體。如第i圖所示，錄 不待編碼記憶體之局部結構示意圖。待編碼記憶體ι〇且 有多條互相平行排列之位元線1，以及與位_ i垂直並 ，置於上方之字域2。任意兩位元線丨之間之字元線2 為待編碼記憶胞3的位置’可轉子植人之方式定義出不 同之位7L狀態’將欲編碼程式記錄於待編碼記憶體1〇上。 然而’由於離子植入必須要暴露出欲植入之待編碼記 憶胞3 ’有可㈣為異物遮I紐人阻抗料位不準確造 成植入失敗。因此在露出之拄铯址七h ^ 下，因植入失敗造成缺陷::==對較多的情況 此外，目前之-次及多次程式記憶體，當 狀態0過多時’需要花費很多時間進行電氣裎=中=元 上剩餘沒有使用的記憶胞過多時，也需要花費時間將= 之記憶胞程式化為G，無形中浪費許多時間成本將對應
【發明内容】 有鑑於此’本發明提供一種非揮發性記憶體 =、讀取方、法及寫人方法，係以改變 ”配合A憶體之反向定義’提高非揮發性記 4 率。同時應用在非揮發性記憶體之程式化/ 產之良 所需的生產時間。 ’、可以減少 、，根據本發明’提種轉純記憶體 i先，提供-待編碼記憶體，具有排成陣列之多個待編碼
Ξ達編號：TW3003PA-C 5憶胞罢接^形成—植入阻抗 後，設置一遮罩於待編碼記_ 體上 開孔之下方㈣分待編的^^ =罩具有多個開扎’ 記憶胞之數量。接著411胞義之^量少於其餘待病戚
At旱疋義圓案於植入 以 开^成-圖案化植人阻抗層。_化植人阻抗層具有多曰個减 ，孔，編碼孔露出部分之待編碼記憶胞。然後，離子植八 寺編碼記憶胞，以定義未植入離子之待編碼記憶膽 .’、’ 戏胞’並定義植域子之待編碼記憶胞為第>犯 憶胞’第-記憶胞及第二記憶胞分別具有_第二位元狀態 及第位元狀恕。接著，反向定義待編碼記憶體，像第 -記憶胞及第二記憶胞分別具有第一位元狀態 元狀態。 $ 根據本發明，提出另一種非揮發性記憶體之製造万 法。百先’提供-待編碼記憶體，具有排成陣列之多個待 編碼記憶胞。接著，計算欲編碼程式H位元狀鮮及 —第二位元狀態的數量。紐’當第-位樣態之數I 於第二位元狀態之數量時，提供一遮罩。遮罩具有多二大 孔開孔之數量與第二位元狀態之數量相同。接著，喝 一植入阻抗層於待編碼記憶體上。然後，以遮罩定義=戍 於植入阻&層，以形成—圖案化植人阻抗層。圖案化植素 阻抗層具有多個編碼孔，編碼孔露出部分之待編㉖^入 胞。接著’離子植人露出之待.編碼記憶胞，以定義未】隱 離子之待編碼記憶胞為第一記憶胞，並定義植人離 ^ 編碼記憶胞為第二記憶胞。第-記憶胞及第二記憶胞分^ 1342599
三達編號：TW3003PA-C 具有一第二位元狀態及一第一位元狀態。然後，反向定義 待編碼記憶體，使第一記憶胞及第二記憶胞分別具有第一 位元狀態及第二位元狀態。 根據本發明，提出一種非揮發性記憶體的寫入方法， 包括下列步驟：首先，提供一待編碼記憶體，待編碼記憶 體之記憶胞於程式化後與程式化前分別具有第一位元狀 態及第二位元狀態。接著，計算欲編碼程式資料中第一位 元狀態及第二位元狀態的數量。然後，當第一位元狀態之 數量大於第二位元狀態之數量時，反向定義欲編碼程式資 料。接著，將欲編碼程式資料寫入待編碼記憶體中。 根據本發明，提出一種非揮發性記憶體的讀取方法， 係用以讀取如前段所述之待編碼記憶體，包括下列步驟。 首先，讀取欲編碼程式資料。接著，檢查欲編碼程式資料 是否反向定義。然後，若欲編碼程式資料為反向定義，則 再反向定義一次後輸出。 為讓本發明之上述内容能更明顯易懂，下文特舉一較 佳實施例，並配合所附圖式，作詳細說明如下： 【實施方式】 請參照第2圖，其繪示本發明之非揮發性記憶體之製 造方法流程圖。並請同時參照第3A〜第3D圖。第3A圖繪 示待編碼記憶體之局部結構示意圖。第3B圖繪示遮罩之 俯視圖。第3C圖繪示具有圖案化植入阻抗層之待編碼記 憶體之俯視圖。第3D圖繪示第3C圖中沿剖面線AA’之剖 1342599
三達編號：TW3003PA-C 面圖。 首先，如步驟210所示，並參照第3A圖，提供一待 編碼記憶體100。待編碼記憶體100具有多條互相平行排 列之位元線110，以及與位元線110垂直並設置於上方之 字元線120。任意兩位元線110之間與字元線120交錯處 為排成陣列之待編碼記憶胞130，在本實施例中共有九個 待編碼記憶胞130。 接著，如步驟220所示，計算欲編碼程式中第一位元 狀態及第二位元狀態的數量。本實施例中第一位元狀態例 如為0，第二位元狀態例如為1。當然，也可定義第一位 元狀態為1，第二位元狀態為0，本發明不限於此。本實 施例中，假設欲編碼程式中第一位元狀態的數量較多，且 第一位元狀態0之記錄需要以離子植入待編碼記憶胞130 進行程式化（program)。在本實施例中係以植入删（boron) 為例做說明。 然後，如步驟230所示，當第一位元狀態0之數量大 於第二位元狀態1之數量時，也就是要進行離子植入之記 憶胞數量較多時，提供一遮罩。請參照第3B圖，遮罩20 具有三個開孔2卜22、23,分別對應一待編碼記憶胞130， 且開孔之數量與欲編碼程式之第二位元狀態1之數量及位 置相同。也就是說，將離子植入對應原本欲編碼程式之第 二位元狀態1的待編碼記憶胞内，而非對應原本欲編碼程 式之第一位元狀態0的待編碼記憶胞内。 接著，如步驟240所示，形成一植入阻抗材料層於待 10 1342599
二達編號：TW3003PA-C 編碼記憶體100上。 材料Γ後，如步驟250戶斤示，以遮罩定義圖案於植入阻抗 ^層’以形成一圖案化植入阻抗層綱。請參照第乩圖， 植人阻抗層細具有編碼孔3m〇、33〇,編碼 、320、330露出部分之待編碼記憶胞130。也就是 原本要進行離子植人之記憶胞遮蔽，而將原本不進 仃離子植入之記憶胞露出進行離子植入。 接者，如步驟260所示，並參照第3D圖。待編 憶體1〇〇之底材150上埋設有多條位元線11〇，字元線⑵ =底之間係以絕緣層14Q隔開。_己憶胞即為兩 線：間，位於底材150上之通道’離子係穿過字元 Λ 120打入底材15〇中進行定義。離子植入露 記憶胞130,以定義未植人離子之待編碼記㈣ 一 ^胞13〇a’並定義植入離子之待編石馬記憶胞13〇為第 —己憶胞130b。並比較導通第一記憶胞13〇a 胞時，分別通過第一記憶胞咖及第二記舰^ 之弟一電流值及第二電流值與一參考電流值之大小，以定 義第一記憶胞130a及第二記憶胞13〇b分別戽有一第二位 兀狀態1及-第-位元狀態〇。本實施例中第—電流值係 大於參考電流值，第二電流值係小於參考電淹值。 /然後，如步驟270戶斤示，由於所定義之=憶胞的位元 狀悲與欲編碼程式所要的位元狀態恰好相反，故進行反向 定義待編碼記憶體100。也就是說，定義第〜電流=大於 參考電流值時，第—記憶胞13〇a具有第一仇元狀萍；第 11 1342599
三達編號：TW3003PA-C 二電流值小於參考電流值時，第二記憶胞130b具有第二 位元狀態。使得第一記憶胞130a及第二記憶胞130b分別 具有第一位元狀態0及第二位元狀態1。此時待編碼記憶 體100所記錄之位元狀態與欲編碼程式所要的位元狀態即 完全相同。 然而，在步驟230中，若欲編碼程式中第一位元狀態 0之數量小於第二位元狀態1之數量時，由於需離子植入 定義之第一位元狀態0之數量較少，則提供一第二遮罩。 第二遮罩具有第二開孔，第二開孔之數量與第一位元狀態 0之數量相同。接著，以第二遮罩定義圖案於植入阻抗材 料層，以形成一第二圖案化植入阻抗層。第二圖案化植入 阻抗層具有第二編碼孔，第二編碼孔露出部分之待編碼記 憶胞。然後，離子植入露出之待編碼記憶胞130，以定義 植入離子之待編碼記憶胞為第三記憶胞，並定義未植入離 子之待編碼記憶胞為第四記憶胞。並比較導通第三記憶胞 及第四記憶胞時，分別通過第三記憶胞及第四記憶胞之第 三電流值及第四電流值與參考電流值之大小，以定義第三 記憶胞及第四記憶胞分別具有第一位元狀態0及第二位元 狀態1。因為所定義之記憶胞之位元狀態與欲編碼程式所 要之位元狀態相同，故不需進行反向定義。 然而本發明所屬之技術領域具有通常知識者，可知本 發明之技術不限於此。步驟260中比較第一電流值及第二 電流值之步驟中，也可以是第一電流值小於參考電流值 時，第一記憶胞130a具有第二位元狀態1 ;第二電流值大 12 1342599
三達編號：TW3003PA-C ’ 於參考電流值時，第二記憶胞130b具有第一位元狀態0。 - 因此在步驟270反向定義待編碼記憶體100之步驟中，定 義第一電流值小於參考電流值時，第一記憶胞130a具有 ' 第一位元狀態0 ;第二電流值大於參考電流值時，第二記 ' 憶胞130b具有第二位元狀態1。由此可知，第一位元狀態 及第二位元狀態是0或1，以及第一電流值及第二電流值 與參考電流值之大小關係，係與植入之離子有關，在本發 明中並不特別限定。 • 另外，本實施例雖以遮罩式唯讀記憶體為例做說明， 但本發明之利用範圍不限於此。本發明亦可使用於接觸窗 (contact hole)栓塞之形成，同樣具有提升良率的功效。 利用本發明之方式對遮罩式記憶體進行離子植入，因為露 出進行植入之記憶胞所佔比例較小，可以有效降低因為異 物遮擋造成植入失敗而產生資料定義錯誤的機率。 前段如第2圖之步驟270所述之反向定義，可以藉由 電路設計來達成。請參照第4圖，其繪示本發明之非揮發 ® 性記憶體之讀取功能方塊圖。非揮發性記憶體400包括非 揮發性記憶胞陣列410及感應放大器420，非揮發性記憶 胞陣列410讀出之訊號經由感應放大器420放大後輸出。 非揮發性記憶體400可以是遮罩式唯讀記憶體（mask read-only memory, Mask ROM)、一 次程式（one-time program, OTP)記憶體、多次程式（multi-time program, MTP)記憶體以及可以進行多次程式-抹除之快閃記憶體 (f 1 ash memory)。如第4圖所示，若是欲編碼程式資料當 13 1342599
' 三達編號：TW3003PA-C … 初未經過反向定義，則可遵循路徑P2，以原本之位元定義 狀態經由多工器（MUX)430選擇後輸出至輸出埠440 ;若是 當初欲編碼程式資料當初曾經反向定義’則可遵循路徑 P1’經過反向器425再次反向定義後，經由多工器（mux) 430 選擇後輸出至輪出埠440。 至於路徑PI、P2之選擇，係由多工器430的控制訊 ， 號I來決定。請參考第5A圖及第5B圖，其分別綠示本發 明之第一種及第二種多工器的控制訊號之產生電路示音 _ 圖。如第5A圖所示，左側之電路串連p型金氧半導體 (metal oxide semiconductor, MOS)PMO 與 N 型金氧半導 體ΝΜ0，右侧之電路串連p型金氧半導體PM1及N型金氧 半導體NM1。此種結構係由程式化N型金氧半導體丽〇或 NM1來決定Va的輸出電壓。例如當程式化題〇時，雖然隱〇 及NM1分別於閘極接上高壓端vcc’但ΝΜ0因為程式化而具 有較高之閥值電壓而無法與接地端GMD導通。相對的 鲁 可以與接地端GND導通’因此Va之電位係與接地端gnd相 同。而由於ΡΜ0之閘極耦接至右侧之電路，因此閉極電位 與接地端GND相同，使得ΡΜ0導通而使左側雪％ “ 电俗之電位與 鬲壓端Vcc相同。而PM 1之閘極又與左側電路紅 DU1 褐接’因此 PM1的閘極電位與高壓端Vce相同，使得PM1的間極將甬曾 關閉以抑制電流。如此一來，可以避免右側電土 I % •持續產生 電流造成損耗。相對的，要Va輸出高壓端Vcc之恭、 則程式化NM1。 如第5B圖所示’其元件與第5A圖相同但遠 力Ά方式不 14 1342599
三達編號：TW3003PA-C 接著，如步驟702所示，計算一欲編碼程式資料中第 一位元狀態0及第二位元狀態1的數量。此一功能可以程 式語言寫成並整合入待編碼記憶體600之電路結構中。 然後，如步驟703所示，判斷第一位元狀態0的數量 是否大於第二位元狀態1的數量。當第一位元狀態0之數 量大於該第二位元狀態1之數量時，如步驟704所示，反 向定義欲編碼程式資料。然後，如步驟705所示，將欲編 碼程式資料寫入待編碼記憶體600中。相對的，若步驟703 中，第一位元狀態0之數量小於第二位元狀態1之數量 時，如步驟706所示，保持原來之位元狀態定義寫入待編 碼記憶體600中。 但本發明所屬之技術領域具有通常知識者，可知本發 明之技術不限於此。欲編碼程式資料更可以區分為第1到 第η組，例如本實施例中，待編碼記憶體600更包括η個 資料輸入通道，根據通過之資料輸入通道區分欲編碼程式 資料為第1到第η組，第6圖中為簡化起見僅繪出第1組 輸入資料通道610及第η組輸入資料通道620。各組資料 通道如步驟702所示，分別計算通過第1到η資料通道之 第1到第η組欲編碼程式資料中，第一位元狀態0的數量 及第二位元狀態1的數量。待編碼記憶體600之各資料通 道更包括分別包括一輸入多工器（MUX)，例如第6圖之第1 輸入多工器613到第η輸入多工器623，用以如步驟703 所示，根據第一位元狀態0及第二位元狀態1之數量，以 決定寫入之欲編碼程式資料是否需反向定義。第1輸入多 16 1342599
三達編號：TW3003PA-C 工器613到第η輸入多工器623分別由控制電壓Vlnl到 所控制，Vul到Vinn可採用如5A圖或第5B圖之電路結^ 來產生，以決定資料通道610要採用路徑puj或ρι「 以及資料通道62G要採料#Pinnnpinn 2。、’ 當^丨到^組欲㈣程式㈣中，第— _之，大於第二位元狀態！之 ， 不，使用如第6圖之第1輪人^/眾7〇4所 器624 ’反向定義欲編碼程气次二為614到第Π輪入反向 資料如步驟705所示，分別:2料。，然後各組欲編碼程式 η緩衡軏— 另1經由第1緩衝暫存器612到笙 式資料〜次寫入_ =入貢料後，將累積之欲編竭程 第1:Γ編碼程;資料中，第-位元狀態。之敷= 位疋狀態之1數量時，^ & 里小於 位元狀離定Μ 斿 如步驟706所示，保持原來 :疋義寫入待編螞記憶體_中。 错由本實施例提出之耷 4二位需要之日㈣二方=_：可以使電氣程式化成 此外，本實施例t更反向定^提U憶體的生產效率。 蜂程式資料後，非揮發性：Ϊ待編碼記憶體600寫入欲編 的位元狀能.#At圮憶胞陣列602中剩餘之記憶胞 器，用Si整二二可以藉由設置另外-組一 位元狀態反向定義。：為：憶胞陣列6〇2剩下的記憶胞的 程式化到om“使用之記憶胞必需要經過電氣 的時間定義财大幅省去程式化所需 體的生逄ni/、疋d 、圮憶胞比率很高時，更可使得記憶 生產時間大幅料，提升生產效率。 1342599
三達編號：TW3003PA-C 以下介紹讀取非揮發性記憶體600的方法。請參照第 8圖，其繪示本發明之非揮發性記憶體之讀取流程圖，並 請同時參照第6圖之元件標號。如步驟801所示，讀取非 揮發性記憶胞陣列中之欲編碼程式資料，經由感應放大器 604放大訊號後輸出。 接著，如步驟802所示，檢查該欲編碼程式資料是否 反向定義。 然後，如步驟803所示，若欲編碼程式資料為反向定 義，則再反向定義一次後輸出。若欲編碼程式資料無反向 定義，則如步驟804所示，保持原來之位元狀態定義輸出。 若以本實施例當初區分為η組資料通道進行輸入，相 對地也需以η組資料通道進行輸出，第6圖中為簡化起見 僅繪出第1組輸出資料通道630及第η組輸出資料通道 640。因此，如步驟802所示，檢查各第1到第η組欲編 碼程式資料當初寫入時是否曾經反向定義，此一功能亦可 以由程式寫作整合進非揮發性記憶體600的讀取電路。若 任一第1到第η組欲編碼程式資料為反向定義，如步驟803 所示，反向定義一次各組欲編碼程式資料後輸出至輸出埠 650。例如第1組資料輸出通道630及第η組資料輸出通 道640中，遵循路徑Ρ_1_2及Ρ_η_2，由第1輸出反向 器634及第η輸出反向器644來進行反向。若當任一第1 到第η組欲編碼程式資料之前沒有反向定義處理過，則保 持各組欲編碼程式資料原來之位元狀態定義輸出至輸出 埠650。例如第1組資料輸出通道630及第η組資料輸出 (s ) 18 1342599
三達編號：TW3003PA-C 640中，遵循路也pouti_i及p〇utnj。至於路徑之選擇，係 由各組資料通道中之輸出多工器來決定，例如資料通道 630及640中之第丨輸出多工器632及第n輸出多工器 642。第1輸出多工器632及第n輸出多工器642之控制 電壓VmI及Vwn ’同樣可採用如5Α圖或第5Β圖之電路 來產生。此外，若當初剩餘之記憶胞亦曾經反向定義，則 再次反向疋義待編碼記憶體6〇〇寫入欲編碼程式資料後， 非揮發性記憶胞陣列602剩餘記憶胞的位元狀態後輸出。 此一功能可以藉由設置另外一組輸出多工器，用以將整個 非揮發性記憶胞陣列602剩下的記憶胞的位元狀態再次反 向定義後輸出，即為原來定義之資料型態。 本發明上述實施例所揭露之非揮發性記憶體之製造 方法，係在當需離子植入之待編碼記憶胞數量較多時，將 原本不需植入的待編碼記憶胞進行離子植入，使待編碼記 憶胞植入與欲編碼程式相反之位元狀態。接著再將待編碼 €憶體之定義反向’即得到與欲編碼程式相同位元狀態之 δ己憶體。由於露出之待編碼記憶胞數量較少，可減少因異 物阻擔或植入阻抗層不對準造成植入失敗的機率 。因此本 發明不需要增加額外之步驟或顯著改變製程，即可減少因 異物遮擔或植人阻抗層未對準而造成離子植人失敗之機 率提升非揮發性記憶體生產之良率。而本發明所提出之 非揮發性€憶體之寫人方法及讀取方法，可以大大節省非 揮發己憶體的寫人時間，增加記憶體的生產效率。 、’不上所述，雖然本發明已以一較佳實施例揭露如上， 19 1342599
三達編號：TW3003PA-C 然其並非用以限定本發明。本發明所屬技術領域中具有通 常知識者，在不脫離本發明之精神和範圍内，當可作各種 之更動與潤飾。因此，本發明之保護範圍當視後附之申請 專利範圍所界定者為準。 20 1342599
三達編號：TW3003PA-C 【圖式簡單說明】 - 第1圖繪示待編碼記憶體之局部結構示意圖； 第2圖繪示本發明之非揮發性記憶體之製造方法流 程圖； 第3A圖繪示待編碼記憶體之局部結構示意圖； 第3B圖繪示遮罩之俯視圖； 第3C圖繪示具有圖案化植入阻抗層之待編碼記憶體 之俯視圖； • 第3D圖繪示第3C圖中沿剖面線AA’之剖面圖； 第4圖繪示本發明之非揮發性記憶體之讀取功能方 塊圖； 第5A圖繪示本發明之第一種多工器的控制訊號之產 生電路不意圖， 第5B圖繪示本發明之第二種多工器的控制訊號之產 生電路示意圖； 第6圖繪示本發明之非揮發性記憶體之寫入及讀取 鲁電路功能不意圖， 第7圖繪示本發明之非揮發性記憶體之寫入流程 圖；以及 第8圖繪示本發明之非揮發性記憶體之讀取流程 圖0 21 1342599
三達編號：TW3003PA-C 【主要元件符號說明】 ' 110 位元線 ' 120 字元線 > 130 待編碼記憶胞 10、10 0 .待編碼記憶體 20 :遮罩 2卜22、23 :開孔 13 0 a :第一記憶胞 • 130b:第二記憶胞 140 :絕緣層 150 :底材 210〜270 :步驟 300 :圖案化植入阻抗層 310、320、330 :編碼孔 400、600 :非揮發性記憶體 410、602 :非揮發性記憶胞陣列 ® 420、6G4 :感應放大器 425 :反向器 430 :多工器 440、650 :輸出埠 610 :第1紐資料輸入通道 612 :第1緩衝暫存器 613 :第1輸入多工器 614 :第1輸入反向器 22 1342599
三達編號：TW3003PA-C 620 :第η組資料輸入通道 622 :第η缓衝暫存器 623 :第η輸入多工器 624 :第η輸入反向器 ΝΜ0、ΝΜ1 : Ν型金氧半導體 ΡΜ0、ΡΜ1 : Ρ型金氧半導體 630 :第1組資料輸出通道 632 :第1輸出多工器 634 :第1輸出反向器 640 :第η組資料輸出通道 642 :第η輸出多工器 644 :第η輸出反向器 (5 > 23

Claims (1)

1342599 • — · ·'— 1 — 乃年/(?月丨夕日修(更)正本 20丨0/10/M修正 " 十、申請專利範圍--- • 1. 一種非揮發性記憶體之製造方法，包括： (a) 提供一待編碼記憶體，具有排成陣列之複數個待 編碼記憶胞； (b) 形成一植入阻抗材料層於該待編碼記憶體上； (c) 設置一遮罩於該待編碼記憶體上，該遮罩具有複 數個開孔，該些開孔之下方的部分該些待編碼記憶胞之數 量少於其餘該些待編碼記憶胞之數量； • (d)以該遮罩定義圖案於該植入阻抗材料層，以形成 一圖案化植入阻抗層，該圖案化植入阻抗層具有複數個編 碼孔，該些編碼孔露出部分之該些待編碼記憶胞； (e)離子植入露出之該些待編碼記憶胞，以定義未植 入離子之該些待編碼記憶胞為複數個第一記憶胞，並定義 植入離子之該些待編碼記憶胞為複數個第二記憶胞，該些 第一記憶胞及該些第二記憶胞分別具有一第二位元狀態 及一第一位元狀態； ® (f)反向定義該待編碼記憶體，使該些第一記憶胞及 該些第二記憶胞分別具有該第一位元狀態及該第二位元 狀態；以及 (g)比較導通該些第一記憶胞及該些第二記憶胞時， 分別通過該些第一記憶胞及該些第二記憶胞之一第一電 流值及一第二電流值與一參考電流值之大小，以定義該些 第一記憶胞及該些第二記憶胞分別具有一第二位元狀態 及一第一位元狀態。 24 1342599 > . 20 丨 0/10/14.修正 2. 如申請專利範圍第1項所述之製造方法，其中步 、 驟（g)中，該第一電流值係大於該參考電流值，該第二電 . 流值係小於該參考電流值。 3. 如申請專利範圍第2項所述之製造方法，其中步 驟（f)中’定義該第一電流值大於該參考電流值時該第一 記憶胞具有該第一位元狀態，該第二電流值小於該參考電 流值時第二記憶胞具有該第二位元狀態。 4·如申請專利範圍第3項所述之製造方法，其中該 第一位元狀態為〇，該第二位元狀態為卜 鲁 5·如申請專利範圍第1項所述之製造方法，其中步 驟（g)中，該第一電流值係小於該參考電流值，該第二電 流值係大於該參考電流值。 6·如申請專利範圍第5項所述之製造方法，其中步 驟（Ο中’定義該第一電流值小於該參考電流值時該第一 記憶胞具有該第一位元狀態’該第二電流值大於該參考電 流值時第二記憶胞具有該第二位元狀態。 7. 如申請專利範圍第6項所述之製造方法，其中該 籲 第一位元狀態為〇，該第二位元狀態為1。 8. 如申請專利範圍第1項所述之製造方法，其中步 驟（e)中，植入之物質為硼（b〇r〇n)。 9· 一種非揮發性記憶體之製造方法，包括： (a) 捷供一待編碼記憶體，具有排成陣列之複數個待 編碼記憶胞； (b) 計算欲編碼程式中一第一位元狀態及一第二位元 25 1342599 2010/10/14 修正 ‘ 狀態的數量； - (C)當該第一位元狀態之數量大於該第二位元狀態之 數量時，提供一遮罩，該遮罩具有複數個開孔，該些開孔 之數量與該第二位元狀態之數量相同； (d) 形成一植入阻抗材料層於該待編碼記憶體上； (e) 以該遮罩定義圖案於該植入阻抗材料層，以形成 一圖案化植入阻抗層，該圖案化植入阻抗層具有複數個編 碼孔，該些編碼孔露出部分之該些待編碼記憶胞； • (f)離子植入露出之該些待編碼記憶胞，以定義未植 入離子之該些待編碼記憶胞為複數個第一記憶胞，並定義 植入離子之該些待編碼記憶胞為複數個第二記憶胞，該些 第一記憶胞及該些第二記憶胞分別具有一第二位元狀態 及一第一位元狀態； (g)反向定義該待編碼記憶體，使該些第一記憶胞及 該些第二記憶胞分別具有該第一位元狀態及該第二位元 狀態；以及 ® (h)比較導通該些第一記憶胞及該些第二記憶胞 時，分別通過該些第一記憶胞及該些第二記憶胞之一第一 電流值及一第二電流值與一參考電流值之大小，以定義該 些第一記憶胞及該些第二記憶胞分別具有一第二位元狀 態及一第一位元狀態。 10. 如申請專利範圍第9項所述之製造方法，其中該 第一位元狀態為0，該第二位元狀態為1。 11. 如申請專利範圍第9項所述之製造方法，其中該 26 1342599 2010/10/14.修正 第一位元狀態為1，該第二位元狀態為0。 · 12. 如申請專利範圍第9項所述之製造方法，其中步 -驟（h)中，該第一電流值係大於該參考電流值，該第二電 流值係小於該參考電流值。 13. 如申請專利範圍第12項所述之製造方法，其中 步驟（g)中，定義該第一電流值大於該參考電流值時該些 第一記憶胞具有該第一位元狀態，該第二電流值小於該參 · 考電流值時該些第二記憶胞具有該第二位元狀態。 14. 如申請專利範圍第9項所述之製造方法，其中步 籲 驟（f)中，該第一電流值係小於該參考電流值，該第二電 流值係大於該參考電流值。 15. 如申請專利範圍第14項所述之製造方法，其中 步驟（g)中，定義該第一電流值小於該參考電流值時該些 第一記憶胞具有該第一位元狀態，該第二電流值大於該參 考電流值時該些第二記憶胞具有該第二位元狀態。 16. 如申請專利範圍第9項所述之製造方法，其中當 該第一位元狀態之數量小於該第二位元狀態之數量時，提 ® 供一第二遮罩，該第二遮罩具有複數個第二開孔，該些第 二開孔之數量與該第一位元狀態之數量相同。 17. 如申請專利範圍第16項所述之製造方法，更包 括： (i)以該第二遮罩定義圖案於該植入阻抗材料層，以 形成一第二圖案化植入阻抗層，該第二圖案化植入阻抗層 具有複數個第二編碼孔，該些第二編碼孔露出部分之該些
27 1342599 2010/10/14 修正 待編碼記憶胞； (j )離子植入露出之該些待編碼記憶胞’以定義植入 離子之該些待編碼記憶胞為複數個第三記憶胞，並定義未 植入離子之該些待編碼記憶胞為複數個第四記憶胞；以及 (k)比較導通該些第三記憶胞及該些第四記憶胞時， 分別通過該些第三記憶胞及該些第四記憶胞之一第三電 流值及一第四電流值與一參考電流值之大小，以定義該些 第三記憶胞及該些第四記憶胞分別具有該第一位元狀態 • 及該第二位元狀態。 18. 如申請專利範圍第17項所述之製造方法，其中 步驟（k)中，該第三電流值係小於該參考電流值，該第四 電流值係大於該參考電流值。 19. 如申請專利範圍第9項所述之製造方法，其中離 子植入露出該些待編碼記憶胞之步驟中，植入之物質為硼 (boron) ° 20. —種如申請專利範圍第1項或第9項所述之非揮 0發性記憶體的寫入方法，包括： (a) 提供一待編碼記憶體，該待編碼記憶體之記憶胞 於程式化後與程式化前分別具有一第一位元狀態及一第 二位元狀態； (b) 計算一欲編碼程式資料中該第一位元狀態及該第 二位元狀態的數量； (c) 當該第一位元狀態之數量大於該第二位元狀態之 數量時，反向定義該欲編碼程式資料；以及 28 1342599 201^/10/14 修正 (d) 將該欲編碼程式資料寫入該待編碼記憶體中。 21. 如申請專利範圍第20項所述之寫入方法，更包 括： (e) 當該第一位元狀態之數量小於該第二位元狀態之 數量時，保持原來之位元狀態定義寫入該待編碼記憶體 中。 22. 如申請專利範圍第20項所述之寫入方法，其中 該欲編碼程式資料更區分為第1到第η組*步驟（b)更包 括： (bl)計算各該第1到第η組欲編碼程式資料中，該第 一位元狀態的數量及該第二位元狀態的數量； 其中，步驟（c)更包括： (cl)當各該第1到第η組欲編碼程式資料中，該第一 位元狀態之數量大於該第二位元狀態之數量時，反向定義 該組欲編碼程式資料。 23. 如申請專利範圍第22項所述之寫入方法，其中 該待編碼記憶體更包括η個資料輸入通道，根據通過之資 料輸入通道區分該欲編碼程式資料為第1到第η組。 24. 如申請專利範圍第22項所述之寫入方法，更包 括： (Ο當各該第1到第η組欲編碼程式資料中，該第一 位元狀態之數量小於該第二位元狀態之數量時，保持原來 之位元狀態定義寫入該待編碼記憶體中。 25. 如申請專利範圍第20項所述之寫入方法，更包 1342599 20HV10/14 修正 括： (g )反向定義該待編碼記憶體寫入該欲編碼程式資料 後，剩餘之記憶胞的位元狀態。 26. 如申請專利範圍第20項所述之寫入方法，其中 該待編碼記憶體更包括至少一輸入多工器（MUX)，用以根 據該第一位元狀態及該第二位元狀態之數量，以決定寫入 之該欲編碼程式資料是否需反向定義。 27. —種如申請專利範圍第1項或第9項所述之非揮 • 發性記憶體的讀取方法，係用以讀取如申請專利範圍第20 項所述之該待編碼記憶體，包括： (a) 讀取該欲編碼程式資料； (b) 檢查該欲編碼程式資料是否反向定義；以及 (c) 若該欲編碼程式資料為反向定義，則再反向定義 一次後輸出。 28. 如申請專利範圍第27項所述之讀取方法，更包 括： ® (d)若該欲編碼程式資料無反向定義，保持原來之位 元狀態定義輸出。 29. 如申請專利範圍第27項所述之讀取方法，其中 該欲編碼程式資料更區分為第1到第η組，步驟（b)更包 括： (bl)檢查各該第1到第η組欲編碼程式資料是否反向 定義； 其中，步驟（c)更包括： 1342599 ,. 2010/10/14.修正 (cl)若任一該第1到第η組欲編碼程式資料為反向定 、 義，則再反向定義一次該組欲編碼程式資料後輸出。 30. 如申請專利範圍第27項所述之讀取方法，更包 括： (e) 當任一該第1到第η組欲編碼程式資料無反向定 義，保持該組欲編碼程式資料原來之位元狀態定義輸出。 31. 如申請專利範圍第27項所述之讀取方法，更包 括： (f) 再次反向定義寫入該欲編碼程式資料後，該待編 Φ 碼記憶體剩餘之記憶胞的位元狀態後輸出。 32. 如申請專利範圍第27項所述之讀取方法，其中 該待編碼記憶體更包括至少一輸出多工器（MUX)，用以根 據該欲編碼程式資料是否反向定義》以決定該欲編碼程式 資料是否需再反向定義一次後輸出。 33. 如申請專利範圍第27項所述之讀取方法，更包 括： (g) 再次反向定義該待編碼記憶體寫入該欲編碼程式 ® 資料後，剩餘之記憶胞的位元狀態後輸出。
31
TW096108273A 2006-08-17 2007-03-09 Method for manufacturing, programming and reading of non-volatile memory TWI342599B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW096108273A TWI342599B (en) 2006-08-17 2007-03-09 Method for manufacturing, programming and reading of non-volatile memory
US11/889,804 US20080043543A1 (en) 2006-08-17 2007-08-16 Method for manufacturing, writing method and reading non-volatile memory

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW95130275 2006-08-17
TW096108273A TWI342599B (en) 2006-08-17 2007-03-09 Method for manufacturing, programming and reading of non-volatile memory

Publications (2)

Publication Number Publication Date
TW200812000A TW200812000A (en) 2008-03-01
TWI342599B true TWI342599B (en) 2011-05-21

Family

ID=39101235

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096108273A TWI342599B (en) 2006-08-17 2007-03-09 Method for manufacturing, programming and reading of non-volatile memory

Country Status (2)

Country Link
US (1) US20080043543A1 (zh)
TW (1) TWI342599B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101292574B1 (ko) * 2007-10-08 2013-08-16 삼성전자주식회사 멀티 비트 프로그래밍 장치 및 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6418059B1 (en) * 2000-06-26 2002-07-09 Intel Corporation Method and apparatus for non-volatile memory bit sequence program controller
US6563745B1 (en) * 2001-12-14 2003-05-13 Matrix Semiconductor, Inc. Memory device and method for dynamic bit inversion
US6941495B2 (en) * 2002-02-15 2005-09-06 Intel Corporation Low cost built-in self test state machine for general purpose RAM testing
US6879201B1 (en) * 2002-04-01 2005-04-12 Xilinx, Inc. Glitchless pulse generator
DE102006003933A1 (de) * 2005-01-26 2006-08-03 Infineon Technologies Ag Integrierte Speichereinrichtung und Verfahren zum Betreiben einer integrierten Speichereinrichtung
US7203265B2 (en) * 2005-06-16 2007-04-10 Hewlett-Packard Development Company, L.P. Synchronous counting circuit

Also Published As

Publication number Publication date
TW200812000A (en) 2008-03-01
US20080043543A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
TWI300562B (en) Adaptive algorithm for mram manufacturing
JPH0513776A (ja) 半導体記憶装置
US20070266296A1 (en) Nonvolatile Memory with Convolutional Coding
EP0627742B1 (en) Semiconductor memory device
TW200537511A (en) Nonvolatile semiconductor memory device
TW200423151A (en) Semiconductor memory device
JPH1145590A (ja) プロセス変量による多論理値記憶用メモリ回路及び方法
US6317362B1 (en) Semiconductor memory device
US5386381A (en) Mask read only memory (ROM) for storing multi-value data
TWI342599B (en) Method for manufacturing, programming and reading of non-volatile memory
JP5368266B2 (ja) 半導体不揮発記憶回路
KR100794482B1 (ko) 극후반 프로그래밍 롬 및 제조 방법
TWI292151B (en) Half density rom embedded dram
US4897815A (en) High-speed write type nonvolatile semiconductor memory
JP2000101050A (ja) 半導体記憶装置およびメモリセルのレイアウト方法
TW201123431A (en) A novel high speed two transistor/two bit NOR read only memory
CN100580813C (zh) 非易失性存储器的制造方法
US7305638B1 (en) Method and system for ROM coding to improve yield
JP3506668B2 (ja) 読み出し専用不揮発性メモリの製造方法
CN101661797B (zh) 非易失性存储器的制造方法、写入方法及读取方法
CN107978336B (zh) 多位元三维偏置印录存储器
JP3285016B2 (ja) 半導体装置の製造方法、プログラムパターン径設定方法及びプログラムパターン径設定プログラムを記録した記録媒体
JP3857458B2 (ja) 不揮発性半導体記憶装置
JP2003317497A (ja) 半導体集積回路装置の製造方法
KR960010074B1 (ko) 독출전용 메모리장치의 결함 구제 방법