TWI336960B - Optoelectronic semiconductor chip and a method of manufacturing the same - Google Patents
Optoelectronic semiconductor chip and a method of manufacturing the same Download PDFInfo
- Publication number
- TWI336960B TWI336960B TW095135959A TW95135959A TWI336960B TW I336960 B TWI336960 B TW I336960B TW 095135959 A TW095135959 A TW 095135959A TW 95135959 A TW95135959 A TW 95135959A TW I336960 B TWI336960 B TW I336960B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- semiconductor
- carrier layer
- semiconductor wafer
- plating
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 258
- 230000005693 optoelectronics Effects 0.000 title claims description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 235000012431 wafers Nutrition 0.000 claims description 111
- 238000007747 plating Methods 0.000 claims description 97
- 229910052751 metal Inorganic materials 0.000 claims description 58
- 239000002184 metal Substances 0.000 claims description 58
- 238000000576 coating method Methods 0.000 claims description 57
- 239000011248 coating agent Substances 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 42
- 230000005855 radiation Effects 0.000 claims description 35
- 239000010409 thin film Substances 0.000 claims description 26
- 150000001875 compounds Chemical class 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 238000005240 physical vapour deposition Methods 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 claims description 2
- 230000001427 coherent effect Effects 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 230000008020 evaporation Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 190
- 230000008901 benefit Effects 0.000 description 7
- 239000000203 mixture Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- -1 nitride compound Chemical class 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 239000000615 nonconductor Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 150000001495 arsenic compounds Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000009417 prefabrication Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/641—Heat extraction or cooling elements characterized by the materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Photovoltaic Devices (AREA)
- Electroplating Methods And Accessories (AREA)
Description
1336960 · T— ---L - — -|~-_ |0,3曰修f例 九、發明說明: · 【發明所屬之技術領#】 本發明係一種光電半導體晶片。 【先前技術】 i 在製造晶片的過程中’通常需要經過複雜的製程步 驟才能夠將預先製好的半導體晶片的半導體本體固定 在一個與半導體本體分開的預先製好的載體上,這些複 雜的製程步驟主要是以接合或焊接的方式將半導體本 • 體固定在載體上。 【發明內容】 ,, 本發明的目的是提出一種能夠以高效率且簡單的 方法(尤其是從輻射輸出的角度來看)製造的光電半導 體晶片。 採用真有本發明之申請專利範圍第1項之特徵的 光電半導體晶片及第16項之特徵的方法即可達到上述 _ 目的。本發明之申請專利範中其他附屬於獨立申請項目 的內容爲本發明的各種有利的改良方式及實施方式。 本發明的光電半導體晶片具有一個薄膜半導體本 體及一個設置在半導體鍍層系統上負責承載薄膜半導 體本體的載體層,其中薄膜半導體本體具有一個含有產 生輻射的活性區的半導體鍍層系統。 設置在半導體鍍層系統上的載體層的作用是承載 薄膜半導體本體,也就是提供固定薄膜半導體本體所需 的機械支撐。因此本發明的光電半導體晶片不需要用到 1336960 年月日修正替換頁 預先製好的半導體本體來固定(以接合方式固定)薄g 半導體本體的半導體鍍層系統。本發明的方法是以在薄 • 半導體本體的半導體鍍層系統上形成(尤其是以成型或 疊層方式形成)載體層的方式,達到不需要以複雜的接 合步驟將半導體鍍層系統固定在載體上的目的。相較於 具有一個固定在分開的載體上的半導體鑛層系統的半 導體晶片的製造而g ’本發明的光電半導體晶片的製造 更爲簡單。由於不必將半導體半導體鍍層系統固定在一 • 個分離的載體上’因此可以降低製造半導體晶片的成 本。 .· 依據本發明的內容,可以將薄膜半導體本體視爲一 種不包含製造基板的半導體本體,或是—種製造基板被 « 弄薄的半導體本體。所謂製造基板是指在其上形成半導 體鍍層系統的基板。製造基板被弄薄或是完全去除後, 半導體鍍層系統的機械穩定性最好是完全由載體層來 0 承擔。也就是說在半導體鍍層系統上形成的載體層可以 提供半導體鍍層系統足夠的機械穩定性,因此不需要再 由製造基板來固定半導體鍍層系統。 以磊晶生長的方式製造半導體鍍層系統是以生長 基板作爲製造基板。薄膜半導體本體的載體層會隨著製 造基板而變化。半導體鍍層系統的製造基板經常必須滿 足很嚴苛的要求,例如對於生長基板上供磊晶生長用的 結晶面的要求。由於薄膜半導體本體的載體層不同於製 造基板,因此載體層不一定要具有半導體鍍層的製造所 -6- 1336960 年ft! 3修正梦換頁 要求的特性,也就是說相對於製造基板的選擇而言,載 體層的選擇可以有更大的自由空間。製作載體層的材料 要能夠讓載體層可以在半導體鍍層系統上形成,尤其是 可以成型或是疊層。例如,能夠使載體層達到最佳化的 導熱性的材料就有很大的選擇空間。由於活性區與外部 導熱元件之間的導熱效果獲得改善,因此本發明的半導 體晶片的效能可以獲得提升。 本發明提出的製造光電半導體晶片的方法是先在 基板上爲半導體晶片的半導體本體設置一個具有產生 輻射的活性區的半導體鍍層系統。接著在半導體鍍層系 統上形成一個載體層,然後再將基板去除掉。 以上提及的基板可以是半導體鍍層系統的製造基 板,或是一種與製造基板不同的基板。除了將基板整個 去除掉之外,例如以剝離方式將基板整個去除掉’也可 以只是將基板弄薄。半導體鏟層系統最好是完全由載體 層支撐住,因此如果不使用載體層,薄膜半導體本體上 的半導體鍍層系統受損的風險就會因爲未能獲得所需 的機械支撐而大幅升高。 去除基板的方法包括蝕刻、雷射切割、以及水刀切 割等方法蝕刻法也很適於用來將基板弄薄。 最好是將基板整個去除(或幾乎整個去除)。將》板 去除的一個優點是可以降低對原先被基板覆蓋住的半 導體鍍層系統部分進行下一步處理的困難度。 最好是將載體層設置在半導體鍍層系統背對基丰反 1336960 #9.¾曰¥替換頁 的那一個面上。這樣做的好處是可以使去除基板(或‘是 將基板弄薄)的工作變得更簡單。 以上描述的特徵及將在下面說明的特徵均同時適 用於本發明的光電半導體晶片及本發明的方法,原因是 本發明的方法最適於用來製造本發明的光電半導體晶 片。 本發明的一種特別有利的實施方式是使用自我支 撐的載體層。 • 載體層厚度的下限値應大於等於l〇Mm,尤其是大 於等小20μιη ’或最好是大於等於5〇um,上限値應小於 , 等於500nm,尤其是小於等於300um,或最好是小於等 於200μπι。實驗證明,載體層的厚度應介於大於等於 ΙΟμιη至小於等於500μιη之間,尤其是介於大於等於 20μιη至小於等於300um之間,或最好是介於大於等於 50μιη至小於等於200μπι之間。 φ 上述厚度的載體層特別適於提供半導體鍍層系統 所需的機械支撐。最好是盡可能選擇厚度較小的載體 層,以達到在半導體鍍層系統能夠獲得足夠的機械支撐 的同時,也不致於無謂的提高載體層厚度的目的。厚度 相對較薄的載體層的一個特徵是熱阻較小,因此與外部 導熱元件之間的導熱效果較佳。此外,厚度相對較薄的 載體層的熱膨脹係數與半導體鍍層系統的熱膨脹係數 的差異也比較小。因此可以降低因載體層的熱膨脹係數 與半導體鍍層系統的熱膨脹係數的差異導致半導體鍍 1336960 年月日修正替換頁 3λ Cl:- 厚度最好 層系統受損的風險。基於上述理由,載體層的 是訂在大於等於50μηι至小於等於ΙΟΟμιη之間 本發明的另外一種有利的實施方式是將載體層與 半導體鑛層系統結合在一起’以達到機械上的固定效 果。載體層可以經由這種結合方式被設置在薄膜半導體 本體的半導體鏟層系統上》這種實施方式的優點是不需 要在載體層及半導體鍍層系統之間另外設置__個將二 者連接在一起但並不具備其他機能性鍍層(例如反射層) 的連接層(例如一個黏著層、接合層、或是焊接層)。 本發明的另外一種有利的實施方式是利用一種薄 膜法將載體層設置在半導體鍍層系統上。薄膜法通常是 用來形成厚度較薄的自我支撐的鍍層。本發明是利用薄 膜法形成具有機械支撐能力的載體層。 在載體層的形成過程中,最好是以漸進方式使載體 層逐漸變厚的沉積在半導體鍍層系統上。最好是以沉積 方法在半導體鍍層系統上沉積出載體層。沉積法通常是 用來形成厚度較薄的非自我支撐的鍍層。本發明是利用 沉積法形成具有機械支撐能力的鍍層。沉積法可以經由 調整沉積時間來調整載體層的厚度,沉積時間愈長,所 形成的載體層的厚度通常愈厚。 最好是以物理氣相沉積法(PVD : Physical Vapor Deposition)或化學氣相沉積法(CVD : Chemical Vapor Deposition)在半導體鏟層系統上沉積出載體層。一種特 別有利的方式是濺射法(尤其是活性濺射法)、雷射輔助 1336960
^.¾•日%替換頁I 法(例如使用脈衝式雷射的沉積法)、或是蒸鍍法~ ' 體鍍層系統上沉積出載體層。雷射輔助法和濺射法是不 一樣的,濺射法通常是利用離子轟擊將要沉積出的物質 的粒子從一個標靶離析出來,而雷射輔助法則是利用雷 射(尤其是脈衝式雷射)將要沉積出的物質的粒子離析 出來。此外,也可以利用電漿輔助的物理氣相沉積法 (PVD)、化學氣相沉積法(CVD)、或是電漿加強式化學氣 相沉積法(PECVD)將載體層沉積出來。 和只能用來形成金屬鍍層的電鍍法不一樣的是,以 上提及的方法也可以用來形成非金屬鍍層。載體層最好 是一種非金屬鍍層,而且最好是不同於電鑛層。 載體層可以是一個多晶層或是非晶形層。例如,可 以將載體層製作成陶瓷層。載體層最好含有氮化鋁(例 如Α1Ν)或氧化鋁(例如Α10或Al2〇〇,因爲這種材料很 適合被用來製造載體層,尤其是適合以濺射法被被用來 製造載體層。Α1Ν的特點是導熱性特別好。 本發明的另外一種有利的實施方式的載體層是電 絕緣的(也就是將載體層製作成一種電絕體體)及/或載 體層對在活性區內產生的輻射具有吸收性。 載體層的製造可以將重點放在載體層的熱承載特 性及機械承載特性,光學特性及/或電學特性則可以不 列入考量。最好是以電絕緣材料及/或對在活性區內g 生的輻射不透明的材料來製作載體層。 此外,載體層最好是不同於一種磊晶生長的單片準 -10- 1336960 __ 年#·修喷換頁 基板(例如一種生長到半導體鍍層系統內的準基板),也 就是說不同於一種磊晶生長至未承受任何機械負載的 厚度的半導體層。這樣做的好處是可以縮短成本高昂的 磊晶生長時間,而將半導體晶片的製造成本控制在一個 ' 可以接受的範圍內。 本發明的另外一種實利的實施方式的載體層具有 —個多鍍層結構,因此可以提高製作載體層的自由度。 例如,可以經由調整多鍍層結構各單一鍍層的厚度及成 • 分,使多鍍層結構的熱膨脹係數能夠與半導體鍍層系統 的熱膨脹係數配合。這樣就可以降低因受熱造成半導體 ,. 鍍層系統或活性區受損的風險,也可以降低因受熱造成 半導體鍍層系統從載體層上脫落的風險。這種多鍍層結 構最好包括多個依序設置在半導體鑛層系統上的鏟 層,例如包括兩個按以上提及的方式製造的載體層(必 要時這兩個載體層可以各自具有不同的成分)。 φ 本發明的另外一種實利的實施方式是在載體層及 薄膜半導體本體之間設有一個含有金屬的鍍層,尤其是 一個以金屬或合金爲主要成分的鍍層。最好是在形成載 體層之前將這個含有金屬的鍍層設置在半導體鍍層系 統背對基板的那個面上。 這個含有金屬的鍍層最是一個金屬層或合金層。適 於用來製作這個含有金屬的鍍層的金屬或合金包括 Al' Ag、Au、Pt、或是至少含有一種前述金屬的合金, 例如AuGe或AuSn。 -11- 1336960 _ ^•月3•曰蟹替換頁 可以將這個含有金屬的鍍層製作成一個將在活性 區內產生的輻射反射回去的反射層,以降低在活性區內 產生的輻射被載體層吸收的風險。此外,還可以經由反 射層的反射提高通過薄膜半導體本體背對反射層的那 個表面從半導體晶片輸出的輻射功率。 此外,也可以將這個含有金屬的鍍層製作成一個與 半導體晶片形成導電接觸的接觸層。必要時這個含有金 屬的鍍層也可以同時作爲接觸層及反射層。只要將這個 φ 含有金屬的鍍層製作成接觸層,半導體晶片就可以直接 經由這個接觸層與外部形成導電接觸。例如,這個接觸 層可以直接與一條壓焊絲連接。因此這種實施方式可以 不必另外設置一個連接層》 ^ 除了以上提及的特點外,薄膜半導體晶片(也就是 一種具有一個設置在載體層上的薄膜半導體本體的半 導體晶片)還具有以下的特點: --在產生輻射的磊晶鍍層系統面對載體層的那個主平 ® 面上設置或形成一個反射層,例如一個含有金屬的 反射層,這個反射層至少能夠將一部分在磊晶鍍層 系統內產生的電磁輻射反射回去; --磊晶鍍層系統的厚小於或等於2〇um,尤其是小於或 等於ΙΟμιη ;及/或 …磊晶鍍層系統至少含有一個半導體層,這個半導體 層至少有一個面具有一個混合結構,在理想情況 下’這個混合結構能夠在嘉晶生長的嘉晶鑛層系統 -12· 1336960 內形成近似各態遍歷的光線分佈,也就是說這個混 合結構具有一種最大可能的各態遍歷隨機散射性 肯巨。 在 I. Schnitzer et al.,Appl· Phys. Lett. 63(16), 1993年10月18日,2174-2176頁中有關於薄膜發光二 極體晶片的基本原理的說明。 對具有一個反射層(例如含有金屬的鍍層)的薄膜 半導體晶片而言,在薄膜半導體本體及載體層之間輻射 幾乎都是通過薄膜半導體本體背對載體層那個表面發 射出去。這種薄膜半導體晶片的輻射特性相當於郎伯特 (Lambertschen)表面輻射器的餘弦狀輻射特性。 本發明的另外一種有利的實施方式是半導體晶片 (尤其是半導體鍍層系統或活性區)至少含有—種ιπ-ν 化合物半導體材料,或是半導體晶片(尤其是半導體鍍 層系統或活性區)的主要成分爲III-V化合物半導體材 料。 氮化物化合物半導體、磷化物化合物半導體、以及 砷化物化合物半導體等化合物半導體材料均適於用來 製作高效率半導體晶片的半導體镀層系統’尤其適於用 來製作高量子效率的活性區。 所謂”以氮化物化合物半導體材料作爲主要成 分”是指半導體鍍層系統至少有一部分具有氮化物/V· 化合物半導體材料,而且其通式最好是AlnGamlnmN, 其中OSnSl,OSmSl,n + mSl,且最好是m爹0及/ -13- 1336960 年9fl· 換冥j 或n尹〇。當然這種材料的實際成分並不是一定必須完 全符合這個通式’而是可以另外含有不至於對 AhGamlnmN材料的物理特性造成太大影響的一種或 數種摻雜物質或是其他成分。爲了簡化起見,以上的通 ' 式僅含有構成這種材料的晶格的重要成分(Al、Ga、ιη、 N)’即使這些成分有一小部分可以被其他的物質取代。 同樣的,所謂”以磷化物化合物半導體材料作爲主 要成分”是指半導體鍍層系統至少有一部分具有磷化 • 物/V-化合物半導體材料,而且其通式最好是
AhGamlni.n.mP,其中 OSnS 1,OSmS 1,n + mS 1,且最 . 好是m#0及/或η尹0。當然這種材料的實際成分並不是 一定必須完全符合這個通式,而是可以另外含有不至於 對AhGadnmP材料的物理特性造成太大影響的—種 或數種摻雜物質或是其他成分。爲了簡化起見,以上的 通式僅含有構成這種材料的晶格的重要成分(A卜Ga、 | In、P),即使這些成分有一小部分可以被其他的物質取 代。 同樣的,和"以氮化物化合物半導體材料作爲主要 成分”及”以磷化物化合物半導體材料作爲主要成 分”一樣,所謂的”以砷化物化合物半導體材料作爲主 要成分"是指半導體鑛層系統至少有一部分具有砷化ι 物/V·化合物半導體材料,而且其通式最好是 AlnGamIni-n-mAs ’ 其中 OSnSl,OSm客 1,n + m客 1,且 最好是m#0及/或η ^0。當然這種材料的實際成分並不 -14- 1336960 年月日修正替換頁 曰 90« 士—2------- 是一定必須完全符合這個通式,而是可以另外含有不至 於對AhGamlnmAs材料的物理特性造成太大影響的一 種或數種摻雜物質或是其他成分。爲了簡化起見,以上 的通式僅含有構成這種材料的晶格的重要成分(A1、
Ga、In、As)’即使這些成分有一小部分可以被其他的 物質取代。 氮化物化合物半導體材料特別適於用來製作產生 紫外線至藍光輻射的活性區,磷化物化合物半導體材料 ® 特別適於用來製作產生黃光輻射至紅光輻射的活性 區’砷化物化合物半導體材料特別適於用來製作產生紅 、外線輻射的活性區。一種有利的方式是將半導體晶片製 , 作成產生可見光的半導體晶片。 本發明的另外一種有利的實施方式是將半導體晶 片製作成產生非同調輻射的無諧振器的晶片,例如發光 二極體晶片。和具有諧振器(例如雷射)的晶片不同的 % 是’無諧振器的晶片的整個表面都可以被用來作爲發射 表面,而且製造成本也比較低。 本發明的另外一種有利的實施方式是以本發明的 方法同時在晶圓集合體(wafer assemblage)內製造許多 個半導體晶片,或是將本發明的方法應用在晶圓集合體 內。 這種實施方式是爲本發明的方法在基板上設置一 個用來形成許多個半導體本體用的半導體鍍層結構。由 於在晶圓集合體內可以製造許多個半導體晶片,因此可 -15- 1336960 替換頁 以降低每個半導體晶片的製造成本。按照本發明的方法 在半導體鍍層結構上形成的載體層可以作爲半導體鍍 層結構係被設計用來製作許多個半導體本體的半導體 晶圓的載體層。 在將半導體晶片從晶圓集合體中一個一個分開 時,可以形成一個與以本發明的方法製造的半導體晶片 的載體層相鄰的側面。 一種有利的方式是將載體層製作成一個不會被半 導體本體最外面的側面圍住的鍍層。另外一種有利的方 式是將載體層的表面製作原平坦狀,尤其是載體層背對 半導體材料的那個面及/或面對半導體材料的那個面。 【實施方式】 以下以配合圖式及實際的實施方式對本發明的其 他特徵及有利的實施方式做進一步的說明: 第1圖中的第1Α圖至第1F圖顯示以本發明的方法 在晶圓集合體內製造許多個光電半導體晶片的一種實 施方式的各個中間步驟的斷面示意圖。 如第1Α圖所示,第一個步驟是在基板(1)上製作一 個具有產生輻射的活性區(3)的半導體鍍層結構(2)。 基板(1)含有砷化鎵(GaAs),半導體鍍層結構(2)最 好是以磊晶生長的方式在基板(1)上生長出來,這樣基 板(1)就可以構成半導體鍍層結構(2)的生長基板。活性 區(3)及/或半導體鍍層結構(2)應以通式爲AhGamlnmP 的材料爲主要成分,且最好是m—O及/或n^O,以通式 -16- 1336960 年姚没修嘮換頁! --—_ ——— .· 爲 AhGai^As的材料爲主要成分則更佳,且最好是 OSx各1(其中最好是x>0)。砷化鎵基板對於活性區或半 導體鍍層結構在InGaAlP材料(也可以含有其他的成分) 上的磊晶生長特別有利。 活性區(3)最好具有一個雙異質結構,或是—個單 量子井結構或多量子井結構。由於這一類的結構可以達 到很高的內部量子效率,因此能夠以很高的效率產生輻 射。此處所使用的”量子井結構” 一詞並未說明量子井 結構的維度,也就是說量子井結構可能是指量子槽、量 子線、或是量子點,也可能是這三種結構的任意組合。 如第1B圖所示,下一個步驟是在半導體鍍層結構 (2)背對基板(1)的表面(4)上形成一個表面結構(5)。表面 結構(5)可以在一個半導體層內被形成’例如在一個半 導體鍍層結構(2)最好是被限定在背對基板U)的那個面 上的p型導電的半導體層內形成。可以利用蝕刻(例如 濕式化學蝕刻或乾式化學蝕刻)或是具有適當結構的掩 膜在半導體鍍層結構(2)內形成表面結構(5)。最好是在 表面(4)上設置一個依據所需要的表面結構而空出缺口 的掩膜。這樣就可以經由掩膜的缺口來產生表面結構’ 然後再將掩膜去除掉。 在必要的情況下,也可利用表面粗化的方式產生表 面結構,例如以噴砂法產生表面結構。在這種情況下’ 最好是將整個表面粗化,而不必以掩膜定義所需要的表 面結構。 -17- 1336960 •曰聲替換頁 表面結構(5)可以具有許多個最好是彼此等距的凹 槽,例如截錐體形、圓錐體形、或是稜柱體形的凹槽。 凹槽的寬度會隨著與活性區的距離變大而沿著橫向方 向(最好是平行於活性區)逐漸變大。 經由表面結構(5)可以在要製造出來的半導體晶片 內以很簡單的方式從結構化的表面將輻射反射回去,而 且反射角的分佈範圍很廣。由於表面結構的關係,在活 性區(3)內產生的輻射在半導體材料內發生延伸全反射 • 的機率會降低,因此可以提高半導體晶片的半導體材料 的輻射輸出效率。 .. 如第1C圖所示,下一個步驟是在半導體鍍層系統 ’ 背對基板(1)的那一個面上設置一個含有金屬的鍍層 (6),例如以蒸鍍法製作這個含有金屬的鍍層(6)。含有 金屬的鍍層(6)最好是一個金屬化鍍層,例如由金(Au) 或合金AuGe構成的金屬化鍍層。此外,含有金屬的鍍 I 層(6)的整個面積最好都與活性區(3)以導電接通的方式 連接在一起’這樣含有金屬的鍍層(6)就可以被用來作 爲與要製造出來的半導體晶片形成導電接觸的接觸 層。尤其是可以將含有金屬的鍍層(6)直接設置在半導 體材料上。此外,也可以將含有金屬的鍍層(6)製作成 能夠將在活性區內產生的輻射反射回去的反射層。另外 一個特徵是含有金屬的鍍層(6)最好是延伸到表面結構 內。 必要時也也可以使含有金屬的鍍層(6)具有多個鍍 -18- 1336960 年月日修正替換頁 00 0 3 —— 層(未在圖式中繪出),這些鍍層可以包括接觸層:射 層。這樣做的好處是可以讓每一個鍍層都聚焦於一個單 一的功能,例如形成導電接觸或是反射輻射的功能。 必要時可以在含有金屬的鏟層(6)及半導體材料之 間另外設置一個絕緣層(未在圖式中繪出),例如一個含 有氮化矽(Si Ν)的絕緣層。這個絕緣層可以作爲介電反 射層。爲了使含有金屬的鍍層(6)與活性區能夠形成導 電連接,最好在接觸位置在絕緣層上留出缺口。 含有金屬的鍍層(6)的厚度最好是厚到能夠使含有 金屬的鍍層(6)背對活性區(3)的那一個面是平坦的。爲 此可以用含有金屬的鏟層(6)將表面結構(5)塡滿到在含 有金屬的鍵層(6)背對表面結構(5)的那一個面上形成一 個平坦的表面的程度》 如第1D圖所示,下一個步驟是在含有金屬的鍍層 (6) 上沉積出一個載體層(7)。 可以利用濺射法在半導體鍍層系統上形成載體層 (7) 。氮化鋁(例如A1N )及氧化鋁(例如A1 0或A h ◦ 3)均很 適合作爲製作載體層的材料。此外,也可以將載體層(7) 製作成非晶形鏟層或多晶形鍍層,例如製作成陶瓷層。 由於氧化銘及氮化銘都具有很好的導熱性,因此在產生 輻射時產生的熱能可以很容易的從半導導材料被排 出。必要時可以用活性濺鍍及/或雷射輔助濺鍍的方式 進行源鍵作業。由於氮化鋁是一種電絕緣體,因此最好 是利用含有金屬的鏟層(6)形成活性區(3)的導電接觸。 -19- 年ί修贷換頁 載體層(7)係自我支撐,而且其上下兩面最好都是 平坦的,因此載體層(7)能夠支撐其本身的重量,並提 供半導體鍍層結構(2)足夠的機械支撐。載體層的厚度 應在大於等於50μηι至小於等於200μιη間,而且最好是 在大於等於5〇um至小於等於100 μιη間,這個厚度範圍 的載體層除了具有足夠的剛性外,從散熱的觀點來看也 能夠有效的將活性區產生的熱能排出去。由於可以將含 有金屬的鍍層製作成反射層,因此必要時也可將載體層 (7)製作成可以吸收要產生的輻射,而且這樣做並不會 大幅提高輻射真正被吸收到載體層(7)內的危險。也可 以將載體層製作成可以被輻射穿透,尤其是以一種輻射 可穿透的材料或一種具有相同效果的材料成分來製作 載體層。 除了以濺鍍法製作載體層外,還可以根據製作載體 層的材料選擇其他的沉積法來形成(尤其是疊層)載體 層,例如化學氣相沉積法(CVD)、物理氣相沉積法 (PVD)、或是蒸鍍法。最好是選擇能夠形成非晶形鍍層 或多晶形鍍層的方法,尤其是能夠形成陶瓷鍍層的方 法。電漿加強式化學氣相沉積法(PECVD)也是一種形成 載體層的適當方法。 此外’也可以用一個多鍍層結構(最好是具有多個 不同成分的單一鍍層,例如氮化鋁鑛層及氧化鋁鍍層) 作爲載體層(7),這樣做的好處是可以提高製作載體層 的自由度,例如可以使載體層(7)的熱膨脹係數能夠與 1336960 •%9? 3?修4替換頁 _ »·__ 半導體鍍層系統的熱膨脹係數配合。當然,隨著鍍層數 的加,載體層的熱阻抗通常也會跟著升高,因此應盡可 能將鍍層數壓低,例如不超過5個鍍層。一種特別有利 的實施方式是載體層只有一個鍍層。 由於在晶圓集合體內載體層(7)是在活性區(3)上形 成,或是直接在含有金屬的鍍層(6)上形成,因此不需 要進行將一個在晶圓集合體外預先製作好的載體固定 (例如焊接或黏著)在半導體鍍層結構(2)上的步驟,因而 φ 使製造方法得以簡化。 如第1E圖所示,下一個步驟是將基板(1)從半導體 鍍層結構(2)移除。例如以蝕刻或雷射切割等方法將基 1 板(1)去除掉。 〆 帶有設置在載體層(7)上的半導體鑛層結構(2)的晶 圓集合體的機械穩定性完全是由載體層提供。 下一個步驟是將半導體鍍層結構(2)結構化,以便 在載體層(7)上形成許多個半導體本體(8),而且每個半 ® 導體本體(8)彼此都隔著一個空隙(9)。在半導體鍍層結 構(2)結構化後形成的每一個半導體本體(8)都具有一個 含有產生輻射的活性區(3)的半導體鍍層系統(20)。利用 蝕刻以及適當的掩膜即可完成半導體鍍層結構(2)的結 構化作業,然後再將掩膜去除。 一種有利的方式是將晶圓集合體背對載體層(7)的 那一個面結構化,以便露出含有金屬的鍍層(6)。由於 生長基板從半導體鍍層結構(2)被去除,因此半導體本 -21- 知?3·日修S替換頁 體(8)被製作成薄膜半導體本體。 接著可以沿著穿過空隙(9)的直線(10)將光電半導 體晶片(12)從晶圓集合體中一個一個分開’例如以鋸開 的方式在空隙範圍內將光電半導體晶片(12) —個一個 分開。每一個光電半導體晶片(12)最好都是剛好具有一 個半導體本體(8)。將光電半導體晶片(12)—個一個分開 最好是經由載體層(7)及/或含有金屬的鍍層(6)來進行。 在將光電半導體晶片(12)—個一個分開之前,應在 晶圓集合體背對載體層(7)的那一個面上爲半導體本體 (8)形成一個接點(1 1),例如以蒸鍍方式形成接點(Π)。 最好是將接點(11)製作成一個觸頭金屬化層。 第2圖顯示一種以第1圖的方法製造的光電半導體 晶片(12)。由於光電半導體晶片(12)相當於·從第1F圖顯 示的晶圓集合體產生的具有半導體本體(8)的半導體晶 片,因此前面關於第1圖的說明及特徵亦適用於第2圖 的半導體晶片。 和第1F圖的晶圓集合體不一樣的地方是’在第2 圖,形成半導體晶片的導電接觸(例如與裝有半導體晶 片(12)的外殼的連接導線形成導電接觸)的接點(11)是 與一條壓焊絲(1 3)以導電接通的方式連接在一起。含有 金屬的鍍層(6)連接另外一條壓焊絲(14),尤其是以直接 導電接通的方式連接。光電半導體晶(1 2)可以經由接點 (11)及作爲接觸層的含有金屬的鍍層(6)形成導電接 通。含有金屬的鍍層(6)及/或接點(1 1)與活性區(3)以導 1336960 命· I•日替換頁1 電接通的方式連接在一起。爲了使含有金屬的鍍層(6) 更容易經由壓焊絲(1 4)形成導電接通,最好是將含有金 屬的鍍層(6)製作成橫向凸出於一個與半導體本體(8)相 鄰的側面(15)。這樣做的另外一個好處是載體層(7)可以 對含有金屬的鑛層(6)的這個橫向凸出部分提供機械支 撐,以確保含有金屬的鍍層(6)的機械穩定性。 此外,在將半導體晶片一個一個分開時,可以形成 一個與半導體晶片(12)橫向相鄰的側面(16)。側面(16) φ 最好是至少有一部分是由載體層(7)及/或含有金屬的鍍 層(6)所構成。此外,側面(16)與半導體本體(8)橫向間隔 一段距離,尤其是與半導體本體(8)的側面(15)橫向間隔 、·| — 一段距離。 在半導體晶片(12)運轉時,含有金屬的鍍層(6)會將 在活性區內產生的輻射反射回去。由於含有金屬的鍍層 (6)的表面結構(5)的關係,因此反射角的分佈會遠大於 I 在平坦表面上反射的反射角,這樣就可以降低輻射在半 導體本體(8)內發生延伸全反射的機率,以及防止半導 體本體(8)的輻射輸出變小。這樣就可以提高半導體晶 片的輸出效率。 另外一種有利的實施方式是將半導體晶片(12)製 作成一種產生非同調輻射的無諧振器的發光二極體晶 片。這種晶片不但易於製造’而且成本也很低。 半導體晶片(12)運轉過程中活性區(3)產生的熱能 可以經由電絕緣但是導熱性很好的載體層(7),例如由 -23- 1336960 氮化鋁構成的載體層(7),很快的從半導 出。 本專利登記主張2005年1 2月25日德國專利登記 DE 10 2005 047 157.9及2005年12月21日德國專利登 記 DE 10 2005 061 346.2 的優先權。
本發明的範圍並非僅限於以上所舉的實施方式。每 一種新的特徵及兩種或兩種以上的特徵的所有組合方 式(尤其是申請專利範圍中提及的特徵的所有組合方式) 均屬於本發明的範圍,即使這些特徵或特徵的組合方式 未在本說明書之說明部分或實施方式中被明確指出。 【圖式簡單說明】 第1圖:第1A圖至第1F圖顯示以本發明的方法在 晶圓集合體內製造許多個光電半導體晶片的一種實施 方式的各個中間步驟的斷面示意圖。
第2圖:本發明的光電半導體晶片的一種實施方式 的一個斷面示意圖。 在以上的圖式中,相同或具有相同作用的元件均以 相同的元件符號標示。 【元件符號說明】 1 生長基板/基板 2 半導體鍍層系統 3 活性區 4 表面 5 表面結構 -24- 1336960 6 含有金屬的鍍層 7 載體層 8 薄膜半導體本體 9 空隙 10 直線 11 接點 12 (光電)半導體晶片 13 壓焊絲 14 壓焊絲 15,16 側面 20 半導體鍍層系統 淪· §·日%t替換頁j -25-
Claims (1)
1336960 「年月p修正笮4了^ 第95 1 35959號「光電半導體晶片」專利案 UM^3.·— 2 (2010年3月2日修正) 十、申請專利範圍: 1. 一種光電半導體晶片(12),具有一個薄膜半導體本體(8)及一 個設置在半導體鍍層系統(2,20)上負責承載薄膜半導體本 體(8)的載體層(7),其中薄膜半導體本體(8)具有一個含有產 生輻射的活性區(3)的半導體鏟層系統(2,20),其中在載體 層(7)及半導體鍍層系統(2〇)之間設有一個含有金屬的鍍層 (6),該含有金屬的鍍層(6)是一個以金屬或合金爲主要成分 的鍍層,同時載體層(7)是直接形成在含有金屬的鍍層(6) 上。 2. 如申請專利範圍第1項的光電半導體晶片,其中,使用自我 支撐的載體層(7)。 3 .如申請專利範圍第丨或2項的光電半導體晶片,其中,載體 層(7)的厚度介於大於等於10μπ1及小於等於500μηι之間。 4.如申請專利範圍第3項的光電半導體晶片,其中,載體層(7) 的厚度介於大於等於50pm及小於等於200um之間。 5 ·如申請專利範圍第1或2項的光電半導體晶片,其中,載體 層(7)不同於生長基板(1),薄膜半導體本體(8)的半導體鑛層 系統(2’ 20)係以慕晶生長的方式生長在生長基板(1)上。 6.如申請專利範圍第1或2項的光電半導體晶片,其中,載體 層(7)對在活性區(3)內產生的輻射具有吸收性。 第 圍 範 利 專 請 申 如 的 項 2 或 層 鍍 的 屬 金 有 含 在 積 沉 係 \1/ 7 Γ\ 層 澧 ^ τηβτ 中 其 片 晶 體。 導上 半 ? 電 6 /V 光 133.6960 年焱!,正!μ 8. 如申請專利範圍第1或2項的光電半導體晶片,其中’ 層(7)是一個陶瓷層、多晶層、或是非晶形層。 9. 如申請專利範圍第1或2項的光電半導體晶片,其中,載體 層(7)含有一種氮化鋁或氧化鋁。 '10.如申請專利範圍第1或2項的光電半導體晶片,其中,載體 層(7)具有一個多鍍層結構。 11.如申請專利範圍第1項的光電半導體晶片,其中,在半導體 鍍層系統(2,20)的一個面對載體層(7)的面上具有一表面結 | 構(5),其中表面結構(5)帶有凹槽,這些凹槽的寬度會隨著 與活性區(3)的距離變大而沿著平行於活性區(3)的方向逐 漸變大。 ^ 1 2.如申請專利範圍第1或1 1項的光電半導體晶片,其中,含 有金屬的鍍層(6)是作爲在活性區(3)內所產生之輻射的反射 層。 13. 如申請專利範圍第1或11項的光電半導體晶片,其中,將 含有金屬的鍍層(6)製作成一個與半導體晶片(12)形成導電 I 接觸的接觸層。 14. 如申請專利範圍第1或2項的光電半導體晶片,其中,半導 體鍍層系統(2,20)及活性區(3),至少含有一種ΙΠ-V化合 物半導體材料,或是以III-V化合物半導體材料爲主要成分 製成。 15. 如申請專利範圍第1或2項的光電半導體晶片,其中,半導 體晶片(12)是一種產生非同調輻射的無諧振器的晶片。 16. 如申請專利範圍第1或2項的光電半導體晶片,其中,半導 -2 - 1336960 年月.曰修正替換頁 s- 體晶片(12)是一種發光二極體晶片。 17. 如申請專利範圍第1或11項的光電半導體晶片,其中,含 有金屬的鍍層(6)係直接設置在半導體鍍層系統(20)上。 18. 如申請專利範圍第1項的光電半導體晶片,其中,在含有金 _ 屬的鍍層(6)及半導體鍍層系統(20)之間設有一電絕緣層。 1 9 .如申請專利範圍第1 8項的光電半導體晶片,其中,在絕緣 層內有接觸位置,經由這些接觸位置可在半導體鍍層系統 (20)及含有金屬的鍍層(6)之間形成導電連接。 | 2 0.如申請專利範圍第1或18項的光電半導體晶片,其中,含 有金屬的鍍層(6)是作爲在活性區內所產生之輻射的反射 層。 I 21.—種製造光電半導體晶片(12)的方法,具有以下的步驟: ' --爲半導體晶片的半導體本體(8)製作一個設置在基板(1) 上的半導體鍍層系統(2,20),其中半導體鍍層系統(2, 20)具有一個產生輻射的活性區(3); --在半導體鏟層系統上形成一個載體層(7),其中載體層(7) t 係電性絕緣; --將基板(1)去除,其中在載體層(7)及半導體鍍層系統(2, 20)之間有一個含有金屬的鍍層(6),此含有金屬的鑛層(6) 是以金屬或合金爲主要成分’同時載體層(7)係直接形成 於含有金屬的鍍層(6)上。 22. 如申請專利範圍第21項的方法,其中,在半導體鍍層系統 (2,20)背對基板(1)的那個面上形成載體層(7)。 23. 如申請專利範圍第21或22項的方法,其中,利用一種薄膜 1336960 年月日修正替換頁 MH). 〇. a- 方法在半導體鍍層系統(2,2 0)上形成載體層(7)。 24.如申請專利範圍第21或22項的方法,其中,利用一種沉積 方法在半導體鍍層系統(2,20)上形成載體層(7)。 25 .如申請專利範圍第2 1或22項的方法,其中,利用物理氣相 沉積法(PVD)或化學氣相沉積法(CVD)在半導體鍍層系統 (2,20)上形成載體層(7) » 2 6.如申請專利範圍第21或22項的方法,其中,利用濺射法(尤 其是活性濺射法)、雷射輔助法(例如使用脈衝式雷射的沉積 法)、或是蒸鍍法在半導體鍍層系統(2,20)上沉積出載體層 ⑺。 27.如申請專利範圍第21或22項的方法,其中,基板(1)包括 供半導體鍍層系統(2,20)在其上磊晶生長的生長基板。 28_如申請專利範圍第21或22項的方法,其中,同時製造許多 個半導體晶片(12)的方法是在晶圓集合體(wafer assemblage)內進行。 29. 如申請專利範圍第28項的方法,其中,在將半導體晶片從 晶圓集合體中一個一個分開時’會形成一個與以本發明的方 法製造的半導體晶片(12)的載體層(7)相鄰的側面(16)。 30. 如申請專利範圍第21或22項的方法,其中,可以用來製造 如申請專利範圍第1至2 0項中任一項的半導體晶片(1 2)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005047157 | 2005-09-30 | ||
DE102005061346A DE102005061346A1 (de) | 2005-09-30 | 2005-12-21 | Optoelektronischer Halbleiterchip |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200721552A TW200721552A (en) | 2007-06-01 |
TWI336960B true TWI336960B (en) | 2011-02-01 |
Family
ID=37414699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095135959A TWI336960B (en) | 2005-09-30 | 2006-09-28 | Optoelectronic semiconductor chip and a method of manufacturing the same |
Country Status (8)
Country | Link |
---|---|
US (1) | US9099574B2 (zh) |
EP (1) | EP1929546B1 (zh) |
JP (1) | JP5289958B2 (zh) |
KR (1) | KR20080063382A (zh) |
CN (1) | CN101273470B (zh) |
DE (1) | DE102005061346A1 (zh) |
TW (1) | TWI336960B (zh) |
WO (1) | WO2007036190A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008027045A1 (de) * | 2008-02-29 | 2009-09-03 | Osram Opto Semiconductors Gmbh | Halbleiterleuchtdiode und Verfahren zur Herstellung einer Halbleiterleuchtdiode |
JP5226497B2 (ja) * | 2008-08-21 | 2013-07-03 | スタンレー電気株式会社 | 光半導体装置及びその製造方法 |
KR100992728B1 (ko) * | 2008-10-20 | 2010-11-05 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조방법 |
US8963178B2 (en) | 2009-11-13 | 2015-02-24 | Seoul Viosys Co., Ltd. | Light emitting diode chip having distributed bragg reflector and method of fabricating the same |
TWI548058B (zh) * | 2010-04-19 | 2016-09-01 | 鴻海精密工業股份有限公司 | Led陣列封裝結構及其製造方法 |
US9142715B2 (en) * | 2010-06-24 | 2015-09-22 | Seoul Viosys Co., Ltd. | Light emitting diode |
CN103053036B (zh) | 2010-07-28 | 2015-11-25 | 首尔伟傲世有限公司 | 具有分布式布拉格反射器的发光二极管 |
CN105393374B (zh) * | 2013-07-19 | 2019-05-28 | 亮锐控股有限公司 | 具有光学元件并且没有衬底载体的pc led |
DE102015120323A1 (de) | 2015-11-24 | 2017-05-24 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip mit einer reflektierenden Schichtenfolge |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4946716A (en) * | 1985-05-31 | 1990-08-07 | Tektronix, Inc. | Method of thinning a silicon wafer using a reinforcing material |
US4912532A (en) * | 1988-08-26 | 1990-03-27 | Hewlett-Packard Company | Electro-optical device with inverted transparent substrate and method for making same |
US5008718A (en) * | 1989-12-18 | 1991-04-16 | Fletcher Robert M | Light-emitting diode with an electrically conductive window |
ES2227677T3 (es) * | 1996-09-26 | 2005-04-01 | Akzo Nobel N.V. | Hoja fina fotovoltaica y metodo para fabricarla. |
JP2001274528A (ja) * | 2000-01-21 | 2001-10-05 | Fujitsu Ltd | 薄膜デバイスの基板間転写方法 |
DE10017336C2 (de) * | 2000-04-07 | 2002-05-16 | Vishay Semiconductor Gmbh | verfahren zur Herstellung von strahlungsemittierenden Halbleiter-Wafern |
DE10051465A1 (de) * | 2000-10-17 | 2002-05-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis |
US20020017652A1 (en) * | 2000-08-08 | 2002-02-14 | Stefan Illek | Semiconductor chip for optoelectronics |
US7547921B2 (en) * | 2000-08-08 | 2009-06-16 | Osram Opto Semiconductors Gmbh | Semiconductor chip for optoelectronics |
TW541710B (en) * | 2001-06-27 | 2003-07-11 | Epistar Corp | LED having transparent substrate and the manufacturing method thereof |
EP2262008B1 (en) * | 2002-01-28 | 2015-12-16 | Nichia Corporation | Nitride semiconductor element with supporting substrate and method for producing nitride semiconductor element |
US20030189215A1 (en) * | 2002-04-09 | 2003-10-09 | Jong-Lam Lee | Method of fabricating vertical structure leds |
KR100439034B1 (ko) * | 2002-08-02 | 2004-07-03 | 삼성전자주식회사 | 누설전류를 방지할 수 있는 반도체 장치의 비트라인구조및 그의 형성방법 |
DE10237084A1 (de) * | 2002-08-05 | 2004-02-19 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements |
DE10245631B4 (de) * | 2002-09-30 | 2022-01-20 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleiterbauelement |
JP2004235648A (ja) * | 2003-01-31 | 2004-08-19 | Osram Opto Semiconductors Gmbh | 光電子デバイス用の半導体基板及びその製造方法 |
TWI243488B (en) * | 2003-02-26 | 2005-11-11 | Osram Opto Semiconductors Gmbh | Electrical contact-area for optoelectronic semiconductor-chip and its production method |
TWI240434B (en) * | 2003-06-24 | 2005-09-21 | Osram Opto Semiconductors Gmbh | Method to produce semiconductor-chips |
JP4766845B2 (ja) * | 2003-07-25 | 2011-09-07 | シャープ株式会社 | 窒化物系化合物半導体発光素子およびその製造方法 |
US7675075B2 (en) | 2003-08-28 | 2010-03-09 | Panasonic Corporation | Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device |
JP2005093682A (ja) * | 2003-09-17 | 2005-04-07 | Toyoda Gosei Co Ltd | GaN系半導体発光素子及びその製造方法 |
DE10355600B4 (de) | 2003-11-28 | 2021-06-24 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleiterchip und Verfahren zur Herstellung von Halbleiterchips |
JP2005217189A (ja) * | 2004-01-29 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 容量素子及びその製造方法 |
US7222718B2 (en) * | 2004-02-02 | 2007-05-29 | Nedco Conveyor Company | Accumulating conveyor system |
JP2005252222A (ja) * | 2004-02-03 | 2005-09-15 | Matsushita Electric Ind Co Ltd | 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法 |
US6969626B2 (en) * | 2004-02-05 | 2005-11-29 | Advanced Epitaxy Technology | Method for forming LED by a substrate removal process |
TWI288486B (en) * | 2004-03-17 | 2007-10-11 | Epistar Corp | Light-emitting diode and method for manufacturing the same |
DE102004025684A1 (de) * | 2004-04-29 | 2005-11-17 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zum Ausbilden einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips |
JP4613367B2 (ja) * | 2004-08-30 | 2011-01-19 | スパンション エルエルシー | 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法 |
US7696549B2 (en) * | 2005-08-04 | 2010-04-13 | University Of Maryland | Bismuth ferrite films and devices grown on silicon |
JP5089033B2 (ja) * | 2005-11-04 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2005
- 2005-12-21 DE DE102005061346A patent/DE102005061346A1/de not_active Withdrawn
-
2006
- 2006-09-04 CN CN2006800358180A patent/CN101273470B/zh not_active Expired - Fee Related
- 2006-09-04 EP EP06791352.5A patent/EP1929546B1/de not_active Expired - Fee Related
- 2006-09-04 US US11/992,844 patent/US9099574B2/en not_active Expired - Fee Related
- 2006-09-04 JP JP2008532579A patent/JP5289958B2/ja not_active Expired - Fee Related
- 2006-09-04 KR KR1020087010537A patent/KR20080063382A/ko not_active Application Discontinuation
- 2006-09-04 WO PCT/DE2006/001549 patent/WO2007036190A1/de active Application Filing
- 2006-09-28 TW TW095135959A patent/TWI336960B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN101273470A (zh) | 2008-09-24 |
KR20080063382A (ko) | 2008-07-03 |
EP1929546A1 (de) | 2008-06-11 |
JP5289958B2 (ja) | 2013-09-11 |
US9099574B2 (en) | 2015-08-04 |
TW200721552A (en) | 2007-06-01 |
CN101273470B (zh) | 2010-12-01 |
JP2009510733A (ja) | 2009-03-12 |
DE102005061346A1 (de) | 2007-04-05 |
US20090283783A1 (en) | 2009-11-19 |
WO2007036190A1 (de) | 2007-04-05 |
EP1929546B1 (de) | 2017-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI336960B (en) | Optoelectronic semiconductor chip and a method of manufacturing the same | |
JP5676396B2 (ja) | 高光抽出led用の基板除去方法 | |
EP2519961B1 (en) | Thin-film led with p and n contacts electrically isolated from the substrate | |
JP5362704B2 (ja) | オプトエレクトロニクス半導体ボディおよびその製造方法 | |
JP5231701B2 (ja) | 放射線を発する半導体デバイス及びその製造方法 | |
CN100487890C (zh) | 用以由发光二极管移除热量的系统及方法 | |
TW200403869A (en) | Contacting scheme for large and small area semiconductor light emitting flip chip devices | |
TW201029232A (en) | Radiation-emitting semiconductor chip | |
TW201006016A (en) | Optoelectronic component and its production method | |
CN102332521A (zh) | 具有点状分布n电极的氮化镓基发光二极管及其制备方法 | |
CN112186079A (zh) | 垂直结构led芯片的制备方法 | |
CN105742450A (zh) | 照射出特定平面几何图形光斑的led芯片的制备方法及结构 | |
CN101929610A (zh) | 一种大功率正装led芯片结构 | |
CN106463596B (zh) | 发光器件的成形方法 | |
JP2008515210A (ja) | 薄膜半導体チップの製造方法 | |
CN103959486A (zh) | 具有厚金属层的半导体发光器件 | |
CN109768137B (zh) | 垂直结构led芯片及其制备方法 | |
JP2008172226A (ja) | 発光ダイオードデバイスの形成方法 | |
JP2012529170A (ja) | 発光半導体装置及び製造方法 | |
RU2535636C2 (ru) | Отражающий контакт для полупроводникового светоизлучающего устройства | |
CN101626000B (zh) | 金属阵列基板、光电元件和发光元件及其制造方法 | |
TW201019505A (en) | Opto-electronic device structure | |
JP6318991B2 (ja) | 発光装置の製造方法 | |
CN100449797C (zh) | 倒装焊技术制作氮化镓基发光二极管管芯的方法 | |
TW201005991A (en) | Light-emitting diode device and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |