JP2009510733A - オプトエレクトロニクス半導体チップおよび該チップの製造方法 - Google Patents

Abstract

本発明は、薄膜半導体ボディ（８）を備えたオプトエレクトロニクス半導体チップ（１２）に関する。薄膜半導体ボディ（８）には、放射発生に適した活性領域（３）を備えた半導体層列（２，２０）と、この半導体層列（２，２０）の上に形成され薄膜半導体ボディ（８）を担持する支持体層（７）が設けられている。

Description

本発明はオプトエレクトロニクス半導体チップに関する。

まえもって製造された半導体チップの半導体ボディを、半導体ボディとは別個にまえもって製造された別の支持体ボディに取り付ける目的で、チップ製造時に支持体ボディ取り付けのために煩雑なプロセスステップが必要とされることが多く、たとえば半導体ボディへの支持体の接合またははんだ付けといったプロセスステップがしばしば必要とされる。

本発明の課題は、たとえば放射の出力結合に関して効率的であり簡単に製造可能なオプトエレクトロニクス半導体チップを提供することにある。

この課題は、請求項１の特徴を備えた半導体チップならびに請求項１６記載の特徴を備えた方法により解決される。従属請求項には本発明の有利な実施形態が示されている。

本発明によるオプトエレクトロニクス半導体チップには薄膜半導体ボディが設けられており、この薄膜半導体ボディには、放射発生に適した活性領域を備えた半導体層列と、この半導体層列の上に形成され薄膜半導体ボディを機械的に安定させる支持体層が設けられている。半導体層列上に形成された支持体層により、薄膜半導体ボディが機械的に安定化される。これにより、個別にまえもって製造された別個の支持体ボディの上に薄膜半導体ボディのための半導体層列を取り付ける必要がなくなり、たとえば接合する必要がなくなる。薄膜半導体ボディのための半導体層列の上に支持体層を形成することにより、たとえば成形または積層することにより、別個の支持体ボディを半導体層列と機械的に安定させて結合する煩雑な接合プロセスを省くことができる。したがってオプトエレクトロニクス半導体チップの製造は、別個の支持体ボディ上に取り付けられた半導体層列を備えた半導体チップよりも簡単になる。半導体層列を別個の支持体ボディ上に取り付けなくてもよいので、半導体チップをそれ相応にいっそう低コストで製造することができる。

本発明において薄膜半導体ボディとみなすことのできる半導体ボディとは、薄膜半導体ボディのための半導体層列が上部に製造されるような製造基板の設けられていない半導体ボディであり、あるいは製造基板が薄板化された半導体ボディである。ここで製造基板は有利には以下のようにして薄板化されるか、あるいはたとえば完全に取り除かれる。すなわちこの場合、半導体層列の機械的安定性が有利には実質的に単独で支持体層により保証されるようにして行われる。半導体層列上に支持体層が形成されるので、製造基板による半導体層列の機械的安定化を行う必要がなく有利である。エピタキシャル成長によって半導体層列を製造する場合、たとえば製造基板は成長基板として設けられる。それゆえ薄膜半導体ボディの支持体層は、殊に製造基板とは異なるものである。半導体層列のための製造基板に対し一般に高い要求が課され、たとえば成長に用いられる成長基板の結晶面に対し高い要求が課される。薄膜半導体ボディの支持体層は製造基板とは異なるものであるため、半導体層列の製造に必要な特性をもたせる必要なく、支持体層を比較的に自由に選択することができる。好適には支持体層のための材料は、支持体層を半導体層列上に形成可能であるように、たとえば成形可能または積層可能であるよう選択される。たとえば支持体層を、最適化された熱伝導性に関して比較的に自由に選択することができる。活性領域と外部の熱伝導素子との熱的結合が向上するため、半導体チップの効率を簡単に増大させることができる。

本発明によるオプトエレクトロニクス半導体チップの製造方法によれば最初に、半導体チップの半導体ボディのために基板上に配置された半導体層列が製造され、この場合、半導体層列は放射発生に適した活性領域を有している。ついで半導体層列上に支持体層が形成され、その後、基板が取り除かれる。

基板には半導体層列の製造基板を含めることができ、または製造基板とは異なる基板を含めることができる。基板をたとえば剥離などによって取り除く代わりに、場合によっては基板を単に薄くすることができる。ただし半導体層列は有利には実質的に支持体層のみによって支持されるので、支持体層を省くと機械的支援がなくなることから、すでに形成されている薄膜半導体ボディにおける半導体層列損傷のリスクが著しく高まってしまう。

基板の除去に適しているのはたとえばエッチング、レーザカット法またはウォータービームカットなどである。基板を薄くするためにはエッチングが殊に適している。

基板を実質的に完全に取り除くのが有利である。半導体層列において基板により覆われた構成要素を、このようにして後続のプロセスのために簡単に取り扱えるようになる。

有利には支持体層は、半導体層列において基板とは反対側に形成される。基板の除去もしくは薄板化がこれによって簡単になる。

本発明によるオプトエレクトロニクス半導体チップのためにも本発明による方法のためにも、既述の特徴ならびに以下で述べる特徴を利用することができる。なぜならばこの方法は、有利には本発明による半導体チップを製造するために適用されるからである。１つの有利な実施形態によれば、支持体層はフリーサポート形ないしは自由支持形で形成されている。つまり支持体層はその自重と半導体層列を担持することができ、さらに場合によっては基板が除去されるまであるいは薄くされるまで基板を担持することができる。

有利には支持体層は１０μｍ以上の厚さを有しており、殊に有利には２０μｍ以上あるいは５０μｍ以上の厚さである。さらに有利には支持体層は５００μｍ以下の厚さを有しており、殊に有利には３００μｍ以下あるいは２００μｍ以下の厚さである。１０μｍ〜５００μｍの厚さ（ただし１０μと５００μｍも含む）が支持体層としてきわめて適していることが判明した。殊に有利には、５０μ〜２００μｍまたは３００μｍまでの厚さ（ただし５０μｍ、２００μｍ、３００μｍも含む）が支持体層としてきわめて適していることが判明した。

上述のような厚さは、半導体層列の機械的安定化のために殊に適している。有利には支持体層の厚さは、半導体層列が機械的に十分支援されるが支持体層の厚さが不必要に厚くならないよう、できるかぎり僅かに選定される。比較的厚さの僅かな支持体層は、有利には熱抵抗が比較的僅かでありしたがって外部の熱接続体への熱結合が良好になる点で優れているといえる。さらに支持体層と半導体層における熱膨張係数の相違は、厚さが比較的僅かであればたいして重要とはならない。このため、熱膨張係数が異なることにより引き起こされる半導体層列損傷のリスクを低減することができる。このことに関連しても、５０μｍ〜１００μｍ（ただし５０μｍと１００μｍも含む）の支持体層の厚さが格別適している。

別の有利な実施形態によれば、支持体層は半導体層列と機械的に安定化されて結合されている。支持体層を、すでにこのような機械的に安定した結合を伴って薄膜半導体ボディのための半導体層列上に形成することができる。支持体層と半導体層列との間に機械的に安定した結合を生じさせる別個の付加的な結合層たとえば接着層、接合層またははんだ付け層を省くことができ有利である。上述の別個の付加的な結合層は、機械的に安定した結合を行わせるためにわざわざ設けられるようなものであり、殊に付加的な機能たとえば放射を反射するミラー層としての機能を担うものでもなく、このような結合層を省くことができる。

さらに別の有利な実施形態によれば、支持体層は薄膜法により半導体層列上に形成される。薄膜法は一般的には、フリーサポートではない薄い層を形成するために用いられる。本発明によれば、有利には機械的に支持可能な支持体層を形成するために薄膜法が用いられる。

有利には支持体層は、支持体層形成期間にわたり次第に厚さが大きくなるよう半導体層列上に形成される。この目的で殊に適しているのはデポジット法ないしは堆積法であり、これによって支持体層は有利には半導体層列上にデポジットないしは堆積させられる。デポジット法ないしは堆積法は一般的には、フリーサポートではない薄い層を形成するために用いられる。ただし本発明によれば、有利には機械的に支持可能な層を形成するためにデポジット法ないしは堆積法が用いられる。デポジット期間ないしは堆積期間にわたり支持体層の層厚を調整することができ、この場合、デポジット期間ないしは堆積期間が長くなるにつれて一般に層厚も増大する。

有利には支持体層は、ＰＶＤ法（PVD: Physical Vapor Deposition）またはＣＶＤ法（CVD: Chemical Vapor Deposition）により半導体層列上にデポジットされる。殊に有利には支持体層は、スパッタリングたとえば反応性スパッタリングまたはレーザ支援による方法たとえばパルス化レーザを用いたデポジット法あるいは蒸着によって、半導体層列上にデポジットされる。デポジットすべき物質の粒子をしばしばイオン照射を用いてターゲットから取り出すスパッタリングとは異なり、レーザ支援による方法の場合には粒子を取り出すためにレーザたとえばパルス化レーザが使用される。さらにプラズマ支援型のＰＶＤ法またはＣＶＤ法たとえばＰＥＣＶＤ法（PECVD: Plasma enhanced Chemical Vapor Deposition）も、支持体層のデポジットに適しているといえる。

金属層の被覆にのみ適している電気的な手法ないしは電気めっき法とは異なり、これまで挙げてきた方法によれば、非金属層も形成することができる。したがって有利には支持体層は非金属で形成され、殊に有利にはガルバニック層ないしは電気めっき層とは異なるものである。支持体層を多結晶層または非晶質層として構成することができる。たとえば支持体層をセラミック層として構成することができる。有利には支持体層には、窒化アルミニウムたとえばＡｌＮあるいは酸化アルミニウムたとえばＡｌＯまたはＡｌ₂Ｏ₃が含まれている。この種の材料は支持体層の形成たとえばスパッタリングによる支持体層の形成に殊に適している。ＡｌＮは熱伝導性がきわめて高いことで優れている。

別の有利な実施形態によれば、支持体層は電気的に絶縁性であり、たとえば絶縁体として形成されており、および／または支持体層は活性領域において発せられる放射に対し吸収性として形成されている。

支持体層形成における重点を、このようにして簡単に支持体層の熱特性と機械的支持特性におくことができる。この場合、光学的特性および／または電気的特性を実質的に考慮しないままでよい。支持体層を、たとえば電気的に絶縁性の材料および／または活性領域において発せられる放射に対し非透過性の材料から成るようにすることができる。

さらに有利には支持体層は、エピタキシャル成長させられるたとえば半導体層列にモノリシックに集積される疑似基板とは異なるものであり、すなわち機械的にフリーサポートとなる厚さまで成長させられた半導体層とは異なるものである。コストのかかるエピタキシャル成長時間がこれにより低減され、半導体チップにかかる製造コストを是認できる範囲内に簡単に抑えることができる。別の有利な実施形態によれば、支持体層は多層構造を有している。支持体層形成における自由度がこのようにして高められる。たとえば、個々の層の厚さと組成に関して多層構造を提供するバリエーションが高められることから、多層構造結合体の熱膨張係数を半導体層列の熱膨張係数に簡単に整合させることができる。熱に起因する半導体層列ないしは活性領域の損傷あるいは熱に起因する半導体層列と支持体層の剥離のリスクを、このようにして簡単に低減することができる。多層構造には有利には、半導体層列上に順次形成された複数の層たとえば２つの層が含まれており、これらの層をそれぞれ上述の説明に従い支持体層として形成することができ、場合によってはそれぞれ異なる組成をもたせることができる。

別の有利な実施形態によれば、支持体層と薄膜半導体ボディとの間に金属含有層が配置されており、たとえば金属ベースまたは合金ベースの層が配置されている。金属含有層は有利には、支持体層を形成する前に半導体層列において基板とは反対側に取り付けられる。

殊に有利には、金属含有層は金属層または合金層として形成されている。適切な金属にはたとえば、Ａｌ，Ａｇ，Ａｕ，Ｐｔまたは合金たとえばこれらの金属のうち少なくとも１つを有する合金たとえばＡｕＧｅまたはＡｕＳｎが含まれる。

金属含有層を、活性領域で発せられる放射に対するミラー層として構成することができる。このようにすれば、活性領域で発せられる放射が支持体層において吸収されるリスクが低減される。さらにミラー層における反射により、薄膜半導体ボディにおいてミラー層とは反対側の表面を介して半導体チップから出力結合される放射出力を高めることができる。

さらに金属含有層を、半導体チップの電気的な接触接続のためのコンタクト層として形成することができ、あるいはそのような電気的接触接続のために設けることができる。たとえば金属含有層を、必要に応じて同時にコンタクト層およびミラー層として形成することができる。半導体チップにおける外部の電気的接続を、このようにしてコンタクト層を介してダイレクトに行うことができる。たとえばコンタクト層をボンディングワイヤとダイレクトに接続することができる。これにより余分な接続層を設ける必要がなくなる。

薄膜半導体チップすなわち支持体上に配置された薄膜半導体ボディを備えた半導体チップは、以下の特徴のうち少なくとも１つの特徴ゆえに優れたものであるといえる：
放射を発生するエピタキシャル層列において支持体層の側に位置する主表面に反射層たとえば金属含有ミラー層が被着または形成されており、この反射層はエピタキシャル層列において発生した電磁放射の少なくとも一部分をこのエピタキシャル層列に向けて反射して戻す。

エピタキシャル層列は、２０μｍ以下の領域殊に１０μｍの領域にある厚さを有しており、および／または、
エピタキシャル層列には、混合構造をもつ少なくとも１つの面を備えた少なくとも１つの半導体層が含まれており、理想的なケースではこの混合構造によりエピタキシャル層列内に近似的に光のエルゴード分布を生じさせ、つまりこの分布は、可能な限りエルゴード的な確率散乱特性を有している。

薄膜発光ダイオードチップの原理については、たとえばI. Schnitzer等によるAppl. Phys. Lett. 63 (16), 18. October 1993, 2174-2176に記載されており、その開示内容は参照により本願の開示内容とする。

薄膜半導体ボディと支持体層との間にミラー層たとえば金属含有層を備えた薄膜半導体チップは実質的に、薄膜半導体ボディにおいて支持体層とは反対側の表面を介して放射を送出する。この種の薄膜半導体チップに、ランベルト表面放射器のコサイン波状の放射特性に対応する放射特性をもたせることができる。

さらに別の有利な実施形態によれば、半導体チップたとえば半導体層列または活性領域には、少なくとも１つのＩＩＩ−Ｖ族化合物半導体材料が含まれており、あるいは半導体チップたとえば半導体層列または活性領域はＩＩＩ−Ｖ族化合物半導体材料をベースとする。化合物半導体材料たとえば窒化物化合物半導体、リン化物化合物半導体またはヒ化物化合物半導体は、効率的な半導体チップのための半導体層列形成に格別適したものであり、殊に高い量子効率をもつ活性領域の形成に格別適したものである。

ここでおおまかにいえば「窒化物化合物半導体材料をベースとする」という記載は、半導体層列の少なくとも一部分が窒化物／Ｖ族化合物半導体材料を含み、有利にはＡｌ_nＧａ_mＩｎ_1-n-mＮを含む、ということを意味する。ここで０≦ｎ≦１、０≦ｍ≦１かつｎ＋ｍ≦１であり、有利にはｍ≠０および／またはｎ≠０である。なお、この材料は必ずしも上述の式に従った数学的に正確な組成を有するものでなくてもよい。つまりこの材料は、Ａｌ_nＧａ_mＩｎ_1-n-mＮ材料の物理的特性を実質的に変化させない１つまたは複数のドーパントならびに付加的な成分を含有していてよい。しかしながらわかりやすくするために、僅かな量の他の材料によって部分的に置換されている可能性があるにしても、上述の式には結晶格子の主要な構成要素（Ａｌ，Ｇａ，Ｉｎ，Ｎ）のみが含まれている。

同様に「リン化物化合物半導体材料をベースとする」という記載はおおまかにいえば、半導体層列の少なくとも一部分がリン化物／Ｖ族化合物半導体材料を含み、有利にはＡｌ_nＧａ_mＩｎ_1-n-mＰを含む、ということを意味する。ここで０≦ｎ≦１、０≦ｍ≦１かつｎ＋ｍ≦１であり、有利にはｍ≠０および／またはｎ≠０である。やはりここでも、この材料は必ずしも上述の式に従った数学的に正確な組成を有していなくてもよい。つまりこの材料は、Ａｌ_ｎＧａ_ｍＩｎ_1-ｎ-ｍP材料の物理的特性を実質的に変化させない１つまたは複数のドーパントならびに付加的な成分を含有していてよい。しかしながらわかりやすくするため、部分的に微量の他の材料に置換されている可能性があるにしろ、上述の式には結晶格子の主要な構成要素（Ａｌ，Ｇａ，Ｉｎ，Ｐ)のみが含まれている。

さらに同様にここで「ヒ化物化合物半導体材料をベースとする」という記載はおおまかにいえば、半導体層列の少なくとも一部分がヒ化物／Ｖ族化合物半導体材料を含み、有利にはＡｌ_nＧａ_mＩｎ_1-n-mＡｓを含む、ということを意味する。ここで０≦ｎ≦１、０≦ｍ≦１かつｎ＋ｍ≦１であり、有利にはｍ≠０および／またはｎ≠０である。この材料も必ずしも上述の式に従った数学的に正確な組成を有していなくてもよく、Ａｌ_ｎＧａ_ｍＩｎ_1-ｎ-ｍＡｓ材料の物理的特性を実質的に変化させない１つまたは複数のドーパントならびに付加的な成分を含有していてよい。ただしここでもわかりやすくするため、部分的に微量の他の材料に置換されている可能性があるにしろ、上述の式には結晶格子の主要な構成要素（Ａｌ，Ｇａ，Ｉｎ，Ａｓ）のみが含まれている。

窒化物化合物半導体材料は、紫外線から青色までの放射を発生させる活性領域のために殊に適しており、リン化物化合物半導体材料は黄色から赤色の放射を発生させる活性領域のために殊に適しており、さらにヒ化物化合物半導体材料は赤外線の放射を発生させる活性領域のために殊に適している。有利にはこの半導体チップは、可視光を発生させるように構成されている。さらに別の有利な実施形態によれば、半導体チップは共振器が設けられておらず非コヒーレントな放射を発するチップたとえばＬＥＤチップとして構成されている。共振器の設けられたチップたとえばレーザの設けられたチップとは異なり、実質的に半導体チップの表面全体をこのようにして簡単に放出表面として利用することができ、または製造コストを低減することができる。

１つの別の有利な実施形態によれば、本発明による方法はウェファ結合体において複数の半導体チップを同時に製造するために実施され、もしくは本発明による方法はウェファ複合体において実施するために適したものであり、有利にはそのために考えられているものである。

この目的で本発明による方法にとって有利であるのは、基板の上に配置された複数の半導体ボディを形成するために設けられた半導体構造を用意することである。ウェファ結合体において複数の半導体チップを製造することができるので、個々の半導体チップの製造コストを低減することができる。したがって本発明による方法に従い半導体層構造上に形成された支持体層を、複数の半導体ボディを形成するために設けられた半導体層構造を備えた半導体ウェハのための支持体層として用いることができる。

本発明による方法を用いて製造された半導体チップにおける支持体層の境界を成す側面を、ウェハ結合体から半導体チップを個別化したときに形成することができる。さらに支持体層は有利には、半導体ボディにおける最も外側の側面を取り囲まない層として形成されている。さらに支持体層はたとえば、半導体材料とは反対側および／または半導体材料の側において、有利には平坦に形成されている。

図面を参照した以下の実施例の説明には、本発明のその他の特徴および有利な実施形態ならびに利点について記載されている。

図１には、ウェファ結合体として複数のオプトエレクトロニクス半導体チップを製造するための本発明による方法の実施例に関する中間ステップが、１Ａ〜１Ｆの概略断面図に基づき描かれている。

図２には、本発明によるオプトエレクトロニクス半導体チップに関する１つの実施例の概略断面図が描かれている。

図中、同一の素子または同種の素子あるいは同様に作用する素子には同一の参照符号が付されている。

図１には、ウェファ結合体として複数のオプトエレクトロニクス半導体チップを製造するための本発明による方法の実施例に関する中間ステップが、１Ａ〜１Ｆの概略断面図に基づき描かれている。

図１Ａを参照すると最初にウェハ結合体において、基板１の上に配置された半導体積層構造２が製造され、この半導体積層構造２は放射生成に適した活性領域３を有している。

基板１にはたとえばＧａＡｓが含まれており、半導体層構造は有利にはエピタキシャル成長により基板１において成長させられたものであり、したがって基板１が半導体層構造の成長基板を成すようにすることができる。この場合、活性領域３および／または半導体層構造２は有利にはＡｌ_nＧａ_mＩｎ_1-n-mＰをベースとしており、たとえばここでｍ≠０および／またはｎ≠０であり、殊に有利にはＡｌ_xＧａ_1-xＡ、ただし０≦ｘ≦１であり有利にはｘ＞０である。ＧａＡｓ基板は、付加的にＡｌＧａＡｓベースの成分も含めることができるＩｎＧａＡｌＰベースの活性領域または半導体層構造の成長に適している。

活性領域３は有利にはダブルヘテロ構造を有しており、あるいは単一量子井戸構造または多重量子井戸構造を有している。この種の構造は、達成可能な内部量子効率が高いことから効率的な放射生成に殊に適している。量子井戸構造という用語には量子化の次元数に関する規定は含まれない。したがって量子化にはたとえば量子箱、量子細線、量子点およびこれらの構造のあらゆる組み合わせが含まれる。

次に、図１Ｂに示されているように半導体構造２において基板１とは反対側の表面４に表面構造５が設けられる。この構造を、有利には基板１とは反対側で半導体層構造２の境界を成すたとえばｐ型半導体層において形成することができる。表面構造５を、適切に形成されたマスクを用いてエッチングたとえばウェットケミカルエッチングまたはドライケミカルエッチングにより生成することができる。この目的で有利には、所望の表面構造に従い切り欠きの設けられたマスクが表面４の上に形成される。これに基づき表面構造がマスクの切り欠きにより生成され、ついでマスクが再び取り除かれる。

必要に応じてこの表面構造を粗面化によって生成することもでき、たとえばサンドビーム法によって生成することもできる。この場合、表面全体に対し粗面化処理を施すと有利である。これによれば構造を規定するためのマスクを省くことができる。

表面構造５にたとえば、有利には等間隔で配置された複数の凹部を設けることができ、たとえばピラミッド断端形状、円錐断端形状またはマイクロプリズムを設けることができる。１つの凹部は横方向で広がっており、有利にはたとえば活性領域に対し平行にこの領域からの距離が増大していくように広がっている。

表面構造５を用いることで製造すべき半導体チップにおいて、構造形成された表面の側に幅の広い反射角分布で放射の反射を簡単に実現することができる。活性領域３で発せられた半導体材料における放射が連続的に全反射する確率はこの表面構造に基づき低減され、製造された半導体チップの半導体材料からの放射の出力結合効率がこれによって高められる。

その後、結合体において基板１とは反対側の面に金属含有層６が被着され、たとえば蒸着される（図１Ｃ）。金属含有層６は有利にはたとえばＡｕから成る金属化部またはたとえばＡｕＧｅから成る合金として実装される。さらに金属含有層６は有利には少なくとも部分的に、有利には実質的に面全体にわたり、活性領域３と導電接続されており、したがって製造すべき半導体チップを電気的に接触接続可能なコンタクト層としてこの金属含有層６を簡単に利用することができる。たとえば金属含有層を半導体材料にじかに取り付けることができる。さらに金属含有層６をミラー層として実装することができ、このミラー層は活性領域において発せられた放射を半導体材料に向けて反射して戻す。さらに金属含有層が表面構造から突出していると有利である。

場合によっては金属含有層６を複数の層として実装することも可能であり、これらの層のうち一部分はコンタクト層を成し別の部分はミラー層を成す（図示せず）。その際に個々の層を、電気的な接触接続における機能に合わせてもしくは放射の反射に対し簡単に最適化して実装することができる。

必要に応じて、金属含有層６と半導体材料との間に電気的な絶縁層を配置することもでき、たとえばＳｉＮのような窒化ケイ素を含む絶縁層を配置することもできる。この絶縁層を誘電性のミラー層として用いることができる。この絶縁層には、金属含有層６を活性領域と導電接続するために有利には接触個所で切り欠きが設けられている。

金属含有層６は、この層において活性領域３とは反対側の表面が実質的に平坦となるような大きさの厚さであると有利である。これに応じて金属含有層によって、この層において表面構造５とは反対側で平坦な面が形成されるよう、表面構造５を充填することができる。

次に図１に示されているように、金属含有層６の上に支持体層７がデポジットされ、ないしは堆積させられる。

支持体層７をスパッタリングにより結合体上に形成することができる。この場合、支持体層のための材料として窒化アルミニウムたとえばＡｌＮあるいは酸化アルミニウムたとえばＡｌＯまたはＡｌ₂Ｏ₃が殊に適している。さらに支持体層７をたとえば非晶質層または多結晶層たとえばセラミック層として形成することができる。酸化アルミニウムおよび殊に窒化アルミニウムは有利には熱伝導性が高い点で優れており、したがって放射生成時に生じる熱を半導体材料から簡単に排出することができる。必要に応じて、スパッタリングをリアクティブにおよび／またはレーザ支援により行うことができる。たとえば窒化アルミニウムは電気的に絶縁性であるため、活性領域３の電気的な接触接続は有利には金属含有層６によって行われる。

支持体層７はフリーサポートないしは自由支持形であり、有利には実質的に両側で平坦に形成されているので、支持体層７は自重を担持することになり、半導体層構造２が機械的に安定するようになる。この目的で支持体層の厚さは５０μｍ〜２００μｍであり、ここで５０μｍも含むものであり、殊に５０μｍ〜１００μｍであり、この場合も５０μｍも含むものであり、このような厚さは活性領域からの良好な熱伝導の点でもきわめて適している。金属含有層をミラー層として構成することができるので、場合によっては、生成すべき放射に対し吸収性となるよう支持体層７を構成することもでき、その際、支持体層７における放射の実際の吸収を著しく高めてしまうおそれを伴わない。つまり支持体層を放射透過性に構成することができ、たとえば放射透過性材料またはそれ相応の材料組成によって構成することができる。

支持体層の材料に応じて、支持体層の形成のために、殊にコーティングのために、スパッタリング以外にＣＶＤ法あるいはＰＶＤ法といった他の堆積法を適用することもでき、たとえば蒸着を適用することもできる。有利であるのは、非晶質層または多結晶層たとえばセラミック層の形成に適した方法を適用することである。支持体層の取り付けのためにプラズマ支援による堆積法たとえばＰＥＣＶＤ法も適している。

さらに多層構造を支持体層７として用いることもでき、有利にはそれぞれ異なる組成の個別層を備えた多層構造たとえば窒化アルミニウム層と酸化アルミニウム層を備えた多層構造を支持体層７として用いることもでき、これによって支持体層７を形成する際の自由度たとえば支持体層の熱膨張係数を半導体層構造の熱膨張係数に整合させる際の自由度が高められる。ただし層の個数が多くなるにつれて一般に支持体層の熱抵抗も増大するので、個別層の個数をできるかぎり少なくするのが有利であり、たとえば５個またはそれよりも少ない個数にするのが有利である。とりわけ有利であるのは、支持体層がただ１つの個別層を含むことである。

支持体層７は最初に結合体において活性領域３の上に、もしくは殊にじかに金属含有層６の上に形成されるので、接合プロセスを省くことができ、たとえばウェハ結合体外部でまえもって製造された別個の支持体ボディのはんだ付けまたは接着を行う必要がなくなり、その結果、製造方法を簡単にすることができる。

図１Ｅで示されているようにその後に実施されるステップにおいて、基板１が半導体層構造２から分離される。この場合、たとえば基板１がエッチングにより除去され、あるいはたとえばレーザ分離法などによって剥離される。

ウェハ結合体と支持体層７上に配置された半導体層構造２との機械的安定性は、フリーサポートの支持体層により、たとえばこのことだけによって、保証される。

次に、半導体層構造２の構造形成が行われる。この場合、支持体層７上に配置された複数の半導体ボディ８が形成され、この半導体ボディ８は有利にはそれぞれ中間スペース９によって互いに隔てられている。半導体層構造２からその構造形成により生じた半導体ボディ８は、放射発生に適した活性領域３を備えたそれぞれ１つの半導体層列２０を有している。このような構造形成を適切なマスクを使用してエッチングにより行うことができ、その後、このマスクは再び取り除かれる。

有利には結合体において支持体層７とは反対側から、金属含有層６が露出するよう構造形成が行われる。成長基板が半導体層構造２から取り除かれているので、半導体ボディ８が薄膜半導体ボディとして構成されている。

次いで、中間スペース９の領域に引かれた線１０に沿って、オプトエレクトロニクス半導体チップ１２をウェハ結合体から個別化することができる。このような個別化を、たとえば中間スペースの領域における鋸挽きによって行うことができる。オプトエレクトロニクス半導体チップには、有利にはそれぞれ正確に１つに半導体ボディ８が含まれている。この個別化はたとえば、支持体層７および／または金属含有層６を貫通して行われる。

個別化の前に、支持体層７とは反対側において半導体ボディ８のために電気接点１１が結合体に取り付けられ、たとえば蒸着により取り付けられる。有利には接点１１はコンタクト金属化部として構成されている。

図２には、図１に示した方法に従い製造可能なオプトエレクトロニクス半導体チップ１２が描かれている。半導体チップ１２は、個別化により図１Ｆに示されている結合体から生じる薄膜半導体ボディ８を備えた半導体チップに対応しているので、図１を参照しながら説明した特徴を図２に示した半導体チップのためにも適用することができる。

図１Ｆに示した結合体とは異なり、半導体チップの電気的な接触接続たとえば半導体チップが組み込まれるケーシングの接続導体との電気的な接触接続のための接点１１が、ボンディングワイヤ１３と導電接続されている。金属含有層６は別のボンディグワイヤ１４とたとえばダイレクトに導電接続されている。接点１１およびコンタクト層として用いられる金属含有層６を介して、オプトエレクトロニクス半導体チップ１２を電気的に接続することができる。この目的で、金属含有層６および／または接点１１は活性領域３と導電接続されている。たとえばボンディングワイヤ１４を用いた金属含有層６の電気的な接触接続を容易にする目的で、金属含有層６が半導体ボディ８の境界を成す側面１５を越えて横方向で突出していると有利である。支持体層も側面１５を越えて突出していると有利である。したがって有利には金属含有層６は、横方向に突出している領域でも支持体層７により機械的に安定化される。

さらに横方向で半導体チップ１２の境界を成す側面１６を個別化により形成することができる。この側面は有利には少なくとも部分的に支持体層７および／または金属含有層6を貫通して形成されている。さらに側面１６は半導体ボディ８から、殊にその側面１５から、横方向で間隔をおいて形成されている。

金属含有層６は、半導体チップ１２の動作中に活性領域で発せられる放射を反射する。表面構造５ゆえに、金属含有層における反射の反射角度は平坦な面における反射に対し有利には広い幅で散乱し、これにより半導体ボディ８において放射が連続的に全反射するおそれが減少し、したがって半導体ボディ８からの放射の出力結合の低減が抑えられる。その結果、半導体チップの出力結合効率が高められる。

さらに有利には半導体チップ１２は、共振器が設けられておらず非コヒーレントな放射を発生するＬＥＤチップとして構成されている。この種のチップを、きわめて簡単かつ低コストで製造可能である。

有利には電気的に絶縁性であるが熱的には良好な伝導性をもつ支持体層７たとえばＡｌＮから成る支持体層７を介して、半導体チップ１２の動作中、活性領域１３に加わる熱を半導体材料から確実に導出することができる。

本明細書は、２００５年９月３０日付けドイツ連邦共和国特許明細書DE 10 2005 047 157.9および２００５年１２月２１日付けドイツ連邦共和国特許明細書 DE 10 2005 061 346.2の優先権を主張する。したがってこれらの明細書のすべての開示内容は明示的に参照により本明細書に含まれるものとする。

なお、本発明は実施例に基づく説明に限定されるものではない。すなわち本発明はあらゆる新規の特徴ならびにそれらの特徴のあらゆる組み合わせを含むものであり、これには殊に特許請求の範囲に記載した特徴の組み合わせ各々が含まれ、このことはそのような組み合わせ自体が特許請求の範囲あるいは実施例に明示的には記載されていないにしてもあてはまる。

ウェファ結合体として複数のオプトエレクトロニクス半導体チップを製造するための本発明による方法の実施例に関する中間ステップを示す図。 本発明によるオプトエレクトロニクス半導体チップに関する１つの実施例の概略断面図

Claims (27)

1. 薄膜半導体ボディ（８）を備えたオプトエレクトロニクス半導体チップ（１２）において、
   前記薄膜半導体ボディ（８）には、放射発生に適した活性領域（３）を備えた半導体層列（２，２０）と、
   該半導体層列（２，２０）上に形成され前記薄膜半導体ボディ（８）を機械的に安定させる支持体層（７）が設けられていることを特徴とする、
   オプトエレクトロニクス半導体チップ。
2. 請求項１記載の半導体チップにおいて、
   前記支持体層（７）はフリーサポート形で形成されていることを特徴とする半導体チップ。
3. 請求項１または２記載の半導体チップにおいて、
   前記支持体層（７）は１０μｍ〜５００μｍであり、ただし１０μｍと５００μｍも含み、たとえば５０μｍ〜２００μｍであり、ただし５０μｍ〜２００μｍも含むことを特徴とする半導体チップ。
4. 請求項１から３のいずれか１項記載の半導体チップにおいて、
   前記支持体層（７）は成長基板（１）とは異なるものであり、該成長基板（１）に前記薄膜半導体ボディ（８）のための半導体層列（２，２０）がエピタキシャル成長により形成されていることを特徴とする半導体チップ。
5. 請求項１から４のいずれか１項記載の半導体チップにおいて、
   前記支持体層（７）は電気的に絶縁性であることを特徴とする半導体チップ。
6. 請求項１から５のいずれか１項記載の半導体チップにおいて、
   前記支持体層（７）は、前記活性領域（３）内で発せられた放射に対し吸収性であることを特徴とする半導体チップ。
7. 請求項１から６のいずれか１項記載の半導体チップにおいて、
   前記支持体層（７）は、前記薄膜半導体ボディ（８）のための半導体層列（２、２０）上にデポジットされていることを特徴とする半導体チップ。
8. 請求項１から７のいずれか１項記載の半導体チップにおいて、
   前記支持体層（７）はセラミック層、多結晶層または非晶質層として形成されていることを特徴とする半導体チップ。
9. 請求項１から８のいずれか１項記載の半導体チップにおいて、
   前記支持体層（７）は窒化アルミニウムまたは酸化アルミニウムを含むことを特徴とする半導体チップ。
10. 請求項１から９のいずれか１項記載の半導体チップにおいて、
    前記支持体層（７）は多層構造を有することを特徴とする半導体チップ。
11. 請求項１から１０のいずれか１項記載の半導体チップにおいて、
    前記支持体層（７）と前記薄膜半導体ボディ（８）との間に金属含有層（６）たとえば金属ベースまたは合金ベースの層が配置されていることを特徴とする半導体チップ。
12. 請求項１１記載の半導体チップにおいて、
    前記金属含有層（６）は、前記活性領域（３）内で発せされた放射に対するミラー層として形成されていることを特徴とする半導体チップ。
13. 請求項１１または１２記載の半導体チップにおいて、
    金属含有層（６）は、前記半導体チップ（１２）の電気的な接触接続のためのコンタクト層として形成されていることを特徴とする半導体チップ。
14. 請求項１から１３のいずれか１項記載の半導体チップにおいて、
    前記半導体チップ（１０）たとえば前記半導体層列（２，２０）および／または前記活性領域（３）は、少なくともＩＩＩ−Ｖ族の化合物半導体材料を含み、またはＩＩＩ−Ｖ族の化合物半導体材料をベースとすることを特徴とする半導体チップ。
15. 請求項１から１４のいずれか１項記載の半導体チップにおいて、
    前記半導体チップ（１２）は、共振器が設けられておらず非コヒーレントな放射を発生させるチップとしてとして形成されていることを特徴とする半導体チップ。
16. 請求項１から１５のいずれか１項記載の半導体チップにおいて、
    前記半導体チップ（１２）はＬＥＤチップとして形成されていることを特徴とする半導体チップ。
17. オプトエレクトロニクス半導体チップ（１２）の製造方法において、
    半導体チップの半導体ボディ（８）のために基板（１）上に配置された半導体層列（２，２０）を準備し、該半導体層列（２，２０）に、放射発生に適した活性領域（３）を設けるステップと、
    該半導体層列（２，２０）上に支持体層（７）を形成するステップと、
    前記基板（１）を除去するステップ
    を有することを特徴とする、オプトエレクトロニクス半導体チップの製造方法。
18. 請求項１７記載の方法において、
    前記支持体層（７）を、前記半導体層列（２，２０）において基板（１）とは反対側に形成することを特徴とする方法。
19. 請求項１７または１８記載の方法において、
    前記支持体層（７）を、薄膜形成法により前記半導体層列（２，２０）上に形成することを特徴とする方法。
20. 請求項１７から１９のいずれか１項載の方法において、
    前記支持体層（７）を、デポジット法により前記半導体層列（２，２０）上に形成することを特徴とする方法。
21. 請求項１７から２０のいずれか１項載の方法において、
    前記支持体層（７）を、ＰＶＤ法またはＣＶＤ法により前記半導体層列（２，２０）上にデポジットすることを特徴とする方法。
22. 請求項１７から２１のいずれか１項載の方法において、
    前記支持体層（７）を、スパッタリングたとえば反応性スパッタリングまたはレーザ支援方法たとえばパルス化レーザを使用したデポジット法または蒸着によって、前記半導体層列（２，２０）上にデポジットすることを特徴とする方法。
23. 請求項１７から２２のいずれか１項記載の方法において、
    前記支持体層（７）を形成する前に前記半導体層列（２，２０）において前記基板（１）とは反対側に、金属含有層（６）たとえば金属ベースまたは合金ベースの層を設けることを特徴とする方法。
24. 請求項１７から２３のいずれか１項載の方法において、
    前記基板（１）は成長基板を有しており、該成長基板上に前記半導体層列（２，２０）をエピタキシャル成長させることを特徴とする方法。
25. 請求項１７から２４のいずれか１項記載の方法において、
    複数の半導体チップ（１２）をウェファ結合体において同時に製造するプロセスを実施することを特徴とする方法。
26. 請求項２５記載の方法において、
    前記方法により製造された半導体チップ（１２）における支持体層（７）の境界を成す側面（１６）が、前記ウェファ結合体から半導体チップを個別化することにより形成されることを特徴とする方法。
27. 請求項１７から２６のいずれか１項載の方法において、
    請求項１から１５のいずれか１項記載の半導体チップ（１２）が前記方法により製造可能であり、または製造されることを特徴とする方法。

Images