JP2007096327A - ビーム放射半導体チップ - Google Patents
ビーム放射半導体チップ Download PDFInfo
- Publication number
- JP2007096327A JP2007096327A JP2006267454A JP2006267454A JP2007096327A JP 2007096327 A JP2007096327 A JP 2007096327A JP 2006267454 A JP2006267454 A JP 2006267454A JP 2006267454 A JP2006267454 A JP 2006267454A JP 2007096327 A JP2007096327 A JP 2007096327A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- mirror
- semiconductor chip
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】出力結合に関して、効率的且つ簡単に製造可能な半導体チップを提供すること。
【解決手段】薄膜フィルム半導体を有する、ビームを放射する半導体チップであり、薄膜半導体は、ビーム形成に適した活性領域を備えた半導体層列を有しており、薄膜半導体上に設けられたミラー層を有しており、半導体チップは、ミラー層に対して付加的にブラッグミラーを有しており、該ブラッグミラー及びミラー層は、前記活性領域の同じ面上に設けられている。
【選択図】図1
【解決手段】薄膜フィルム半導体を有する、ビームを放射する半導体チップであり、薄膜半導体は、ビーム形成に適した活性領域を備えた半導体層列を有しており、薄膜半導体上に設けられたミラー層を有しており、半導体チップは、ミラー層に対して付加的にブラッグミラーを有しており、該ブラッグミラー及びミラー層は、前記活性領域の同じ面上に設けられている。
【選択図】図1
Description
本発明は、ビーム形成に適した活性領域を備えたビーム放射半導体チップに関する。
そのような半導体チップの出力結合効率、即ち、活性領域内で形成されるビーム出力と、チップから出力結合されるビーム出力との比は、そのような半導体チップの効率にとって重要である。
本発明の課題は、殊に、出力結合に関して、効率的且つ簡単に製造可能な半導体チップを提供することにある。
この課題は、請求項1記載の特徴を備えた半導体チップにより解決される。本発明の有利な実施形態および構成は従属請求に記載されている。
本発明のビーム放射半導体チップは、ビーム形成に適した活性領域を備えた半導体層列を有している薄膜半導体と、薄膜半導体上に設けられたミラー層を有している。ミラー層に対して付加的に、半導体チップは、ブラッグミラーを有しており、その際、ブラッグミラーとミラー層は、活性領域の同じ面上に設けられている。
ブラッグミラーとミラー層は、活性領域内で形成されたビームを反射することができる。ブラッグミラー又は択一的にミラー層は、活性領域内で形成されたビームに対して有利には部分透過性に構成されており、その結果、ビームは、夫々の部分透過性ミラーを透過し、しかも、両ミラーのうち、活性領域から比較的遠くに離れた方のミラーに達して、そのミラーで反射される。有利には、ブラッグミラーは、活性領域とミラー層との間に設けられる。その理由は、ブラッグミラーは、薄膜半導体の半導体層列内(例えば、エピタキシャルに成長基板上に成長される)モノリシックに集積することができるからである。
有利には、薄膜半導体は、坦体上に設けられ、その際、ミラー層は、特に有利には、坦体と薄膜半導体との間に設けられる。坦体は、薄膜半導体を有利に機械的に安定化する。ミラー層は、薄膜半導体上に堆積することができる。ブラッグミラーは、有利には、活性領域と坦体との間に設けられる。
両ミラー、つまり、ミラー層とブラッグミラーは、両ミラーのうち、活性領域とは反対側の面上にビームが透過するのを低減する。そのようにして、ミラーの、この面上に設けられた要素、例えば、吸収坦体内にビームが吸収されるのを回避することができる。従って、半導体チップの出力結合効率は向上される。更に、両ミラーでのビームの反射によって、薄膜半導体の、ミラーとは反対側の表面を介して、半導体チップから出力結合されるビーム出力の成分が大きくなる。半導体チップの、この表面の側からの特定の出力放射を簡単に高めることができる。特定の出力放射とは、ここでは、平方メートル単位で示した表面の面積当たりの表面から出る、ワットで示したビーム出力のことである。
半導体チップは、2つのミラー、つまり、ブラッグミラーとミラー層を有しているので、活性領域の一方の面上に丁度1つの個別ミラーを備えた半導体チップとは異なって、半導体チップの出力結合効率をあまり低減させずに、個別ミラーを低いコストで製造することができる。高い出力結合効率のためには、個別ミラーを、例えば、95%以上の、できる限り高い反射にする必要があり、従って、このミラーを構成するには、どうしても高いコストを必要とする。
例えば、垂直方向のビーム入射に対して95%以上反射する高反射ブラッグミラーの場合、一般的に、上下に設けられた、ブラッグミラーを形成する多数の層を設ける必要がある。ブラッグミラーの反射は、層の個数を介して調整することができる。所定の反射に必要な層の数は、所定の反射が大きくなるにつれて強い非直線状に上昇する。しかし、層の数が増えれば増える程、製造コストは大きくなり、例えば、エピタキシャル時間が長くなることによって各製造コストが大きくなる。
本発明によると、2つのミラーが設けられているので、ブラッグミラーとミラー層は、比較的低い個別反射率で構成することができる。第1のミラーの比較的低い個別反射率は、第2のミラー、ブラッグミラー乃至ミラー層での反射を介して少なくとも部分的に補償される。両ミラーの全反射率は、有利には僅かなコストで、高反射個別ミラーの反射率の領域内の値に達することができる。従って、半導体チップは、高い出力結合効率で簡単且つコスト上有利に製造可能である。
本発明によると、2つのミラーが設けられているので、ブラッグミラーとミラー層は、比較的低い個別反射率で構成することができる。第1のミラーの比較的低い個別反射率は、第2のミラー、ブラッグミラー乃至ミラー層での反射を介して少なくとも部分的に補償される。両ミラーの全反射率は、有利には僅かなコストで、高反射個別ミラーの反射率の領域内の値に達することができる。従って、半導体チップは、高い出力結合効率で簡単且つコスト上有利に製造可能である。
ブラッグミラーは、活性領域内で形成されたビームに対して、90%以下、有利には80%以下、特に有利には70%以下の反射率を有することができる。そのような反射率は、是認し得るコストで、比較的コスト上有利に達成することができる。ミラー層も相応の反射率を有することができる。更に、ブラッグミラーの反射率は、有利には50%以上、特に有利には60%以上である。ミラー層は、有利には、70%以上、特に有利には80%以上の反射率を有している。
両ミラーを含む「全ミラー」の全反射率は、有利には80%以上、特に有利には90%以上、又は、殊に95%以上である。
有利な実施例では、ミラー層は、金属を含む。金属含有ミラー層は、ブラッグミラーとは異なり、反射率が、ミラー層の表面法線に対するビームの入射角に僅かしか依存しないことによって特徴付けられる。ミラー層の表面法線に対して比較的大きな角度で当該ミラー層に入射するビームも、そのようにして高い信頼度で反射することができる。殊に、ブラッグミラーを透過するビーム(比較的大きな入射角度の成分を高い程度で有する)を、ほぼ入射角に依存せずに反射することができる。
有利には、ミラー層は、ほぼ金属で構成されているか、又は、少なくとも1つの金属を含む合金を有している。適切な金属は、例えば、Au,Al,Ag又はPtであり、有利には、前述の各金属の少なくとも1つを含む適切な合金は、例えば、AuGe又はAuSnである。金属含有のミラー層は、薄膜半導体上に、例えば、蒸着を用いて堆積することができる。
更に、ミラー層は、有利には導電状に構成されている。半導体チップは、この場合、ミラー層を用いて簡単に電気的にコンタクト接続することができる。ミラー層は、このために活性領域と導電接続されていると目的に適っている。
ブラッグミラーは、有利にはドーピングにより構成されており、その結果、ブラッグミラーも、その高い導電率により簡単に半導体チップの電気コンタクト接続に貢献することができるようになる。ブラッグミラーと導電性のミラー層を介して、活性領域に荷電坦体が供給されて、活性領域内で荷電坦体の再結合を介してビームが形成されるようになる。
別の有利な実施例では、ミラー層は、大きな面で、殊に全面及び/又は直接、薄膜半導体と導電接続されている。そのようにして、ミラー層を介して活性領域内に荷電坦体を大きな面積で容易に注入することができるようになる。従って、有利に大きな注入面積により、半導体チップ内で形成されるビーム出力を簡単に大きくすることができる。
別の有利な実施例では、ミラー層とブラッグミラーとの間に半導体コンタクト層が設けられている。半導体コンタクト層を用いて、ミラー層と、有利には、ミラー層と直接隣接している薄膜半導体との間の電気コンタクト特性を最適化することができる。このようにして、簡単に、殊にほぼ障壁なしに、ミラー層と薄膜半導体との間のオーミックコンタクトを形成することができる。半導体コンタクト層は、ブラッグミラーの層と比べて比較的自由に選択することができる。ブラッグミラーは、有利には直接半導体コンタクト層と接している。
しかし、薄膜半導体と電気的にコンタクト接続を形成するのに適したミラー層は、形成されるビーム用の高い反射率によって必ずしも特徴付けられるとは限らない。付加的なブラッグミラーにより、半導体チップの出力結合係数が、例えば、コンタクト形成ミラー層の比較的小さな反射率のためにあまり低減せずに、ミラー層を、簡単に電気コンタクト特性について最適化することができる。
更に、ミラー層を、付加的なブラッグミラーにより、効率をあまり低減せずに、簡単に別の、又は、択一的な機能について最適化して構成することができる。例えば、ミラー層を結合層として構成してもよく、この結合層を用いて、薄膜半導体を、有利には機械的に安定化して、坦体上に取り付けることができる。結合層を、適切な取付特性に関して、例えば、坦体及び/又は薄膜半導体に対する付着性に関して最適化することができる。例えば、結合層は、ソルダリング層として構成されている。
ミラー層は、結合層として構成されているので、ミラー層は、有利には、坦体及び/又は薄膜半導体に直接接している。薄膜半導体を、ミラー層に対して付加的に坦体に固定するのに、コスト高なボンディングメタライジングを有利にも必要としない。従って、薄膜半導体は、ミラー層及び結合層として構成されている個別層を用いて、坦体上に固定してもよい。
別の有利な実施例では、活性領域とブラッグミラーとの間隔は、活性領域と、薄膜半導体の、ブラッグミラー又は坦体とは反対側の面との間隔よりも大きい。
直接、即ち、薄膜半導体で全反射せず、又は、両ミラーのうちの一方で反射せず、薄膜半導体の、ミラーとは反対側の面を介して、薄膜半導体から出力結合されるビーム出力の成分を、そのようにして高めることができる。
別の有利な実施例では、半導体チップは、共振器なしで作動され、殊に、レーザ又はRCLED(Resonalt Cavity Light Emitting Diode)として作動されず、乃至、半導体チップは、共振器なし作動するように設けられている。半導体チップは、更に、インコヒーレントなビームを形成するために、殊に、LEDチップとして構成してもよい。
共振器を備えた半導体チップでは、例えば、コヒーレントなビームを形成するためのレーザチップ又はインコヒーレントなビームを形成するためのRCLEDでは、チップの表面の比較的小さな部分面だけしか、放射のために利用されないことが屡々ある。それに対して、共振器なしのLEDチップでは、有利に、半導体の、ブラッグミラー乃至ミラー層とは反対側の面のほぼ全体を放射のために利用することができる。
薄膜半導体として、本発明の範囲内では、製造基板(この製造基板の上に、薄膜半導体の半導体層列が製造されている)からあけられた半導体を設けることができる。エピタキシャル成長によって半導体層列を製造する際、製造基板は、例えば、成長基板によって形成されている。薄膜半導体の坦体(坦体によって薄膜半導体が有利に機械的に安定化される)は、製造基板とは異なっている。半導体層列の製造用の基板は、一般的に、例えば、成長基板の、成長用の結晶表面に高い要求が掛けられている。薄膜半導体の坦体は、製造基板とは異なっているので、半導体層列の製造用に必要な特性を必ずしも有していなくても、比較的自由に選定することができる。例えば、坦体を、熱伝導度又は導電率に関して最適化して選定することができる。半導体の効率を、そのようにして向上させることができる。
有利な実施例では、製造基板(この製造基板の上に、薄膜半導体用の半導体層列が製造される)は、半導体層列から除去、例えば、剥離されている。特に有利には、半導体層列は、この際、製造基板を剥離する前に坦体上に設けられて、固定される。製造基板は、そのようにして、半導体層列を損なう危険性を高めずに、半導体層列から除去することができ、その際、半導体層列を坦体によって機械的に安定化させることができる。製造基板を除去するために、例えば、エッチング、ウォータビームカッティング又はレーザ剥離法が適している。
ミラー層は、有利には、製造基板を半導体層列から除去する前に、半導体層列の、製造基板とは反対側の面上に堆積、例えば、蒸着される。
坦体上への固定のために、半導体層列と坦体との間に、結合層を形成することができる。この結合層は、有利には、金属含有層、例えば、ソルダリング層である。結合層は、上述のように、それと同時に、半導体チップのミラー層として使ってもよい。択一的に、結合層を、ミラー層に対して付加的に設けてもよい。この場合には、ミラー層は、有利には、結合層と薄膜半導体との間に設けられている。
ブラッグミラーと付加的なミラー層(両方とも、活性領域の同じ面上に設けられている)を備えたビーム放射半導体チップは、活性領域内で形成されたビーム出力の有利に高い成分を、薄膜半導体の、ミラーと反対側の面を介して放射する。ビーム密度、即ち、ステラジアン(sr)単位で示した立体角当たり、及び、ビームの受け取り側から可視の、半導体チップの平方メータ(m2)単位で示した放射面のワット(W)単位で示した放出ビーム出力は、そのようにして簡単に高めることができる。この際、半導体チップの放射プロフィール、即ち、放射ビーム出力の角度依存性は、ブラッグミラーのない半導体チップとは異なり、有利には、ほぼ変化しない。ブラッグミラーは、なるほど、その表面法線を中心にした領域内に最高の反射率を有しているので、放射ビーム出力は、表面法線を中心にした領域内に集中するものと見込まれるが、しかし、ブラッグミラーの反射後、反射ビームは、半導体での屈折によって拡げられるので、半導体チップから出力結合されるビームの放射プロフィールは、付加的なブラッグミラーにより、あまり変えられない。
更に、ブラッグミラーにより、有利に、ビームは、活性領域、例えば、活性領域の中心から始まって、ブラッグミラーの方に配向された出力結合円錐の内部で反射される。この際、出力結合円錐は、ブラッグミラーの方向での活性領域からの開角が、半導体チップからのビーム放射が全反射する境界角度の2倍に等しい円錐である。出力結合円錐の外側では、ビームは、半導体内で連続して全反射され、従って、このビームは、出力結合されるビーム出力に何ら寄与しないか、又は、僅かな程度しか寄与しない。
薄膜半導体チップ、即ち、坦体上に設けられた薄膜半導体を有する半導体チップは、以下の各特徴の少なくとも1つによって特徴付けることができる:
−ビームを発生するエピタキシャル層列の、坦体の方を向いた主平面に、反射層が堆積されているか、または、形成されており、この反射層はエピタキシャル層列内で発生された電磁ビームの少なくとも一部分をこのエピタキシャル層列に反射して戻す;
−エピタキシャル層列は、20μm以下、特に、10μmの範囲内の厚さを有している;
及び/又は
−エピタキシャル層列には、理想的な場合、エピタキシャルにより形成されたエピタキシャル層列内にほぼエルゴード的な光分布を形成する(つまりこのエピタキシャル層列はできるかぎりエルゴード的な確率散乱特性を有している)混合構造をもつ少なくとも1つの面を備えた少なくとも1つの半導体層が含まれている。
薄膜半導体チップ、即ち、坦体上に設けられた薄膜半導体を有する半導体チップは、以下の各特徴の少なくとも1つによって特徴付けることができる:
−ビームを発生するエピタキシャル層列の、坦体の方を向いた主平面に、反射層が堆積されているか、または、形成されており、この反射層はエピタキシャル層列内で発生された電磁ビームの少なくとも一部分をこのエピタキシャル層列に反射して戻す;
−エピタキシャル層列は、20μm以下、特に、10μmの範囲内の厚さを有している;
及び/又は
−エピタキシャル層列には、理想的な場合、エピタキシャルにより形成されたエピタキシャル層列内にほぼエルゴード的な光分布を形成する(つまりこのエピタキシャル層列はできるかぎりエルゴード的な確率散乱特性を有している)混合構造をもつ少なくとも1つの面を備えた少なくとも1つの半導体層が含まれている。
この種の薄膜発光ダイオードチップの基本原理については、たとえばI. Schnitzer等によるAppl. Phys. Lett. 63 (16), 18. Oktober 1993, 2174-2176に記載されており、この刊行物を本願の参考文献とする。
薄膜半導体と坦体との間にミラー層を有する薄膜半導体チップは、ほぼ、薄膜半導体の、坦体とは反対側の表面を介してビームを放射する。活性領域の、ミラー層と同じ側の面上に設けられた、付加的なブラッグミラーにより、薄膜半導体の、坦体とは反対側の表面を介して出力結合されるビーム出力をあまり低減せずに、比較的小さな反射率のミラー層を用いることができるようになる。更に、薄膜半導体チップの放射特性は、ブラッグミラーが設けられているにも拘わらず、高反射ミラー層を有する薄膜チップの放射特性とは異なって、変化しないか、又は、あまり変化しない。
本発明の別の特徴、作用効果および目的に適った構成について、以下、図示の実施例を用いて説明する。
図1は、本発明の、ビームを放射する半導体チップの第1の実施例の断面略図を示し、
図2は、本発明の、ビームを放射する半導体チップの第2の実施例の断面略図を示す。
図2は、本発明の、ビームを放射する半導体チップの第2の実施例の断面略図を示す。
同一、同種また同様に作用する素子には、図面において同一の参照番号が付されている。
図1は、本発明の、ビームを放射する半導体チップの第1の実施例の断面略図を示す。
ビームを放射する半導体チップ1は、坦体3上に設けられた薄膜半導体2を有している。薄膜半導体2は、ビーム形成用に適した活性領域4を備えた半導体層列を有している。薄膜半導体2と坦体3との間にミラー層5が設けられている。ミラー層に対して付加的に、薄膜半導体2内のミラー層5と活性領域4との間に、ブラッグミラー6がモノリシックに統合されている。ブラッグミラー6とミラー層5との間に、更に半導体コンタクト層7が設けられている。
活性領域4は、第1の被覆層8と第2の被覆層9との間に形成されており、その際、第1の被覆層は、活性領域4の、ブラッグミラー6とは反対側の面上に設けられており、第2の被覆層は、活性領域4とブラッグミラー6との間に設けられている。
ビームを放射する半導体チップ1は、坦体3上に設けられた薄膜半導体2を有している。薄膜半導体2は、ビーム形成用に適した活性領域4を備えた半導体層列を有している。薄膜半導体2と坦体3との間にミラー層5が設けられている。ミラー層に対して付加的に、薄膜半導体2内のミラー層5と活性領域4との間に、ブラッグミラー6がモノリシックに統合されている。ブラッグミラー6とミラー層5との間に、更に半導体コンタクト層7が設けられている。
活性領域4は、第1の被覆層8と第2の被覆層9との間に形成されており、その際、第1の被覆層は、活性領域4の、ブラッグミラー6とは反対側の面上に設けられており、第2の被覆層は、活性領域4とブラッグミラー6との間に設けられている。
活性領域4の、ブラッグミラー6に対向する面上にカレントエクスパンション層10が設けられており、カレントエクスパンション層10は、有利には、薄膜半導体2内にモノリシックに統合されている。有利には、カレントエクスパンション層10は、薄膜半導体2を、当該薄膜半導体2の、ブラッグミラー6とは反対側の面上で閉じる。ミラー層5の側から、薄膜半導体2は、有利には、半導体コンタクト層7によって限定されている。
薄膜半導体2の、ミラー層5とは反対側の面上に、第1の端子11が設けられており、この第1の端子11は、坦体3の、薄膜半導体2とは反対側の面上に設けられた第2の端子12と共に、半導体チップ1の外部電気コンタクト接続のために設けられている。第1の端子11は、ボンディングワイヤ接続用に設けることができ、第2の端子12は、半導体チップの電気コンタクト用のハンダ接続のために設けることができる。
薄膜半導体2は、薄膜半導体用の半導体層列がエピタキシャル成長された成長基板13によって被覆されていない。薄膜半導体を形成することができる半導体層列の成長基板は、半導体層列から除去され、殊に剥離される。成長基板を半導体層列から除去するために、例えば、エッチング、ジェットウォータカッティング(Wasserstrahlschneiden)レーザ剥離法(Laserabloeseverfahren)が適している。 成長基板13の除去の前に、薄膜半導体2用の半導体層列は、有利には、成長基板とは異なる坦体3上に設けられて、固定される。 坦体3は、成長基板13を除去した後も、薄膜半導体2を機械的に安定化する。薄膜半導体2用の半導体層列は、当該半導体層列の、成長基板とは反対側の面が、坦体上に設けられているようにすると目的に適っている。除去された成長基板13は、図1に破線で示されている。
ミラー層5は、有利には、半導体層列を坦体3上に設ける前に、半導体層列の、成長基板13とは反対側の面上に堆積され、例えば、蒸着される。坦体3は、成長基板13と比較して、例えば、熱伝導率及び/又は導電率に関して比較的自由に最適化して選択することができる。従って、坦体3上に設けられた薄膜半導体2を備えた薄膜半導体チップは、効率的にビームを放射する半導体チップを構成するのに特に適している。
薄膜半導体2は、薄膜半導体用の半導体層列がエピタキシャル成長された成長基板13によって被覆されていない。薄膜半導体を形成することができる半導体層列の成長基板は、半導体層列から除去され、殊に剥離される。成長基板を半導体層列から除去するために、例えば、エッチング、ジェットウォータカッティング(Wasserstrahlschneiden)レーザ剥離法(Laserabloeseverfahren)が適している。 成長基板13の除去の前に、薄膜半導体2用の半導体層列は、有利には、成長基板とは異なる坦体3上に設けられて、固定される。 坦体3は、成長基板13を除去した後も、薄膜半導体2を機械的に安定化する。薄膜半導体2用の半導体層列は、当該半導体層列の、成長基板とは反対側の面が、坦体上に設けられているようにすると目的に適っている。除去された成長基板13は、図1に破線で示されている。
ミラー層5は、有利には、半導体層列を坦体3上に設ける前に、半導体層列の、成長基板13とは反対側の面上に堆積され、例えば、蒸着される。坦体3は、成長基板13と比較して、例えば、熱伝導率及び/又は導電率に関して比較的自由に最適化して選択することができる。従って、坦体3上に設けられた薄膜半導体2を備えた薄膜半導体チップは、効率的にビームを放射する半導体チップを構成するのに特に適している。
ブラッグミラー6は、有利には、夫々第1の半導体層61と第2の半導体層62を有する多数の半導体層対を有している。この各半導体層は、有利に高い屈折率差を有するようにすると有利であり、その結果、ブラッグミラーの所定の反射を達成するのに必要な個数の半導体層対が有利にも僅少である。
更に、各半導体層は、有利には、活性領域内に形成される、波長λのビームに対してλ/4層として構成される。
種々異なる半導体層対の各半導体層61及び62は、ブラッグミラー6内で交互に設けられているようにすると目的に適っている。
更に、各半導体層は、有利には、活性領域内に形成される、波長λのビームに対してλ/4層として構成される。
種々異なる半導体層対の各半導体層61及び62は、ブラッグミラー6内で交互に設けられているようにすると目的に適っている。
例えば、夫々金属を有するか、又は、メタライジングとして形成されている第1及び第2の端子11乃至12は、活性領域4と導電接続されており、その結果、この端子を介して、荷電坦体は、活性領域内に注入され、この活性領域で再結合してビームを形成する。
ミラー層5及び/又は坦体3は、有利には、半導体チップ1を容易に電気的にコンタクト接続するために、導電状に構成されている。ミラー層は、このために有利には、金属で形成され、又は、合金を有している。
適切な金属は、例えば、Au,Al,Ag,Ptであり、適切な合金は、例えば、AuGe又はAuSnである。
有利には、真性、即ち、ドーピングせずに形成された活性領域の外側の、薄膜半導体内に設けられた層は、導電率を高めるために有利にはドーピングされている。殊に、ブラッグミラーは、有利には、ドーピングして形成されている。坦体3と活性領域4との間に設けられた各層は、有利には、同じ導電型を有している(p型又はn型)。それに相応して、有利には、活性領域の、ミラーに対向する面上に設けられた、薄膜半導体の各層も同じ導電型を有しており、その際、特に有利には、活性領域を越えた後交番される。
ミラー層5及び/又は坦体3は、有利には、半導体チップ1を容易に電気的にコンタクト接続するために、導電状に構成されている。ミラー層は、このために有利には、金属で形成され、又は、合金を有している。
適切な金属は、例えば、Au,Al,Ag,Ptであり、適切な合金は、例えば、AuGe又はAuSnである。
有利には、真性、即ち、ドーピングせずに形成された活性領域の外側の、薄膜半導体内に設けられた層は、導電率を高めるために有利にはドーピングされている。殊に、ブラッグミラーは、有利には、ドーピングして形成されている。坦体3と活性領域4との間に設けられた各層は、有利には、同じ導電型を有している(p型又はn型)。それに相応して、有利には、活性領域の、ミラーに対向する面上に設けられた、薄膜半導体の各層も同じ導電型を有しており、その際、特に有利には、活性領域を越えた後交番される。
ミラー層5とブラッグミラー6との間に設けられた半導体層7(有利には、ミラー層に、特に有利にはブラッグミラーに直接接している)は、導電ミラー層5に対して有利に電気コンタクト接続特性にすることによって特徴付けられる。殊に、半導体コンタクト層7は、ミラー層5と薄膜半導体2との間の電位障壁が、半導体コンタクト層のない薄膜半導体に比べて低減されているように構成するとよい。半導体コンタクト層7は、比較的薄く、例えば、20nm(20nmを含む)から100nm(100nmを含む)の厚みに構成するとよい。
ミラー層5は、有利には、ほぼ全面が、特に有利には、薄膜半導体2と直接導電接続されている。 それで、薄膜半導体2とミラー層5との間に比較的コスト高なコンタクト構造、例えば、コスト高なメタライジング層列を形成しないで済む。更に、このようにして、活性領域の大きな面積に亘って容易に通電することができるようになり、活性領域4内で、簡単に大きなビーム出力を形成することができる。
カレントエクスパンション層10は、有利には、比較的高いトランスバースコンダクティビティ(横方向導電性)を有している。表面14の比較的小さい部分しか被覆していない第1の端子11を介して、薄膜半導体2内に注入された電流は、カレントエクスパンション層内で、第1の端子によって被覆されている面に対して横方向に拡げられ、有利には、ほぼ全面で、活性領域内に注入される。このようにして、表面14の側で、第1の端子11の下側の比較的小さな面を介してしか、荷電坦体が薄膜半導体2内に注入されないにも拘わらず、簡単に、活性領域の比較的大きな部分、殊に、ほぼ全活性領域を、ビーム形成のために利用することができる。カレントエクスパンション層10により、第1の端子11は、簡単に有利に小さな面で形成することができ、その結果、半導体チップ1の表面14上に設けられた第1の端子11に、ビームが吸収される恐れを低減することができる。有利には、モノリシックにより、薄膜半導体2内に統合されたカレントエクスパンション層10は、500nm以上、例えば、700nm以上の厚みを有している。有利には、この厚みは、5μm以下である。
半導体カレントエクスパンション層の代わりに、モノリシックでなく薄膜半導体2内に統合された層をカレントエクスパンションのために使用してもよい。このために、ビーム透過性の導電性酸化物(TCO:Transparent Conduction Oxide透過性導電酸化物)、有利には、金属酸化物、例えば、ZnOのような亜鉛酸化物、又は、インジウムスズ酸化物を有するカレントエクスパンション層が特に適している。透過性導電酸化物TCO材料は、高いビーム透過性と同時に高い横方向導電性によって特徴付けられる。そのようなカレントエクスパンション層は、導電率を高めるために有利には、ドーピングされており、例えば、ZnO含有カレントエクスパンション層の場合、Alでドーピングされている。 半導体チップの作動中、活性領域4内でビームが形成される。このビームは、ビーム成分41.42及び43によって示されている。被覆層8及び9は、有利には、障壁層として形成されており、この障壁層は、荷電坦体を活性領域4内に閉じ込め、そのようにして、活性領域4内での、ビームを形成する再結合の確率が向上する。
ビーム成分41は、薄膜半導体2の、ミラー5及び6とは反対側の表面14を介して、この薄膜半導体2から放出される。ビーム成分42は、先ずブラッグミラー6に向かって照射され、このブラッグミラー6で反射され、表面14を介して薄膜半導体2から放出される。ビーム成分43は、ブラッグミラー6を透過し、ミラー層5で反射され、もう一度ブラッグミラーを透過した後、表面14を介して薄膜半導体2から放射される。表面14は、特に半導体チップ1の主放射表面を形成する。
複数のミラー、ブラッグミラー6及びミラー層5により、半導体チップ1の表面14での放射を特に有利に向上することができる。半導体チップは、殊に、ビーム出力の大部分、殊に90%以上を半導体チップの主放射表面を介して放射する表面放射半導体チップとして構成されている。
反射率が、ブラッグミラー6の反射率とは異なって、入射ビームの入射角度にほぼ依存しない、金属含有ミラー層5を用いると、比較的大きな角度でミラー層に入射するビーム成分も、例えば、ビーム成分43も、表面14の方向に配向することができるので、表面14に向かうビームが増大する。
反射率が、ブラッグミラー6の反射率とは異なって、入射ビームの入射角度にほぼ依存しない、金属含有ミラー層5を用いると、比較的大きな角度でミラー層に入射するビーム成分も、例えば、ビーム成分43も、表面14の方向に配向することができるので、表面14に向かうビームが増大する。
ブラッグミラー6を透過したビームをミラー層5で反射することができるようにすることによって、殊に表面14を介して放射されるビームの出力結合効率又は出力結合されるビーム出力を比較的小さな反射率でもあまり低下させずにブラッグミラーを構成することができ、有利には、ブラッグミラーの表面に垂直方向にビームが入射した際に、即ち、ブラッグミラーの表面法線に対して平行にビームが入射した際に、90%以下、例えば、70%(70%を含む)〜90%(90%を含む)の反射率でもビーム出力をあまり低下させずに、ブラッグミラーを構成することができる。
そのようにして、ブラッグミラー6が統合された薄膜半導体2の製造用のエピタキシャル時間を短縮することができ、それに相応して、製造コストも低減することができる。ブラッグミラー6は、ビームの大部分を反射するので、ミラー層5も、比較的小さな反射率、有利には90%以下、例えば、80%(80%を含む)〜90%(90%を含む)の反射率でも、半導体チップの効率をあまり低減させずに構成することができる。
従って、ミラー層5は、活性領域4内で形成されたビームが比較的小さな反射率を有する材料(例えば、緑色のスペクトル領域内のAu)を含有するか、又は、そのような材料から形成されているようにするとよい。つまり、ミラー層5用の材料を選択する際に、有利にも自由度が向上する。
従って、ミラー層5は、活性領域4内で形成されたビームが比較的小さな反射率を有する材料(例えば、緑色のスペクトル領域内のAu)を含有するか、又は、そのような材料から形成されているようにするとよい。つまり、ミラー層5用の材料を選択する際に、有利にも自由度が向上する。
ミラー層5を、薄膜半導体2に対して最適化された電気コンタクト特性に関して特に簡単に選択することができるか、及び/又は、薄膜半導体を坦体3上に取り付ける結合層として構成することができる。
有利には、ミラー層5は、このために、殊に全面で、薄膜半導体2及び坦体3に直接接している。ミラー層5は、例えば、ソルダリング層として、例えば、AuSn層として、又は、合金コンタクトメタライジング層として、例えば、AuGe層として構成されている。
そのような層は、目的に適うように、結合層用の固定特性、乃至、コンタクト形成層用の電気コンタクト特性に関して最適化されているので、そのような層は、一般的に、活性領域内で形成されるビームに対して比較的小さな反射率を有している。この比較的小さな反射率は、本発明の範囲内で、ブラッグミラーによって少なくとも部分的に補償することができる。ミラー層は、また、それと同時に結合層として使うことができるので、ミラー層と結合層を別個に形成するのに比べて、高い出力結合効率にも拘わらず、半導体チップを簡単且つコスト上有利に製造することができる。
本発明の有利な実施例では、薄膜半導体、殊に活性領域、ブラッグミラー、半導体コンタクト層及び/又はカレントエクスパンション層10は、III−V半導体材料、特に有利には、III−V半導体材料系Inx Gay Al1−x−y P、但し、0≦x≦1、0≦y≦1、及び、x+y≦1、有利には、y≠0及び/又はy≠1、Inx Gay Al1−x−y As、但し、0≦x≦1、0≦y≦1、及び、x+y≦1、有利には、y≠0及び/又はy≠1、及び/又はInx Gay Al1−x−y N、但し、0≦x≦1、0≦y≦1、及び、x+y≦1、有利には、y≠0及び/又はy≠1を有する。
このIII−V材料系からなる材料を用いて、ビーム形成にとって特に効率的な半導体チップ、殊に、高い量子効率の活性領域を製造することができる。可視スペクトル領域内でのビーム形成のために、殊に、材料系Inx Gay Al1−x−y P、又は、Inx Gay Al1−x−y Nからなるような材料が、特に適している。従って、有利に、半導体チップは、可視光の形成用に構成される。
更に、半導体チップ1は、有利には、LEDチップとしてインコヒーレントなビームを形成するために構成されている。更に、半導体チップは、有利には、共振器なしで作動するように設けられており、殊に、有利には、RCLEDチップとして構成されている。共振器付きチップの効率的な作動のためには、共振器内の活性領域を位置決めして同調することが必要となることがよくあり、この同調はとてもコスト高であるが、上述の本発明のようにすると、このような位置決めを必要としない。活性領域4は、ほぼ自由に薄膜半導体2内に設けることができる。有利には、活性領域は、正確な尺度で図示されていない図1の単なる略図とは異なり、薄膜半導体2の、ミラー5及び6とは反対側の表面14のずっと近く、ブラッグミラー6のところよりもずっと近くに設けるとよい。表面14を介して直接放射されるビーム出力は、そのようにして上昇することができる。ミラー層5と活性領域4との間に設けられた薄膜半導体2の各層の1つ又は複数は、このために有利には、それに相応して肉厚に構成されている。 活性領域4がInx Gay Al1−x−y P をベースとしてその上に形成された半導体チップ1の場合、薄膜半導体2は、例えば、下側の列順序でGaAs成長基板13上に堆積された以下のような半導体層列を有しているようにしてもよい。即ち:
n導電型カレントエクスパンション層10は、InGaAlP又はAlGaAsを有している。この最後の場合には、アルミニウム含有量は、有利には、0.5以上(≧0.5)である。こうすることによって、有利には、高いトランスバースコンダクティビティ(横方向導電性)を達成することができる。InAlPを含有するn導電型被覆層8は、InGaAlPを含有する活性領域4及びInAlPを含有するp導電型被覆層9を有している。多数の各半導体層対、例えば、5個(5個を含む)〜20個(20個を含む)、有利には、8個〜15個の半導体層対、特に有利には10個の対を有するブラッグミラー6は、夫々Al0.5Ga0.5Asを含有する第1のλ/4半導体層61と、Al0.95Ga0.95Asを含有する第2のλ/4半導体層62を有する。ブラッグミラーは、p導電型で構成すると目的に適っている。ブラッグミラーの上には、AlxGa1−xAs、但し0≦x≦1をベースとしてその上に形成された、p導電型の半導体コンタクト層7が設けられている。0.5以下のアルミニウム含有量は、電気コンタクト形成にとって特に有利であることが分かった。この場合、高いアルミニウム含有量の各対向層によって、電気コンタクト特性を劣化させることがある層の酸化を低減又は回避することができる。Al0.5Ga0.5As又はGaAs製の半導体コンタクト層7は、特にAuGeに対して電気的なコンタクトを形成するために特に適している。半導体コンタクト層7は、比較的薄肉、例えば、100nm又はそれ以下の厚みで形成すると有利である。
n導電型カレントエクスパンション層10は、InGaAlP又はAlGaAsを有している。この最後の場合には、アルミニウム含有量は、有利には、0.5以上(≧0.5)である。こうすることによって、有利には、高いトランスバースコンダクティビティ(横方向導電性)を達成することができる。InAlPを含有するn導電型被覆層8は、InGaAlPを含有する活性領域4及びInAlPを含有するp導電型被覆層9を有している。多数の各半導体層対、例えば、5個(5個を含む)〜20個(20個を含む)、有利には、8個〜15個の半導体層対、特に有利には10個の対を有するブラッグミラー6は、夫々Al0.5Ga0.5Asを含有する第1のλ/4半導体層61と、Al0.95Ga0.95Asを含有する第2のλ/4半導体層62を有する。ブラッグミラーは、p導電型で構成すると目的に適っている。ブラッグミラーの上には、AlxGa1−xAs、但し0≦x≦1をベースとしてその上に形成された、p導電型の半導体コンタクト層7が設けられている。0.5以下のアルミニウム含有量は、電気コンタクト形成にとって特に有利であることが分かった。この場合、高いアルミニウム含有量の各対向層によって、電気コンタクト特性を劣化させることがある層の酸化を低減又は回避することができる。Al0.5Ga0.5As又はGaAs製の半導体コンタクト層7は、特にAuGeに対して電気的なコンタクトを形成するために特に適している。半導体コンタクト層7は、比較的薄肉、例えば、100nm又はそれ以下の厚みで形成すると有利である。
場合によっては、半導体の各個別層の導電型を、夫々交換して、n導電型からp導電型に、乃至、p導電型からn導電型にしてもよい。
これは、特に、TCOカレントエクスパンション層10を、例えば、ZnO乃至Al(p導電型の材料に対してコンタクト形成するのに特に適している)から設けると目的に適っている。
下部材料系In0.5(Ga1−xAlx)0.5P 及び、AlxGa1−xAs(但し、夫々0≦x≦1)からなる半導体材料は、格子相互が良好に適合し、特にGaAsにも良好に適合するという特徴がある。従って、有利には、半導体チップは、これらの材料系をベースとしてその上に形成される。これらの材料系からなる各層は、簡単にモノリシックにより統合することができ、簡単に相互に製造することができる。AlxGa1−xAs系からなる層は、金属含有材料に対してコンタクトを形成する層に特に適しており、ブラッグミラー用の層として特に適している。AlxGa1−xAs系の屈折率は、アルミニウム含有量xを介して調整することができ、このことが、ブラッグミラーにとって特に有意義である。薄膜半導体2用のこれらの半導体層列は、半導体コンタクト層7の上に形成されたAuGeミラー層5を用いて、Ge坦体3上に固定することができる。続いて成長基板13を除去することができる。AuGeは、一方では、良好な取付特性によって特徴付けられ、他方では、有利に高い反射率によって、特に、波長領域560nm(560nmを含む)〜650nm(650nmを含む)内での高い反射率によって特徴付けられる。この波長領域内でビームを形成するために、材料システムInxGayAl1−x−yPは、相応の活性領域にとって特に適している。
これは、特に、TCOカレントエクスパンション層10を、例えば、ZnO乃至Al(p導電型の材料に対してコンタクト形成するのに特に適している)から設けると目的に適っている。
下部材料系In0.5(Ga1−xAlx)0.5P 及び、AlxGa1−xAs(但し、夫々0≦x≦1)からなる半導体材料は、格子相互が良好に適合し、特にGaAsにも良好に適合するという特徴がある。従って、有利には、半導体チップは、これらの材料系をベースとしてその上に形成される。これらの材料系からなる各層は、簡単にモノリシックにより統合することができ、簡単に相互に製造することができる。AlxGa1−xAs系からなる層は、金属含有材料に対してコンタクトを形成する層に特に適しており、ブラッグミラー用の層として特に適している。AlxGa1−xAs系の屈折率は、アルミニウム含有量xを介して調整することができ、このことが、ブラッグミラーにとって特に有意義である。薄膜半導体2用のこれらの半導体層列は、半導体コンタクト層7の上に形成されたAuGeミラー層5を用いて、Ge坦体3上に固定することができる。続いて成長基板13を除去することができる。AuGeは、一方では、良好な取付特性によって特徴付けられ、他方では、有利に高い反射率によって、特に、波長領域560nm(560nmを含む)〜650nm(650nmを含む)内での高い反射率によって特徴付けられる。この波長領域内でビームを形成するために、材料システムInxGayAl1−x−yPは、相応の活性領域にとって特に適している。
ミラー層は、有利には、共融混合物を有する材料構造を有している。特に有利には、ミラー層は、共融組成内に形成されている。このためにも、共融組成内のAuGeは特に適している。坦体3上に薄膜半導体2を固定すると、ミラー層が共融組成の場合、特に温度安定である。
図2は、本発明の、ビームを放射する半導体チップの第2の実施例の断面略図を示す。 半導体チップ1は、図1と関連して説明した半導体チップに相応している。 これとは異なり、第1の端子11も第2の端子12も、薄膜半導体2の、ブラッグミラー6及びミラー層5とは反対側の面上に設けられている。第2の端子12は、ミラー層5と活性領域4との間の薄膜半導体の領域と直接導電接続されている。有利には、第1の端子11も第2の端子12もワイヤボンディング用に設けられている。第2の端子12と、活性領域4とミラー層5との間に設けられた薄膜半導体2の領域との導電接続を容易にするために、この領域は、有利には、活性領域4の、ミラー層5に対向する側の面上に設けられた薄膜半導体2の領域の拡がりよりも大きなラテラル方向の拡がりを有している。そのようにして、活性領域4と、ブラッグミラー6との間の薄膜半導体2の層上に、例えば、第2の被覆層9上に第2の端子12を設けることが容易となる。
薄膜半導体の、ミラー層5とは反対側の面上で電気コンタクト接続されるので、坦体3を簡単に導電状に構成することができる。
電気コンタクト接続は、ミラー層5を介して行われるのではなく、従って、薄膜半導体2にミラー層5を良好に電気接続しても大した利点は得られないので、図1の実施例の場合のように、半導体コンタクト層7を設ける必要がない。薄膜半導体2は、ミラー層5の側で、ブラッグミラー6によって限定され、ブラッグミラー6は、有利には、直接ミラー層5に接している。
電気コンタクト接続は、ミラー層5を介して行われるのではなく、従って、薄膜半導体2にミラー層5を良好に電気接続しても大した利点は得られないので、図1の実施例の場合のように、半導体コンタクト層7を設ける必要がない。薄膜半導体2は、ミラー層5の側で、ブラッグミラー6によって限定され、ブラッグミラー6は、有利には、直接ミラー層5に接している。
更に、半導体チップ1は、図1の実施例とは異なって、表面14上に堆積されているか、又は、薄膜半導体の表面14内に形成されている出力結合構造15を有している。出力結合構造15は、有利には、単に表面14の部分領域内にのみ設けられており、表面14は、図2の実施例でも、第1の端子によって被覆されていない主放射面として使われる。相応の出力結合構造15は、当然、図1の実施例にも設けてもよい。
例えば、出力結合構造15は、薄膜半導体2の表面14を粗面化したものとして、例えば、カレントエクスパンション層10内に形成された構造として構成されている。出力結合構造を用いて、表面14で全反射するのを妨害することができ、薄膜半導体2から表面14を介して出力結合されるビーム出力を向上することができる。そのような出力結合構造は、例えば、エッチング又はサンドビーム方法(Sandstrahlverfahren)を用いて構成することができる。薄膜半導体2の側面16は、有利には、出力結合構造ではないようにされており、その結果、表面14でのみ全反射が妨害される。
例えば、出力結合構造15は、薄膜半導体2の表面14を粗面化したものとして、例えば、カレントエクスパンション層10内に形成された構造として構成されている。出力結合構造を用いて、表面14で全反射するのを妨害することができ、薄膜半導体2から表面14を介して出力結合されるビーム出力を向上することができる。そのような出力結合構造は、例えば、エッチング又はサンドビーム方法(Sandstrahlverfahren)を用いて構成することができる。薄膜半導体2の側面16は、有利には、出力結合構造ではないようにされており、その結果、表面14でのみ全反射が妨害される。
なお、本発明は実施例に基づいたこれまでの説明によって限定されるものではない。本発明は、各新規要件並びに各要件の各組合せを含むものであり、つまり、殊に、各要件の各組合せは、この要件又はこの組合せ自体が特許請求の範囲又は実施例に明瞭に記載されていない場合でも、特許請求の範囲に含まれている。
1 半導体チップ
2 薄膜半導体
3 坦体
4 活性領域
5 ミラー層
6 ブラッグミラー
7 半導体コンタクト層
8 第1の被覆層
9 第2の被覆層
10 カレントエクスパンション層
11 第1の端子
12 第2の端子
13 成長基板
14 表面
15 出力結合構造
16 側面
41,42及び43 ビーム成分
61 第1の半導体層
62 第2の半導体層
2 薄膜半導体
3 坦体
4 活性領域
5 ミラー層
6 ブラッグミラー
7 半導体コンタクト層
8 第1の被覆層
9 第2の被覆層
10 カレントエクスパンション層
11 第1の端子
12 第2の端子
13 成長基板
14 表面
15 出力結合構造
16 側面
41,42及び43 ビーム成分
61 第1の半導体層
62 第2の半導体層
Claims (18)
- ビームを放射する半導体チップ(1)において、薄膜半導体(2)を有しており、該薄膜半導体(2)は、ビーム形成に適した活性領域(4)を備えた半導体層列を有しており、前記薄膜半導体(2)上に設けられたミラー層(5)を有しており、前記半導体チップは、ブラッグミラー(6)を有しており、該ブラッグミラー及びミラー層は、前記活性領域の同じ面上に設けられていることを特徴とする半導体チップ。
- ブラッグミラー(6)は、モノリシックにより薄膜半導体(2)の半導体層列内に統合されている請求項1記載の半導体チップ。
- 薄膜半導体(2)は、坦体(3)上に設けられており、ミラー層(5)は、前記坦体と前記薄膜半導体との間に設けられている請求項1又は2記載の半導体チップ。
- ブラッグミラー(6)は、活性領域(4)と坦体(3)との間に設けられている請求項3記載の半導体チップ。
- ブラッグミラー(6)は、活性領域(4)とミラー層(5)との間に設けられている請求項1から4迄の何れか1記載の半導体チップ。
- 半導体チップ(1)は、薄膜半導体(2)の半導体層列の成長基板(13)によって被覆されていない請求項1から5迄の何れか1記載の半導体チップ。
- ミラー層(5)は、坦体(3)に直接接している請求項3から6迄の何れか1記載の半導体チップ。
- ミラー層(5)は、薄膜半導体(2)に直接接している請求項1から7迄の何れか1記載の半導体チップ。
- 薄膜半導体(2)は、ミラー層(5)を用いて坦体(3)上に取り付けられている請求項1から8迄の何れか1記載の半導体チップ。
- ミラー層(5)は、導電的に構成されている請求項1から9迄の何れか1記載の半導体チップ。
- ミラー層(5)は、金属により構成されているか又は少なくとも1つの金属との合金を有している請求項1から10迄の何れか1記載の半導体チップ。
- ミラー層(5)は、活性領域(4)内で形成されるビーム(41,42,43)用に90%以下の反射率を有している請求項1から11迄の何れか1記載の半導体チップ。
- ブラッグミラー(6)は、活性領域(4)内で形成されるビーム(41,42,43)用に90%以下の反射率を有している請求項1から12迄の何れか1記載の半導体チップ。
- 半導体チップ(1)は、共振器なしに作動される請求項1から13迄の何れか1記載の半導体チップ。
- 半導体チップ(1)は、インコヒーレントなビームを形成するように構成されている請求項1から14迄の何れか1記載の半導体チップ。
- 活性領域(4)とブラッグミラー(6)との間隔は、前記活性領域(4)と薄膜半導体(2)の、前記ブラッグミラーとは反対側の表面(14)との間隔よりも大きい請求項1から15迄の何れか1記載の半導体チップ。
- ミラー層(5)とブラッグミラー(6)との間に、半導体コンタクト層(7)が設けられている請求項1から16までの何れか1記載の半導体チップ。
- ミラー層(5)は、大きな面で薄膜半導体(2)に導電接続されている請求項1から17迄の何れか1記載の半導体チップ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005046698 | 2005-09-29 | ||
DE102006004591A DE102006004591A1 (de) | 2005-09-29 | 2006-02-01 | Strahlungsemittierender Halbleiterchip |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007096327A true JP2007096327A (ja) | 2007-04-12 |
Family
ID=37613905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006267454A Pending JP2007096327A (ja) | 2005-09-29 | 2006-09-29 | ビーム放射半導体チップ |
Country Status (4)
Country | Link |
---|---|
US (1) | US7884383B2 (ja) |
EP (1) | EP1770792B1 (ja) |
JP (1) | JP2007096327A (ja) |
DE (1) | DE102006004591A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011504660A (ja) * | 2007-11-26 | 2011-02-10 | エルジー イノテック カンパニー リミテッド | 半導体発光素子 |
JP2013115435A (ja) * | 2011-11-25 | 2013-06-10 | Lg Innotek Co Ltd | 紫外線半導体発光素子 |
WO2014065259A1 (ja) * | 2012-10-23 | 2014-05-01 | 昭和電工株式会社 | 発光ダイオードおよびその製造方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006059612A1 (de) * | 2006-12-12 | 2008-06-19 | Forschungsverbund Berlin E.V. | Halbleiterbauelement und Verfahren zu dessen Herstellung |
DE102007029370A1 (de) | 2007-05-04 | 2008-11-06 | Osram Opto Semiconductors Gmbh | Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips |
DE102008026841A1 (de) * | 2008-02-22 | 2009-08-27 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauteil |
EP2462632A4 (en) * | 2009-08-03 | 2014-06-04 | Newport Corp | ARCHITECTURES FOR HIGH-PERFORMANCE LED DEVICES WITH DIELECTRIC COATINGS AND MANUFACTURING METHOD THEREFOR |
CN106129206B (zh) * | 2016-07-29 | 2019-02-26 | 天津三安光电有限公司 | 具有全镜面结构的发光二极管及其制作方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4991179A (en) * | 1989-04-26 | 1991-02-05 | At&T Bell Laboratories | Electrically pumped vertical cavity laser |
US5132750A (en) * | 1989-11-22 | 1992-07-21 | Daido Tokushuko Kabushiki Kaisha | Light-emitting diode having light reflecting layer |
DE19629920B4 (de) * | 1995-08-10 | 2006-02-02 | LumiLeds Lighting, U.S., LLC, San Jose | Licht-emittierende Diode mit einem nicht-absorbierenden verteilten Braggreflektor |
US5666373A (en) * | 1996-02-06 | 1997-09-09 | Raytheon Company | Laser having a passive pulse modulator and method of making same |
US6455343B1 (en) * | 2000-03-28 | 2002-09-24 | United Epitaxy Company, Ltd. | Method of manufacturing light emitting diode with current blocking structure |
US6549556B1 (en) * | 2000-12-01 | 2003-04-15 | Applied Optoelectronics, Inc. | Vertical-cavity surface-emitting laser with bottom dielectric distributed bragg reflector |
US6611543B2 (en) * | 2000-12-23 | 2003-08-26 | Applied Optoelectronics, Inc. | Vertical-cavity surface-emitting laser with metal mirror and method of fabrication of same |
US6468824B2 (en) * | 2001-03-22 | 2002-10-22 | Uni Light Technology Inc. | Method for forming a semiconductor device having a metallic substrate |
US6697413B2 (en) * | 2001-10-31 | 2004-02-24 | Applied Optoelectronics, Inc. | Tunable vertical-cavity surface-emitting laser with tuning junction |
DE10244447B4 (de) * | 2002-09-24 | 2006-06-14 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes Halbleiterbauelement mit vertikaler Emissionsrichtung und Herstellungsverfahren dafür |
JP4004378B2 (ja) * | 2002-10-24 | 2007-11-07 | ローム株式会社 | 半導体発光素子 |
US6979582B2 (en) * | 2003-09-22 | 2005-12-27 | National Chung-Hsing University | Vertical-cavity surface emitting laser diode and method for producing the same |
US20050104078A1 (en) * | 2003-11-13 | 2005-05-19 | Ite Compound Semiconductor Corporation | Light-emitting diode having chemical compound based reflective structure |
US7825006B2 (en) * | 2004-05-06 | 2010-11-02 | Cree, Inc. | Lift-off process for GaN films formed on SiC substrates and devices fabricated using the method |
US7256483B2 (en) * | 2004-10-28 | 2007-08-14 | Philips Lumileds Lighting Company, Llc | Package-integrated thin film LED |
DE102004057802B4 (de) * | 2004-11-30 | 2011-03-24 | Osram Opto Semiconductors Gmbh | Strahlungemittierendes Halbleiterbauelement mit Zwischenschicht |
US7341878B2 (en) * | 2005-03-14 | 2008-03-11 | Philips Lumileds Lighting Company, Llc | Wavelength-converted semiconductor light emitting device |
US7244630B2 (en) * | 2005-04-05 | 2007-07-17 | Philips Lumileds Lighting Company, Llc | A1InGaP LED having reduced temperature dependence |
-
2006
- 2006-02-01 DE DE102006004591A patent/DE102006004591A1/de not_active Withdrawn
- 2006-08-09 EP EP06016663.4A patent/EP1770792B1/de not_active Expired - Fee Related
- 2006-09-26 US US11/528,071 patent/US7884383B2/en not_active Expired - Fee Related
- 2006-09-29 JP JP2006267454A patent/JP2007096327A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011504660A (ja) * | 2007-11-26 | 2011-02-10 | エルジー イノテック カンパニー リミテッド | 半導体発光素子 |
US8618571B2 (en) | 2007-11-26 | 2013-12-31 | Lg Innotek Co., Ltd. | Semiconductor light emitting device having a reflective layer |
JP2014096603A (ja) * | 2007-11-26 | 2014-05-22 | Lg Innotek Co Ltd | 半導体発光素子 |
KR101449005B1 (ko) | 2007-11-26 | 2014-10-08 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
US8969902B2 (en) | 2007-11-26 | 2015-03-03 | Lg Innotek Co., Ltd. | Semiconductor light emitting device |
US9472739B2 (en) | 2007-11-26 | 2016-10-18 | Lg Innotek Co., Ltd. | Semiconductor light emitting device |
JP2013115435A (ja) * | 2011-11-25 | 2013-06-10 | Lg Innotek Co Ltd | 紫外線半導体発光素子 |
WO2014065259A1 (ja) * | 2012-10-23 | 2014-05-01 | 昭和電工株式会社 | 発光ダイオードおよびその製造方法 |
JP2014086533A (ja) * | 2012-10-23 | 2014-05-12 | Showa Denko Kk | 発光ダイオードおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1770792A3 (de) | 2011-05-25 |
EP1770792B1 (de) | 2016-09-28 |
US7884383B2 (en) | 2011-02-08 |
US20070081571A1 (en) | 2007-04-12 |
DE102006004591A1 (de) | 2007-04-05 |
EP1770792A2 (de) | 2007-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5404386B2 (ja) | オプトエレクトロニクス半導体チップ | |
US6847057B1 (en) | Semiconductor light emitting devices | |
KR101424312B1 (ko) | 반도체칩 및 반도체칩의 제조 방법 | |
JP5727784B2 (ja) | オプトエレクトロニクス部品の製造方法 | |
EP1294028B1 (en) | Semiconductor light-emitting device and manufacturing method thereof | |
JP5468203B2 (ja) | 第3族窒化物デバイスを製造する方法およびその方法を使用して製造されたデバイス | |
TWI354381B (en) | Opto-electronic semiconductor component | |
JP2006157024A (ja) | 発光半導体素子 | |
JP2007533143A (ja) | 発光ダイオードチップ | |
JP2007096327A (ja) | ビーム放射半導体チップ | |
JP2019204981A (ja) | 多孔質の反射性コンタクトを有するデバイス | |
JP2010067891A (ja) | 発光素子 | |
KR20080087135A (ko) | 질화물 반도체 발광 소자 | |
US9099574B2 (en) | Optoelectronic semiconductor chip and method for producing it | |
JP2008500711A (ja) | 垂直の放出方向を有する面放出型の半導体レーザ素子 | |
JP4833537B2 (ja) | 半導体発光素子 | |
JP2009277898A (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
JP2006287223A (ja) | 放射放出半導体チップおよびこの形式の半導体チップに対する半導体基体の製造方法 | |
US8811448B2 (en) | Optoelectronic component | |
JP2012089801A (ja) | 半導体発光素子およびその製造方法、および実装基板 | |
US20090121245A1 (en) | Optoelectronic Semiconductor Chip | |
CN114207969A (zh) | 垂直谐振器型发光元件 |