TWI335744B - Clock-edge modulated serial link with dc-balance control - Google Patents
Clock-edge modulated serial link with dc-balance control Download PDFInfo
- Publication number
- TWI335744B TWI335744B TW095138134A TW95138134A TWI335744B TW I335744 B TWI335744 B TW I335744B TW 095138134 A TW095138134 A TW 095138134A TW 95138134 A TW95138134 A TW 95138134A TW I335744 B TWI335744 B TW I335744B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- channel
- clock
- circuit
- receiver
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0284—Arrangements to ensure DC-balance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4902—Pulse width modulation; Pulse position modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Noise Elimination (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
1335744 九、發明說明: 【發明所屬之技術領域】 本發明係揭露一種有關序列訊號之傳送,例如在一轉 -變降低差異訊號系統中。更特別地,本發明係揭露一種有 關一時脈邊緣調變序列連結結合直流(direct cUrrent,DC) 平衡控制訊號。 【先前技術】 行動裝置(moblle device),例如,行動電話㈣心心 p one)個人數位助理(pers〇nai Digital Assjstants,pdas) 和移動式遊戲主機(portable game consoles)普遍持續成長 中。第一圖係一例子用以說明一行動裝置。特殊地,第一 *圖說明一行動裝置100經由一介面1〇4與一行動顯示 (mobile disPla3〇102相連接。行動裝置100包含一中央處 理單元(central processing unit)l〇0和一圖像控制器 (graphic conyrolier)108。行動顯示器1〇2包含一顯示控制 _ 器(disPlay c〇ntr〇ller)110 和一顯示器(display)112,例如液 晶顯示器(liquid crystal display)。一電池114供給行動裝 置100和行動顯示器1〇2動力。低耗能設計為此類 置之應用關鍵。 ~ 一習知之行動裝置之介面104使用具有單端全振幅信 號(single-ended full-swing signaling)之平行通道。此通道 由許多線路組成,例如,22線路具有18位元視訊像素資 料線(18-bit video pixei data lines)和控制訊號線,例如時脈 頻率(dot-clock)、資料能力(data enabie,DE),水平同 + 1335744 (horizontal sync, HSYNC)、垂直同步(vertical sync,VSYNC) 和其他特定顯示組態之設定。這些訊號線消耗電力及空 間。另外,這些線路產生過量電磁輻射。為減少訊號線數 量,可使用具有低壓振幅差異訊號發射之序列連接。如先 前技術所知’此類之信號放大區分信號,當拒絕相同模式 訊號時。 目别受歡迎之顯示器介面’例如,低電壓差異發信 (low-voltage differential signaling, LVDS)和數位視覺介面 (Digital Visual Interface,DVI)使用三序列差異訊號之通 道,用於18位元或24位元色彩像素資料。另外,一分離 通道被使用在時脈傳送。在此應用中’電壓振幅減少至約 400 毫伏(megavolt,mV)。 在一些應用中,例如一行動顯示器,可接受相對低視 訊解析度。在此例中,可能使用-單-資料通道。然而, 在以1#/兄下’先别技術依賴—分離時脈通道。基於此通道 只傳送時脈因此增加硬體成本和電力,是以期望移除時脈 :乙妙及/、使帛單-通道以時脈傳送、資料和控制訊 f ^而,傳統網路協定,例如使用,z十億位元乙太 端需使用-區域參考二=些問題。例如’在接收 寬之彈性。^号脈&增加硬體成本及減少傳輸頻 田上遮硯點 朋望件以提供 ::行:::㈣訊號 7 1335744 接(clock edge modulation,CEM)。此結構以脈寬調制 (pulse-width modulation,PWM)著稱,藉由一挑選時脈(即 升緣(rising edge)或降緣(falling edge))之各種設置將資料 資訊編碼在一週期時脈(peri〇dic d〇ck)上;因此,時脈 脈寬是可改變或調整的。本發明提供之技術係為了傳送— 時脈信號、資料和控制信號在一單一通道上。 經由例子,本發明可藉由時脈之各種降緣以利於實 施。如第二A圖所示,當升緣位置固定時,資料編碼依照 時脈降緣位置之變化。升緣之週期性產生使得能夠易 取時脈訊號’從其選取接收器可產生“時脈頻率,, :割進入信號(例如’藉由18)’而不需額外之時脈補‘機 ^調整降緣位置或時脈脈寬(elGek width)得以嵌入 貝科或控制訊號於一時脈中,因此,減少接腳數 count) ° 美國專利6463092( ‘092專利)利用此型態之一脈寬調 文技何。092專利讓渡於本發明"請人,因此本發明 可將092專利列為參考。本發明& ‘ G9 =得:衡直流電流~,。在-實二中= 直抓係糟由嵌入平衡直流控制信號於序列式連接内獲得。 平衡直流控制信號包含維持平衡直流之信號,增加平衡直 ,之訊號,減少平衡直流之信號。使用標準技術產生以及 處理平衡直流控制信號。本發明一觀點為直接整合平衡直 流控制信號於單—信號串列連接與時脈及#料訊號。 本發明之一實施例中,“〇”位元編碼為一,,。之工 〇 1335744 作週期時脈,不需要改變而維持平衡。另— “” ,編碼不是25%就是75%之工作週期時;方以面、:1及, 卜標註。至於❹25%還是75%係藉由 之直流值決定。若直流低於一般值 ,,“傳达 75%,反之亦然。以此編碼, 位元編碼為 脈寬)之最大非均等只有2以長度心 序列式也可以被使用在傳送控制厂,直机。
和VSYNC。在一實施例中,當例如HSYNC . 賦*月匕非顯不(unassertpH、 時,將傳送這些控制信號。DE為 續…,或如第二㈣所顯,=碼為兩個連 料傳送時所不可能之序列(即資料賦能為二 示下述16脈寬調變符號代表控制特性。在ζ殊序列表 送控制信號而不需任何額外之通道。 '可傳 DEO之狀離(在益杳料恭、矣·^、 、 發明影響 4狀/Μ在無貝枓發运下)以在單一通道 流和其他之資訊。 、衡直 、,第,圖依照本發明實施例說明一傳送器_ 。 傳送300包含一接收資料 又 例如’6位元之紅像素資料,6位元綠像: “4 ’以及:位元藍像素資料。控制信號包含水平同半:、 垂直同步和資料賦能信號。編碼器3〇2輸出應用至一二 器電路㈣心心响綱,其用以序列排 資訊以利於序列連接。使用編碼器3。2或序列器電路控二 用以產生一平衡直流控制信號。 序列化資料被傳送到-多工器⑽出抑叫,其接收控 ,ίΓ" 1335744 制輸入以形成一鎖相迴路(phase-locked loop)3 10。傳送多 工器輸出至一通道驅動器(channel driver)308,在此例子 中’一電壓模式驅動器(v〇ltage m〇de driver)產生差異時脈 邊緣凋變信號。特殊地,通道驅動器308提供一正時脈邊 緣調變信號(CEM+)和一負時脈邊緣調變信號(CEM_)至一 通道郎點(channel node)309。 在—實施例中,鎖相迴路310之相位偵測器(phase detector)3 12將參考時脈乘以丨8以及在電壓控制之震盪器 313下操作以產生4時脈相位:〇(φ〇),9〇(φι),1⑼(① 2),270(φ3)。一分路器314分離多工時脈信號和提供一 回饋輸^於相位偵測器312。傳送器如同其在每symb〇l發 迗4不歸零(N〇n_Return t〇 Zer〇, NRz)位元下操作由 用這些時脈相位。這些相位信號藉由多工器3〇6處理。 夕第四圖係為說明本發明實施例,一脈寬調變4對1之 多工器。須注意,第一位元4〇〇和最後位元4〇2分別固定 在上和〇。只有在中間兩位元(第4圖之匕和c)需改變以表 丁 :種不同降緣之位置。使用編碼器地和序列器從 平行資料和控制信號產生此兩種位元。 由於在一行動裝置中電力耗損為一重要之考量,在本 發明之-實施例中,使用一電壓模式驅動器3〇8以利於在 緣調變傳送器内。ff_ehlp發送信號。第五圖係為 :柄明之一實施例,說明一已知之電壓模式驅動器。 …、他先前技術之驅動器不同,此電壓模式驅動器不且有 一電流源疊層(cu職t source stack),因此,能在低電麼下 11 ‘--5 操作。為減少電壓耗損,此 yb 電監杈式驅動器被設計可在1.2 :(.V)之供電下操作,且電壓
減少至80毫伏(mUlv〇1 J (v , ,mV)由於行動顯示之連結跨距 擾相對小t幾英对)’在咖訊號對内部信號干 诸,80毫伏振幅足夠適當操作接收器。使用且 減少振幅之電壓模式.驅翻哭 a ^ (27〇miUu)n bits _ 。。隱虽;母秒270百萬位元 I ,Mbps)下操作時,時脈邊緣調 M專达15之耗電將少於1毫瓦〇mllwatt,mW)。 =所建議之時脈邊_變連接,㈣於時脈信號上傳 =吏得接收H架構較為簡化。換言之,接收器不需一不 =相位偵測$ ’也不需—局部頻率(lGeai㈣職⑼,依 :、序列式連接接收ϋ之例子。在—實施财,本發明使用 -延遲鎖定迴路用以補償資料,如第六圖所示。 接收器600冑—前端限制放大器(front-end limiting amphfer)602,其接收在通道節點6〇3上差異輸入信號正 =脈邊緣調變信號和負時脈邊緣調變信號。放大器6〇2適 田執仃-訊號位準以利於延遲鎖定迴路輸人—電壓控制 延遲線(V〇Uage-controlled delay Hne,vcdl)6〇4 產生 8工相 位延遲時脈取樣’並解碼時脈邊緣調變資料。第二A圖顯 不-取樣時脈和輸人時脈邊緣調變資料之時序關係。在一 實施例中,取樣器606在兩不同相位(φ3和φ5如第二A 圖顯示)下檢查時脈邊緣調變資料以確認時脈降緣之位置。 第七圖况明一取樣器和脈寬調變偵測器6〇6配置兩正 反态(flip flop)700和702。每一正反器接收φ 〇信號,當正 12 1335744 反器700接收φ3信號和正反器7〇2接 取樣之結果,時脈邊緣調變❹ ^虎時。使用 訊。從不均等信號,接收器可伯測像;、邊=不均等資 資料賦能、水平同步和垂直同步。t邊界和序列以表示 如第六圖顯示,輸入時脈邊緣調變 延遲=本取樣。因此,延遲鎖定迴路可補償^/,、^ 鎖:::r鎖定迴路具“夠鎖 』便用…失鎖偵測之相位偵測器_ =照本發明之-實施例,說明—相㈣測器罐。若電 壓控制延遲線之初始延遲如叫大於& 了咖,即 X時脈之升緣位於第八B圖之暗區,㈣心P信號顯示 防止调和鎖定(hannanie 1叫。另—方面,t初始延遲較 小使得電壓控制延遲線固定在最小值,相位檢測器重設 (PD一reset)信號顯示為解除錯誤上升信號。如第八c圖顯 示’其可以藉由φ〇和φ4之升緣比較而完成。若在㈣和 Φ8兩者間發現φ4之升緣,相位㈣器不再產生—上升信 號,但使得電壓控制延遲線減緩。 本發明之時脈邊緣調變序列連接可採一標準〇18微 米(m1Crometer,vm)互補金氧半導體(c〇mplementary (^心化1^011(11^01%〇^08)技術製造。當在每秒27〇百萬 位元組操作時,此被製造之晶片在】2伏特供給時,消耗 3.12毫瓦。 沾知该項技術者可在了解本發明後,以各種潤飾變更 實施本發明。例如,序列式連接可擴大多重連接以增加輸
13 1335744 出。另外,本發明可被利用於—雔 模式。此外,由於使用差異模式工(__)) 供其他目的之使用。例如,;V;:’有-般模式信號可 版拉式信號可使用於交換组 態資料。此組態資料得以特定來 、·、· “丄々 歎如資料格式,資料目 的U多工傳送器/接收器連接在匯 ^ 文牡遒,爪排(bus)上),資料方向 (data chrectionality)及其相似情況。 上述之說明,其目的用以解釋本發明,特殊命名用以 完全了解本發明。然而’使熟悉該項技術者能據以實施本 發明。因此’上述本發明之特殊實施例之說明主要用以說 明或描述本發明。本發明並非排除或限制本發明上述之詳 述之揭示形式’明顯地,根據上述教示可能衍生許多潤飾 和變動。所選擇之實施例及本發明原則做最佳解釋之描 述,及其實際之應用,因此,在其他技術領域者能善用本 發明,得考慮各實施例之各種潤飾有適當特殊之使用。本 發明之權利主張範圍端以下述申請專利範圍及其相似定義 而定。 【圖式簡單說明】 本發明較重視下列細節說明及所附圖式之連接,其中: 第一圖係依照本發明之一實施例,說明一行動裝置和 一行動顯示器之裝設。 第二A圖係依照本發明之一實施例,說明直流平衡時 脈邊緣調變。 第二B圖係依照本發明之一實施例,說明嵌入於時脈 邊緣調變之特殊性。 14 1335744 第三圖係依照本發明之一實施例,說明裝設一時脈邊 緣調變傳送器。 第四圖說明一被使用在第三圖之時脈邊緣調變傳送器 之多工器。 第五圖係說明使用在本發明實施例之電壓模式驅 器。 第/、圖係依照本發明之一實施例,說明一時脈邊緣 變接收器。 ° ^
第七圖係s兒明使用在本發明實施例之時脈邊緣調 碼器之使用。 變解 第八A圖係說明配置於本發明實施例之相位 路(phase detector circuit)。 電 coarse- up 第八B圖係依照本發明之一實施例,說明 信號之使用。
第::圖係說明本發明實施例處理之各種信號 r 4:之ί子與依據之圖示在各方面皆相符。 【主要元件符號說明】 100行動裝置 102行動顯示器 104行動顯示器之介面 106中央處理單元 108圖式控制器 110顯示控制器 112顯示器 1335744 電池 傳送器 編碼 連續器 多工器 通道驅動器 通道節點 鎖相迴路 相偵測器 驅動器 第一位元 和最後位元 接收器 放大器 通道節點 取樣器 相位偵測器 、702正反器
Claims (1)
- 、申請專利範圍: “尤dLa!修正本 種心號傳送器,包含: :通道節點,做為與單一直流平衡差動通道之介面;及 電路,連接於該通道節點,該電路配置多工時脈、資料 彳控制彳5號,且傳送至該通道節點,其中該時脈 丨 信號係脈寬調變用以整合直流平衡控制信號。 如申請專利範圍第i項之信號傳送器,其中該電路 一工作週期位置為一低直流電值。 一申月專利|&圍第2項之信號傳送器,其中該電路於 一工作週期位置為一高直流電值。 ^申請專利_第3項之信號傳送器,其中該電路於第 一工作週期位置無直流電。 如申凊專利範圍第 夕工相位信號。 1項之信號傳送器,其中該電路產生 如申請專利範圍第5 一多工器用以處理多 如申請專利範圍第6 一電壓模式驅動器用 項之信號傳送H,其巾該電路包含 工相位信號和序列資料。 項之信號傳送器,其+該電路包含 以處理該多工器之輪出。 一種信號接收器,包含: 一通道節點,做為與單一直流平衡動通道之介面和 $二結?通道節點’該電路配置以解來’自該通°道 料及控制信號’其中該電路辨識脈 寬凋皮時脈#號内之直流平衡控制信號。 •:申請,圍第8項之信號接收器,其中該電路包含 鲁 —放大器用以處理來自該通道之信號。 1〇亡申請專利範圍第9項之信號接收器,其中該電路包含 一延遲時脈迴路用以處理來自該放大器之輪出。 .U.如申請專利範圍帛1G項之信號接收器,其中該延遲時 脈迴路產生多工相位信號以應用在一脈寬調變解碼器。 • 12.如申請專利範圍第u項之信號接收器,其中該延遲時 脈迴路產生多工相位信號以應用在一相位偵測器。 〜種電池供電計算裝置,其包含: 通道’配置為單一直流平衡動通道; 传號傳送器,其連接於該通道,該信號傳送器配置多 工時脈、資料和控制信號,其中該時脈信號係脈寬調變 用以整合直流平衡控制信號,該信號傳送器係配置以提 七、夕工信號至通道;及 /44 l说接彳d其連接於該通道,該錢接收器配置以 =自該通道節點之多工時脈、資料和控制信號,該信 ^收③更配置以從該脈寬調變時脈信號辨識及補償 δ亥直流平衡控制信號。 An::利範圍第U項之電池供電計算襄置,其中該 L旒傳送益包含一電壓模式驅動器。 ^申請專利範圍第13項之電池供電計算裝置,其中該 I道只在該信號接收器終止。 X 項之電池供電計算裝置,更包含 16.如申請專利範圍第13 一圖像控制器連接於該信號傳送器。 π如:請專利範圍帛13項之電池供電計算裳 一顯示控制器連接於該信號接收器。 18_如申4專利範㈣13項之電池供 和該信號接收器之配置,藉由在乂:: 用一般楔式信號以交換組態資訊。 吏 19.如申π專利範圍第13項之電池 信號傳送器和信號接收器之配置,用以在2 =該 資料傳送。 仕4通道上雙向 1335744 中文發明摘要 五 一電池供電計算裝置具有一訊號直流平衡差動通道。 一信號傳送器與通道相連接。一信號傳送器用以提供時脈 邊緣調變訊號至通道,其時脈邊緣調變訊號包含直流平衡 控制訊號。一信號接收器連接於通道’信號接收器用以補 償直流平衡控制訊號。 六、英文發明摘要:A battery powered computing device has a channel configured as a single direct current balanced differential channel. A signal transmitter is connected to the channel. • The signal transmitter is configured to apply clock edge ,modulated signals to the channel, where the clock edge modulated signals include direct current balancing controlsignals. A signal receiver is connected to the channel. The signal receiver is configured to recover the direct current balancing control signals. 七、指定代表囷: (一) 本案指定代表圖為:第(—)圖。 (二) 本代表圖之元件符號簡單說明: 100行動裝置 102行動顯示器 104行動顯示器介面
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/264,303 US7627044B2 (en) | 2005-10-31 | 2005-10-31 | Clock-edge modulated serial link with DC-balance control |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200740156A TW200740156A (en) | 2007-10-16 |
TWI335744B true TWI335744B (en) | 2011-01-01 |
Family
ID=37714262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095138134A TWI335744B (en) | 2005-10-31 | 2006-10-16 | Clock-edge modulated serial link with dc-balance control |
Country Status (6)
Country | Link |
---|---|
US (1) | US7627044B2 (zh) |
EP (3) | EP1780930B1 (zh) |
JP (1) | JP5068983B2 (zh) |
KR (2) | KR101475065B1 (zh) |
CN (2) | CN103414546A (zh) |
TW (1) | TWI335744B (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7627044B2 (en) * | 2005-10-31 | 2009-12-01 | Silicon Image, Inc. | Clock-edge modulated serial link with DC-balance control |
US7768507B2 (en) * | 2005-11-17 | 2010-08-03 | Ati Technologies Ulc | Methods and apparatus for driving a display device |
US8275412B2 (en) * | 2008-12-31 | 2012-09-25 | Motorola Mobility Llc | Portable electronic device having directional proximity sensors based on device orientation |
JP2012044394A (ja) * | 2010-08-18 | 2012-03-01 | Sony Corp | 信号伝送装置、及び伝送制御方法 |
WO2013023655A2 (de) * | 2011-08-16 | 2013-02-21 | Silicon Line Gmbh | Schaltungsanordnung und verfahren zum uebertragen von signalen |
US8687752B2 (en) * | 2011-11-01 | 2014-04-01 | Qualcomm Incorporated | Method and apparatus for receiver adaptive phase clocked low power serial link |
US9537644B2 (en) * | 2012-02-23 | 2017-01-03 | Lattice Semiconductor Corporation | Transmitting multiple differential signals over a reduced number of physical channels |
JP5987371B2 (ja) * | 2012-03-09 | 2016-09-07 | セイコーエプソン株式会社 | データ受信回路、電子機器、及びデータ受信方法 |
US8958497B2 (en) * | 2012-06-12 | 2015-02-17 | Silicon Image, Inc. | Simultaneous transmission of clock and bidirectional data over a communication channel |
US8797075B2 (en) * | 2012-06-25 | 2014-08-05 | Intel Corporation | Low power oversampling with reduced-architecture delay locked loop |
US9230505B2 (en) | 2013-02-25 | 2016-01-05 | Lattice Semiconductor Corporation | Apparatus, system and method for providing clock and data signaling |
KR102041530B1 (ko) | 2013-06-26 | 2019-11-07 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
US9312766B2 (en) * | 2013-06-27 | 2016-04-12 | Alcatel Lucent | Digital serializer based pulsewidth modulator controller |
US9871516B2 (en) | 2014-06-04 | 2018-01-16 | Lattice Semiconductor Corporation | Transmitting apparatus with source termination |
TWI533608B (zh) | 2014-06-30 | 2016-05-11 | 友達光電股份有限公司 | 資料接收器及資料接收方法 |
US9525573B2 (en) | 2015-01-23 | 2016-12-20 | Microsoft Technology Licensing, Llc | Serializing transmitter |
US9432061B2 (en) | 2015-01-23 | 2016-08-30 | Microsoft Technology Licensing, Llc | Serializing transmitter |
US10146911B2 (en) | 2015-10-23 | 2018-12-04 | Medtronic Minimed, Inc. | Medical devices and related methods and systems for data transfer |
WO2019157745A1 (zh) * | 2018-02-13 | 2019-08-22 | Oppo广东移动通信有限公司 | 数据传输的方法、终端设备和网络设备 |
US11088880B2 (en) | 2019-05-15 | 2021-08-10 | Rambus Inc. | Phase modulated data link for low-swing wireline applications |
CN110868209B (zh) * | 2019-10-30 | 2023-04-28 | 西安邮电大学 | 一种用于多相位延时锁相环的高相位精度压控延迟线结构及其实现方法 |
DE202021105937U1 (de) * | 2021-10-29 | 2022-02-04 | TRUMPF Hüttinger GmbH + Co. KG | Steuerschaltung für Treiber |
KR102569025B1 (ko) * | 2021-11-25 | 2023-08-21 | 고려대학교 산학협력단 | 비대칭적인 전압 파형을 자가 보정할 수 있는 접지 신호 전송 기법 기반의 송신기 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS595763A (ja) * | 1982-07-01 | 1984-01-12 | Hino Denshi Kk | 電力・信号伝送方式 |
US4958243A (en) * | 1988-09-15 | 1990-09-18 | International Business Machines Corporation | Phase discrimination and data separation method and apparatus |
JPH0530069A (ja) * | 1991-07-22 | 1993-02-05 | Nec Eng Ltd | 制御信号伝送方式 |
US5999571A (en) * | 1995-10-05 | 1999-12-07 | Silicon Image, Inc. | Transition-controlled digital encoding and signal transmission system |
US6463092B1 (en) * | 1998-09-10 | 2002-10-08 | Silicon Image, Inc. | System and method for sending and receiving data signals over a clock signal line |
US6671316B1 (en) * | 2000-04-13 | 2003-12-30 | Storage Technology Corporation | Three state pulse width modulation code |
US7356051B2 (en) * | 2001-01-24 | 2008-04-08 | Broadcom Corporation | Digital visual interface with audio and auxiliary data cross reference to related applications |
US7158593B2 (en) | 2001-03-16 | 2007-01-02 | Silicon Image, Inc. | Combining a clock signal and a data signal |
WO2002100058A1 (fr) * | 2001-05-30 | 2002-12-12 | Thine Electronics, Inc. | Circuit integre semi-conducteur et systeme de transmission de donnees |
EP1351462A1 (en) * | 2002-03-29 | 2003-10-08 | MystiCom, Ltd. | Error Correcting 8B/10B Transmission System |
US7394406B2 (en) * | 2002-12-17 | 2008-07-01 | Broadcom Corporation | Method and system for generating high definition multimedia interface (HDMI) codewords using a TMDS encoder/decoder |
JP2005150929A (ja) * | 2003-11-12 | 2005-06-09 | Sharp Corp | 信号伝送装置および信号伝送方法 |
JP4101780B2 (ja) * | 2004-03-22 | 2008-06-18 | 株式会社日立国際電気 | 信号伝送方法および信号伝送装置 |
EP1737174B1 (en) * | 2004-04-16 | 2015-05-27 | Thine Electronics, Inc. | Transmitter circuit, receiver circuit, data transmitting method and system |
US7363575B2 (en) * | 2004-11-12 | 2008-04-22 | Broadcom Corporation | Method and system for TERC4 decoding using minimum distance rule in high definition multimedia interface (HDMI) specifications |
US7627044B2 (en) * | 2005-10-31 | 2009-12-01 | Silicon Image, Inc. | Clock-edge modulated serial link with DC-balance control |
-
2005
- 2005-10-31 US US11/264,303 patent/US7627044B2/en active Active
-
2006
- 2006-10-16 TW TW095138134A patent/TWI335744B/zh not_active IP Right Cessation
- 2006-10-18 EP EP06255352.4A patent/EP1780930B1/en not_active Not-in-force
- 2006-10-18 EP EP12167375.0A patent/EP2501090B8/en not_active Not-in-force
- 2006-10-18 EP EP20140172016 patent/EP2787705A1/en not_active Withdrawn
- 2006-10-19 KR KR1020060101739A patent/KR101475065B1/ko active IP Right Grant
- 2006-10-30 CN CN2013103476617A patent/CN103414546A/zh active Pending
- 2006-10-30 CN CN200610159848.4A patent/CN101005292B/zh not_active Ceased
- 2006-10-31 JP JP2006322567A patent/JP5068983B2/ja not_active Expired - Fee Related
-
2013
- 2013-08-09 KR KR1020130095027A patent/KR101408457B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US7627044B2 (en) | 2009-12-01 |
JP5068983B2 (ja) | 2012-11-07 |
KR20130105571A (ko) | 2013-09-25 |
EP2787705A1 (en) | 2014-10-08 |
EP2501090A2 (en) | 2012-09-19 |
CN103414546A (zh) | 2013-11-27 |
EP1780930A2 (en) | 2007-05-02 |
CN101005292A (zh) | 2007-07-25 |
EP2501090B1 (en) | 2014-09-03 |
EP2501090A3 (en) | 2012-12-19 |
CN101005292B (zh) | 2014-04-23 |
KR101408457B1 (ko) | 2014-06-19 |
TW200740156A (en) | 2007-10-16 |
KR101475065B1 (ko) | 2014-12-22 |
EP2501090B8 (en) | 2014-11-05 |
KR20070046718A (ko) | 2007-05-03 |
JP2007129735A (ja) | 2007-05-24 |
EP1780930A3 (en) | 2009-12-23 |
EP1780930B1 (en) | 2013-09-04 |
US20070098112A1 (en) | 2007-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI335744B (en) | Clock-edge modulated serial link with dc-balance control | |
US9143362B2 (en) | N-phase polarity output pin mode multiplexer | |
TWI615008B (zh) | 用於光學媒體之低功率模式信號橋 | |
CN101222457B (zh) | 使用嵌入时钟的信号的串行通信方法和装置 | |
TWI452558B (zh) | 使用具嵌入式時脈信號之單一位準信號技術之顯示器驅動系統 | |
JP6059404B2 (ja) | N階乗デュアルデータレートクロックデータリカバリ | |
JP3874357B2 (ja) | データ送信装置、データ受信装置、データ送受信装置およびデータ送受信方法 | |
CN101084626A (zh) | 辅助相位内插器恢复时钟信号的机制 | |
CN101640651A (zh) | 信息处理装置和信号处理方法 | |
US20160226682A1 (en) | Multi-modulation for data-link power reduction and throughput enhancement | |
Yamaguchi et al. | A 2.0 Gb/s clock-embedded interface for full-HD 10-bit 120 Hz LCD drivers with 1/5-rate noise-tolerant phase and frequency recovery | |
US7881461B2 (en) | Method and apparatus for conveying bidirectional data, power and timing signals using a single transformer | |
TW550920B (en) | Semiconductor integrated circuit and data conveying system | |
TW201019307A (en) | Source driver and liquid crystal display device having the same | |
TWI352295B (en) | Data transmission system and method | |
CN109831192B (zh) | 用于传送器、接收器的物理层电路及其方法、及通讯系统 | |
TW200933594A (en) | Receiving circuit | |
TW502521B (en) | Arrangement comprising electronic devices exchanging information | |
Choe et al. | A 3-mW, 270-Mbps, clock-edge modulated serial link for mobile displays | |
US6856358B1 (en) | Phase-increase induced backporch decrease (PIBD) phase recovery method for video signal processing | |
Xiaoping et al. | Study of Digital Video Interface (DVI) Hardware Design In Multimedia System | |
Kim et al. | 64.3: Design of Partially Cascaded Clock‐Embedded Serial Link Intra‐Panel Interface for a Flat Panel Display System | |
JPH05336172A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |