CN101084626A - 辅助相位内插器恢复时钟信号的机制 - Google Patents

辅助相位内插器恢复时钟信号的机制 Download PDF

Info

Publication number
CN101084626A
CN101084626A CNA200580043633XA CN200580043633A CN101084626A CN 101084626 A CN101084626 A CN 101084626A CN A200580043633X A CNA200580043633X A CN A200580043633XA CN 200580043633 A CN200580043633 A CN 200580043633A CN 101084626 A CN101084626 A CN 101084626A
Authority
CN
China
Prior art keywords
circuit
phase interpolator
phase
coupling capacitor
blender
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200580043633XA
Other languages
English (en)
Other versions
CN101084626B (zh
Inventor
A·斯里坎斯
R·斯沃茨
W·屠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101084626A publication Critical patent/CN101084626A/zh
Application granted granted Critical
Publication of CN101084626B publication Critical patent/CN101084626B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

根据一个实施例，公开了一种相位内插器，其包括交流(AC)耦合电容器和共模偏置保持器电路，所述共模偏置保持器电路耦合到AC耦合电容器。在一个实施例中，可以将AC耦合电容器与耦合到该AC耦合电容器的共模偏置保持器电路设置在相位内插器内的混合器电路和放大器之间。或者，在另一个实施例中，可以将第二AC耦合电容器与耦合到该第二AC耦合电容器的第二共模偏置保持器电路设置在相位内插器的预调节器电路和混合器电路之间。在另一个实施例中，可以将AC耦合电容器与耦合到该AC耦合电容器的共模偏置保持器电路只设置在预调节器电路和混合器电路之间。

Description

辅助相位内插器恢复时钟信号的机制
技术领域
本发明的实施例一般涉及相位内插器，更具体地讲，涉及一种用于从发送给接收器的串行数据中恢复时钟的内插器。
背景技术
在许多数据通信方案中，不与数据一起传送单独的时钟信号。这需要在接收端从数据中恢复时钟以便之后恢复数据。当通过传输介质传输时钟控制的数据时，诸如抖动和相位偏移(phase skew)等数据信号中的噪声会缩小数据的采样窗口。例如，占空比失真是由数据符号的非对称的正占空比和负占空比所引起的，并且可以作为与高频相关的抖动或作为相位跳跃表现出来。抖动、相位偏移以及占空比失真缩小了接收器所感知的采样窗口。
相位内插器电路越来越多地用于嵌入式时钟数据恢复系统，以将采样时钟定位于数据眼的中心。相位内插器一般使用产生自锁相环(PLL)的固定相位时钟，并将其适当地混合以生成内插的时钟，其可以被调整在数据位的中心。某些相位内插器电路的实施包括预调节器电路、混合器电路，以及放大器。当相位内插器在数倍于Gb/S的速度上运行时，任何占空比的恶化都可导致错误采样的数据。
相位内插器的输入上的固定相位时钟可以具有某一来自信号源或电源噪声的周期间的抖动。在相位内插器中被混合的相邻时钟之间的相位偏移也是有可能的。该抖动和相位偏移导致相位内插器输出中的占空比失真。
常规的相位内插器电路对可以导致低质量时钟的输入抖动和布图失配(layout mismatch)非常敏感。由于输入时钟中的抖动和相位偏移，相位内插器中的预调节器电路的输出可能具有不同的共模电压。这些不同的共模电压引起相位内插器的差分混合器电路中的工作点的不同。这可以导致相位内插器的输出时钟中的占空比失真，从而导致错误采样的数据。随着速度更高以及与时钟有关的抖动增加，即使在输入时钟上有明显的相位偏移和电源噪声所引起的抖动，可以提供较较干净的时钟的相位内插器也将有助于减少错误取样的数据的发生。
附图说明
通过以下给出的详细说明以及本发明的各个实施例的附图将会更充分地理解本发明。然而，不应将附图理解为将本发明限制于特定的实施例，而其仅仅是用于说明和理解。
图1示出简单通信系统的方框图；
图2示出可以使用相位内插器类型的接收器的方框图；
图3示出相位内插器的一个实施例的方框图；
图4示出表示相位内插器的输出的理想相位间隔(phase spacing)的示图；
图5示出表示相位内插器的输出的不理想相位间隔的示图；
图6示出相位内插器的一个实施例的电路/方框图；以及
图7是用于从数据流中恢复嵌入的时钟的方法的一个实施例的流程图。
发明内容
描述一种用于降低相位内插器电路中的占空比失真的方法和装置。在本申请中引用“一个实施例”或“实施例”表示，在本发明的至少一个实施例中包括结合实施例所描述的特定特征、结构或者特性。在申请的多处地方出现的用语“在一个实施例中”并非都指同一实施例。
在如下描述中，阐明了许多细节。然而，对于本领域技术人员而言显而易见的是，无须这些特定的细节也可以实施本发明的实施例。在其它情况下，为了避免使本发明难以理解，以方框图的形式示出公知的结构和器件，而未示出细节。
图1是简单通信系统100的一个实施例的方框图，其可以用于减小相位内插器电路中的占空比失真。系统100包括发射机(Tx)110、串行数据信号130，以及接收机(Rx)120。接收机单元120还包括时钟和数据恢复(CDR)单元125。
发射机102向接收机120发射串行数据信号130，例如包括一系列的数据符号。接收机120的CDR单元125对串行数据信号130(例如，包括在串行数据信号中的符号)进行采样，以从串行数据信号中恢复数据。CDR单元125在采样时间对串行数据信号130进行采样，所述采样时间由在接收机120处本地产生的采样信号140所确定。在某些实施例中，采样信号140可以由锁相环(PLL)产生。
在从串行数据信号130中恢复数据时，采样信号140使得CDR单元125在与串行信号的最高信噪比(S/N)水平的出现相一致的采样时间对串行数据信号进行采样。然而，通常在串行数据信号和采样信号之间存在相位偏移，致使CDR单元125在非最理想的采样时间对串行数据信号130进行采样，这可导致在从串行数据信号130中恢复数据时产生错误。
图2是接收机120的CDR单元125的一个实施例的方框图，其中可以使用相位内插器的实施例。线210上的远程串行数据是鉴相电路220的输入，该鉴相电路220具有第二输入，即线290上的所恢复的远程时钟信号。来自方框220的表示相位差的控制信号是远程时钟恢复装置230的输入，该时钟恢复装置230具有作为第二输入的线260上的本地参考时钟。线260上的本地参考时钟可以是图1中的采样信号140。
利用来自方框220的控制信号来改变所恢复的远程时钟的相位，直到其与输入数据达到所需的频率和相位关系。提供线290上的所恢复的时钟作为输出，并且其被用作用于恢复数据的触发器240的时钟输入。
图3是相位内插器的一个实施例的方框图。可以相位内插器300可以用作例如图2所示系统中的远程时钟恢复装置230。然而，图3中的相位内插器装置在需要在不同的时钟相位之间内插的任何方案中都是有用的。
在所示的实施例中，相位内插器300包括三个电路单元：预调节器310、混合器320、以及放大器330。利用来自锁相环(PLL)350的固定相位时钟作为预调节器310的输入时钟。通过预调节器310将这些固定相位时钟转化为三角波。预调节器310是方波-到-三角波整形器，其在两个相位之间产生良好的重叠。预调节器310的输出是阻容(RC)型的波形而不是三角波。这基本上在任何两个相邻的预调节器输出相位之间提供良好的重叠区域。将预调节器的两个输出相位耦合到共模电路360。
共模电路360包括用于保持预调节器的输出偏置在同一电压下的电路。其迫使预调节器的输出的共模相同，从而有助于预调节器输出信号围绕着固定共模摆动，以产生良好的差分信号交越(crossover)和理想的时钟输出。实施共模电路360可以有助于产生放大之后的相位内插器输出的适当相位间隔。将共模电路360的输出耦合到混合器电路320。
在混合器电路320处，将从预调节器310输出的信号相位基于成比例的电流权重按比例进行混合。混合器320接收任何的多个相邻的三角波并将它们混合，以便产生在形状上接近正弦曲线的最终输出。控制混合器的输出，以产生相位处于混合器输入相位之间的某处的输出。
通过数模转换器(DAC)340控制施加在混合器电路中的成比例的电流权重。基于边沿和数据采样、以及采样时钟的当前位置产生DAC 240的控制。图3所示的IQ1和IQ2之间的成比例的电流权重决定输出相位。电流IQ1和电流IQ2的和是常数K。
混合器320的输出是模拟的，且提供给另一共模电路370。共模电路370与共模电路360类似地工作，以促进混合器320的输出的适当相位间隔。本发明的实施例可以不需要共模电路360和共模电路370这两者。某些实施例可以仅实施这些共模电路中的一个，而其它实施例则可以实施这两个共模电路。
将共模电路370的输出提供给放大器330，该放大器330产生轨到轨(0V到VDD电压摆动)采样时钟。放大器330在某些实施例中可以是CMOS(互补型金属氧化物半导体)电平转换器。
图4和图5是在相位内插器中预调节器310的输入、预调节器310的输出、混合器320的输出、以及相位内插器的输出(即放大器330的输出)中的每一处的相位间隔的图示。将PLL 350输出的预调节器310的输入时钟传递数千微米并在其到达多线结构中的每一相位内插器之前将其周期性地缓冲。一般地，预调节器的输入上的这些固定相位时钟将具有某些来自信号源和电源噪声的周期间的抖动。在被混合的相邻时钟之间也有可能存在相位偏移。
图4示出当在相位内插器的输入时钟中不存在抖动或相位偏移时，相位内插器中的理想的相位间隔。其示出预调节器的输入、预调节器的输出、混合器的输出、以及相位内插器的输出(放大器的输出)中的每一处的相位间隔。理想地，两个相邻的输出相位之间的相位间隔为T/n pS，其中T是以微微秒为单位的周期，而n是每一周期内的输入相位的数量。例如，相位1和相位2之间、相位2和相位3之间、相位3和相位4之间以及相位4和相位1之间的相位间隔，在理想的4相位系统中将为T/4 pS。
在图4中，线(a)表示理想的预调节器的输入的相位间隔。线(b)表示在预调节器的输出处所得到的相位间隔。线(c)表示所得到的混合器的输出的相位间隔。线(d)表示相位内插器的输出(放大器的输出)处的总的相位间隔。
图5通过图形示出相位内插器内的不理想的相位间隔。当在相位内插器的输入时钟中存在抖动和/或相位偏移时可能出现这种不理想的情况。一般地，预调节器的输出的共模和信号摆幅决定混合器输出的偏置点。混合器输出的偏置点是混合器输出处的差分摆幅的伪共模。因为预调节器的时钟由于抖动和偏移而在时间上偏移，所以预调节器的输出可以具有不同的共模。预调节器输出处的不同的共模可以将混合器的输出偏置到不同的电压电平。
此外，不同的共模可以导致混合器交越明显与期望值不同并导致长脉冲-短脉冲的情况，从而导致相位内插器的输出中的占空比失真。由于预调节器的输入时钟中的相位偏移，预调节器的输出围绕着不同的共模摆动，导致混合器的输出偏压的偏移。由于相位偏移(时间)的存在，产生混合器输出偏置偏移(电压)，带来不良占空比时钟。换句话说，产生差的输出时钟的相位间隔。图5示出预调节器的输入时钟的不理想的相位间隔对相位内插器的输出的影响。
在图5中，线(a)表示不理想的预调节器的输入的相位间隔。线(b)表示在预调节器的输出处所得的相位间隔。线(c)表示具有偏移的偏置点的所得的混合器输出的相位间隔。线(d)表示具有占空比失真的相位内插器的输出处的总的相位间隔。
图6示出相位内插器的一个实施例的电路/方框图，例如图3中的相位内插器，其用于缓解相位内插器电路中的占空比失真。如图3所示，该图包括电路级别的预调节器310、混合器320、放大器330，以及共模电路360、370的实施。
共模电路360、370包括交流(AC)耦合电容器610、630、以及共模偏置保持器电路620、640。AC耦合电容器610、630和共模偏置保持器电路620、640共同工作以保持共模电路360、370的输入信号的共模。
可以将共模电路360设置在预调节器电路310和混合器电路320之间。或者，在其它实施例中，可以将共模电路370设置在混合器电路320和放大器330之间。相位内插器的一个实施例可以既包括混合器电路320和放大器330之间的共模电路370，又包括预调节器电路310和混合器320之间的共模电路360。
图6所示的相位内插器300的实施例可以减小混合器320的差分输出处的共模偏压的差异，将两个输出保持偏置在同一电压，从而在放大之后产生适当的相位间隔。相位内插器300的实施例还迫使预调节器310的差分输出的共模为一个值，并使混合器320的输出处的共模相同。因此，信号围绕着固定的共模摆动，从而产生良好的相位内插器300的差分信号交越以及理想的时钟输出。
图7是示出用于从数据流中恢复嵌入时钟的方法700的一个实施例的流程图。从数据流中恢复嵌入时钟包括相位内插器保持其处理的信号的共模。流程图包括在处理方框710接收多个参考时钟信号。处理方框720包括通过共模电路保持多个参考时钟信号的共模，共模电路包括AC电容器和共模偏置保持器电路。接着，处理方框730包括基于对多个参考时钟和接收的数据信号的比较产生相关的控制信号。最后，处理方框740包括输出相关的控制信号的相位所贡献的幅度。
可以在图3和6所示的相位内插器的实施例中实施方法700。更确切地说，在处理方框720中保持多个参考时钟信号的共模可以利用图3和图所示的共模电路360和370来实施。此外，保持多个参考时钟信号的共模还包括迫使多个参考时钟信号的共模相同。
相位内插器和与其伴随的数据恢复方案的实施例可以用在诸如PCI Express的串行接口中。然而，这里说明的相位内插器装置的实施例在需要在网络系统上传输串行数据的任何方案中都是有用的。
尽管在阅读了上述说明之后，对于本领域的技术人员来说，本发明的许多更改和变形无疑都将变得很显而易见，但是应该理解的是，以说明的方式示出并描述的特定实施例并不旨在被认为是限制性的。因此，引用各个实施例的细节并不旨在限制权利要求的范围，其自身仅仅记载视为本发明的那些特征。

Claims (20)

1、一种相位内插器，包括：
交流(AC)耦合电容器；以及
耦合到所述AC耦合电容器的共模偏置保持器电路，
其中所述AC耦合电容器和所述共模偏置保持器电路一起工作，以迫使相位内插器的输入信号的共模相同。
2、如权利要求1所述的相位内插器，还包括：
预调节器电路；
混合器电路；以及
放大器。
3、如权利要求2所述的相位内插器，还包括耦合在所述混合器电路和所述放大器之间的所述共模偏置保持器电路和所述AC耦合电容器。
4、如权利要求3所述的相位内插器，还包括：
耦合在所述预调节器电路和所述混合器电路之间的第二AC耦合电容器；以及
耦合到所述第二AC耦合电容器的第二共模偏置保持器电路。
5、如权利要求2所述的相位内插器，还包括耦合在所述预调节器电路和所述混合器电路之间的所述共模偏置保持器电路和所述AC耦合电容器。
6、如权利要求2所述的相位内插器，其中所述预调节器电路还包括用于产生多个相位内插器的输入信号之间的重叠的电路。
7、如权利要求2所述的相位内插器，其中所述混合器电路还包括用于混合来自预调节器电路的信号的电路，所述混合基于由数模转换器控制的成比例的电流权重。
8、如权利要求7所述的相位内插器，其中所述数模转换器基于边沿和数据采样以及采样时钟的当前位置产生对所述成比例的电流权重的控制。
9、如权利要求2所述的相位内插器，其中所述放大器还包括用于接收来自所述混合器电路的信号以便产生轨到轨采样时钟的电路。
10、如权利要求9所述的相位内插器，其中所述放大器是互补型金属氧化物半导体(CMOS)电平转换器。
11、一种方法，包括：
接收多个参考时钟信号；
通过共模电路保持所述多个参考时钟信号的共模，所述共模电路包括交流(AC)电容器以及共模偏置保持器电路；
基于对所述多个参考时钟和接收的数据信号的比较，产生相关的控制信号；以及
输出由所述相关的控制信号的相位贡献的幅度。
12、如权利要求11所述的方法，其中所述保持共模还包括迫使所述多个参考时钟信号的所述共模相同。
13、如权利要求11所述的方法，其中所述保持共模还包括：
接收来自混合器电路的所述多个参考时钟信号；
迫使所述多个参考时钟信号的所述共模相同；以及
向放大器发送所述参考时钟信号。
14、如权利要求13所述的方法，还包括：
接收来自预调节器电路的所述多个参考时钟信号；
迫使所述多个参考时钟信号的所述共模相同；以及
向所述混合器电路发送所述参考时钟信号。
15、如权利要求11所述的方法，其中所述保持共模还包括：
接收来自预调节器电路的所述多个参考时钟信号；
迫使所述多个参考时钟信号的所述共模相同；以及
向混合器电路发送所述参考时钟信号。
16、一种接收机，包括：
本地参考时钟，其提供多个时钟相位；
时钟和数据恢复单元，其用于接收来自发射机的串行数据信号；
以及
所述时钟和数据恢复单元中的相位内插器，所述相位内插器包括：
交流(AC)耦合电容器；以及
耦合到所述AC耦合电容器的共模偏置保持器电路，
其中所述AC耦合电容器和所述共模偏置保持器电路一起工作，以迫使相位内插器的输入信号的共模相同。
17、如权利要求16所述的接收机，所述相位内插器还包括：
预调节器电路；
混合器电路；以及
放大器。
18、如权利要求17所述的接收机，所述相位内插器还包括耦合在所述混合器电路和所述放大器之间的所述共模偏置保持器电路和所述AC耦合电容器。
19、如权利要求18所述的接收机，所述相位内插器还包括：
耦合在所述预调节器电路和所述混合器电路之间的第二AC耦合电容器；以及
耦合到所述第二AC耦合电容器的第二共模偏置保持器电路。
20、如权利要求17所述的接收器，所述相位内插器还包括耦合在所述预调节器电路和所述混合器电路之间的所述共模偏置保持器电路和所述AC耦合电容器。
CN200580043633XA 2004-12-20 2005-12-20 相位内插器、接收机和辅助相位内插器恢复时钟信号的方法 Expired - Fee Related CN101084626B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/017,269 US20060133558A1 (en) 2004-12-20 2004-12-20 Mechanism to aid a phase interpolator in recovering a clock signal
US11/017,269 2004-12-20
PCT/US2005/046935 WO2006069353A1 (en) 2004-12-20 2005-12-20 Mechanism to aid a phase interpolator in recovering a clock signal

Publications (2)

Publication Number Publication Date
CN101084626A true CN101084626A (zh) 2007-12-05
CN101084626B CN101084626B (zh) 2011-09-21

Family

ID=36095923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580043633XA Expired - Fee Related CN101084626B (zh) 2004-12-20 2005-12-20 相位内插器、接收机和辅助相位内插器恢复时钟信号的方法

Country Status (4)

Country Link
US (1) US20060133558A1 (zh)
CN (1) CN101084626B (zh)
TW (1) TWI313971B (zh)
WO (1) WO2006069353A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102307047A (zh) * 2010-06-01 2012-01-04 钰创科技股份有限公司 产生时钟脉冲数据回复信号相位锁住指标的电路及其方法
CN102594347A (zh) * 2011-01-11 2012-07-18 瑞萨电子株式会社 半导体集成器件及其操作方法
CN101686054B (zh) * 2008-09-25 2012-09-05 英特尔公司 同步频率合成器
CN102754343A (zh) * 2010-02-11 2012-10-24 德州仪器公司 用于时钟分割器的高效重定时器
CN106502298A (zh) * 2016-12-20 2017-03-15 中国电子科技集团公司第五十八研究所 一种应用于低压相位内插器中电流产生电路
CN113014252A (zh) * 2016-11-11 2021-06-22 瑞昱半导体股份有限公司 相位调整电路、控制方法与测量方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583631B1 (ko) * 2005-09-23 2006-05-26 주식회사 아나패스 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
KR20100037427A (ko) * 2008-10-01 2010-04-09 삼성전자주식회사 Ａｃ 커플링 위상 보간기 및 이 장치를 이용하는 지연 고정루프
US8896358B2 (en) 2012-11-08 2014-11-25 Avago Technologies General Ip (Singapore) Pte. Ltd. Phase interpolator having adaptively biased phase mixer
TWI556582B (zh) 2014-06-12 2016-11-01 財團法人工業技術研究院 電容式相位內插電路及方法，及應用其之多相位產生器
US10484167B2 (en) * 2018-03-13 2019-11-19 Xilinx, Inc. Circuit for and method of receiving a signal in an integrated circuit device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929705A (en) * 1997-04-15 1999-07-27 Fairchild Semiconductor Corporation CMOS rail-to-rail input/output amplifier
US6009488A (en) * 1997-11-07 1999-12-28 Microlinc, Llc Computer having packet-based interconnect channel
US6111445A (en) * 1998-01-30 2000-08-29 Rambus Inc. Phase interpolator with noise immunity
US6288604B1 (en) * 1998-02-03 2001-09-11 Broadcom Corporation CMOS amplifier providing automatic offset cancellation
KR100319117B1 (ko) * 1999-06-30 2002-01-04 김순택 플라즈마 디스플레이 패널 장치
EP1184971A1 (en) * 2000-08-17 2002-03-06 Motorola, Inc. Switching mixer
US6384653B1 (en) * 2000-08-22 2002-05-07 Cadence Design Systems Linearly controlled CMOS phase interpolator
US6943606B2 (en) * 2001-06-27 2005-09-13 Intel Corporation Phase interpolator to interpolate between a plurality of clock phases
US7180352B2 (en) * 2001-06-28 2007-02-20 Intel Corporation Clock recovery using clock phase interpolator
US7197101B2 (en) * 2002-01-02 2007-03-27 Intel Corporation Phase interpolator based clock recovering
US7288980B2 (en) * 2002-11-05 2007-10-30 Ip-First, Llc Multiple mode clock receiver

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101686054B (zh) * 2008-09-25 2012-09-05 英特尔公司 同步频率合成器
CN102754343A (zh) * 2010-02-11 2012-10-24 德州仪器公司 用于时钟分割器的高效重定时器
CN102307047A (zh) * 2010-06-01 2012-01-04 钰创科技股份有限公司 产生时钟脉冲数据回复信号相位锁住指标的电路及其方法
CN102594347A (zh) * 2011-01-11 2012-07-18 瑞萨电子株式会社 半导体集成器件及其操作方法
CN113014252A (zh) * 2016-11-11 2021-06-22 瑞昱半导体股份有限公司 相位调整电路、控制方法与测量方法
CN106502298A (zh) * 2016-12-20 2017-03-15 中国电子科技集团公司第五十八研究所 一种应用于低压相位内插器中电流产生电路
CN106502298B (zh) * 2016-12-20 2017-11-14 中国电子科技集团公司第五十八研究所 一种应用于低压相位内插器中电流产生电路

Also Published As

Publication number Publication date
WO2006069353A1 (en) 2006-06-29
TW200637157A (en) 2006-10-16
CN101084626B (zh) 2011-09-21
TWI313971B (en) 2009-08-21
US20060133558A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
CN101084626B (zh) 相位内插器、接收机和辅助相位内插器恢复时钟信号的方法
JP5600237B2 (ja) 集積回路
US10476707B2 (en) Hybrid half/quarter-rate DFE
US5490282A (en) Interface having serializer including oscillator operating at first frequency and deserializer including oscillator operating at second frequency equals half first frequency for minimizing frequency interference
JP6250873B1 (ja) デジタル／位相コンバータ
CN103684434A (zh) 基于边沿线性化技术的25Gbps数据时钟恢复电路
US10523412B2 (en) Frequency detector, and clock and data recovery circuit including the frequency detector
US20150036775A1 (en) Methods and circuits for reducing clock jitter
US8427208B2 (en) Phase interpolator and semiconductor circuit device
CN110071705A (zh) 发送电路以及集成电路
WO2019009968A1 (en) PARALLEL-SERIES AND SERIAL-PARALLEL CONVERTER WITH DOUBLE FREQUENCY
US20060062339A1 (en) Linear half-rate clock and data recovery (CDR) circuit
US8169347B2 (en) Parallel-to-serial converter and parallel data output device
WO2002100058A1 (fr) Circuit integre semi-conducteur et systeme de transmission de donnees
US20200084074A1 (en) Transmitter with fully re-assignable segments for reconfigurable ffe taps
CN1630198A (zh) 高频二元相位探测器
US11646862B2 (en) Reception device and transmission and reception system
JP2010147557A (ja) 信号伝送方法と受信器と送信器と半導体装置
US9203601B2 (en) CDR circuit and serial communication interface circuit
CN102984104B (zh) 串行数据流的取样频率选择方法
Kim et al. Unified dual mode physical layer for mobile CMOS image sensor interface
Dath et al. FPGA Implementation of Physical Layer Data Encoding Schemes
RU2282305C2 (ru) Преобразователь кода
US20030210748A1 (en) Digital signal modulation and demodulation method
JP2012114518A (ja) 受信回路、送信回路、通信システム、及び通信システムの送信設定方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110921

Termination date: 20191220