TWI335621B - Method of electroplating copper over a patterned dielectric layer to enhance process uniformity of a subsequent cmp process and method of determining an optimum surface roughness of a metal layer for a cmp process - Google Patents
Method of electroplating copper over a patterned dielectric layer to enhance process uniformity of a subsequent cmp process and method of determining an optimum surface roughness of a metal layer for a cmp process Download PDFInfo
- Publication number
- TWI335621B TWI335621B TW093103877A TW93103877A TWI335621B TW I335621 B TWI335621 B TW I335621B TW 093103877 A TW093103877 A TW 093103877A TW 93103877 A TW93103877 A TW 93103877A TW I335621 B TWI335621 B TW I335621B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- metal layer
- surface roughness
- substrate
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 123
- 229910052751 metal Inorganic materials 0.000 title claims description 83
- 239000002184 metal Substances 0.000 title claims description 82
- 230000008569 process Effects 0.000 title claims description 65
- 230000003746 surface roughness Effects 0.000 title claims description 55
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims description 39
- 229910052802 copper Inorganic materials 0.000 title claims description 38
- 239000010949 copper Substances 0.000 title claims description 38
- 238000009713 electroplating Methods 0.000 title description 13
- 239000000758 substrate Substances 0.000 claims description 45
- 238000001514 detection method Methods 0.000 claims description 24
- 239000003792 electrolyte Substances 0.000 claims description 24
- 238000000227 grinding Methods 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 18
- 239000003795 chemical substances by application Substances 0.000 claims description 17
- 238000009499 grossing Methods 0.000 claims description 16
- 238000005498 polishing Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 13
- 238000001465 metallisation Methods 0.000 claims description 7
- 238000007517 polishing process Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 238000000151 deposition Methods 0.000 description 27
- 230000008021 deposition Effects 0.000 description 20
- 239000000463 material Substances 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000003112 inhibitor Substances 0.000 description 8
- 239000000654 additive Substances 0.000 description 7
- 230000000996 additive effect Effects 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical group [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 3
- 229910000831 Steel Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910001431 copper ion Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000010959 steel Substances 0.000 description 3
- 208000027534 Emotional disease Diseases 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- KCXFHTAICRTXLI-UHFFFAOYSA-N propane-1-sulfonic acid Chemical compound CCCS(O)(=O)=O KCXFHTAICRTXLI-UHFFFAOYSA-N 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 240000000146 Agaricus augustus Species 0.000 description 1
- 241000237536 Mytilus edulis Species 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 239000002202 Polyethylene glycol Substances 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 235000013339 cereals Nutrition 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000001493 electron microscopy Methods 0.000 description 1
- 238000005242 forging Methods 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 210000001654 germ layer Anatomy 0.000 description 1
- 230000035784 germination Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052500 inorganic mineral Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
- 239000011707 mineral Substances 0.000 description 1
- 235000020638 mussel Nutrition 0.000 description 1
- 239000006259 organic additive Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920001515 polyalkylene glycol Polymers 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 229920001223 polyethylene glycol Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
1335621 玖、發明說明: 【發明所屬之技術領域】 本發明係有關一種積體電路之製造方法,尤指一種形 成金屬層之方法,其中金屬係沉積於圖案化介電層上,而 多餘之金屬則由後續之化學機械研磨(Chemical Mechanical Polishing, CMP)移除。 【先前技術】 隨著積體電路之演進’其裝置之電路構造特徵(Feature) 逐漸縮小,惟電路之複雜度卻漸增。欲降低線寬尺寸,不 但須高精密之微影(Photolithography)技術和先進之钱刻技 術以適當地將電路元件圖案化,還須有要求漸嚴之沉積技 術。目前最小的線寬尺寸接近或小於〇·丨μιη,使快速切換 電晶體(Fast-switch Transistor)元件之製作得以於最小之 晶片區域内完成。然而,線寬尺寸減小的結果造成,當各 電路元件間之必要互連(Interc〇nnect)增加時,互
卻可容許較高之電流密度, 外’鋼材對電致遷 抵抗,因此其雖具 因而可使用較低之 用面積卻降 必須將習用 度之金屬, 因其優點, 較低成本、 等,已被證 移(Electrom 低電阻值, 92522 5 1335621 供應電壓。 +儘管銅材相對於紹材有許多優點,惟半導體廠商基於 务干理由在過去並不願將銅材導入生產流程中。在半導體 生產線上使用銅材之一主要問題為,在適當之溫度下,銅 會合易擴散至矽及氧化矽中。銅擴散至矽中會導致電晶體 元件之漏電流明顯地增加,其原因係銅會切之能隙(β_ GapW形成深層能階陷牌(Deep Trap)。再者,銅擴 散至氧化⑪巾會降低氧切的絕緣特性,而在她鄰之金屬 導線間導致更高之漏電》’甚至造成短路。因此,在整個 製造過程中’必須非常注意避免矽晶圓上之銅污染。 另-問題為’銅無法以某些沉積方式大量且有效地施 行,例如物理氣相沉積(PVD)和化學氣相沉積(cvd),其係 於沉積其他金屬時(例如幻眾知且建立良好之技術。據 此,銅材目前普遍以濕製程方式施行,例如電鍍方式 (electroplating)。相較於無電鑛覆p^ing)方 式,電鍍方式之優點為較高之沉積率及較不複雜之電解液 (Electrolyte Bath)。過去電鑛方式在印刷電路工業上已獲 致大量之經驗,電鍍方式給人的印象似乎是一種相對簡易 且建立良好的沉積方式,但在應用於半導體製程時,由於 須確貫地填充尺寸小於或等於〇1ym而且具高深寬比 (Aspect Ratio)之開口,以及具微米級橫向延伸之寬溝槽, 使銅和其他可用於金屬化層(Metanizati〇n Layer)之金屬之 電鍍法成為非常複雜的沉積方式。尤其後續之製程步驟, 例如化學機械研磨或任何檢測製程(Metr〇1〇gy Pr〇cess),都 6 92522 1335621 直接被電鍛製程之品質所影塑。 以下參照第1 a至1 b圖今明a彻 闺说明當製作一金屬化層時之典 型製程流程。依據第la圖,丰莫興貼$ 千導體裝置100包含基板101, 基板ιοί則包括無圖示之各插雷& 合種電路疋件,例如電晶體、電 阻、電容或類似元件。這此元株Αm 一 70件為簡化圖示並未揭示於第 la圖。介電層102形成於基板1〇1 物 ιοί上,並由蝕刻停止層(Etch
Stop Layer) 103區隔開。例如,介雷 ;|電層丨〇2可包括氧化矽, 飯刻停止層1G3可包括氮化石卜在其他實施例中介電声 1〇2’或許連同姓刻停止層1〇3,可包括所謂低κ值介; 質’其中該低Κ值介電質之介雷宠, ... 貝辽”電车(permittivity)明顯低於 氧化矽和氮化矽之介電率。在介電層1〇2上,開口 ι〇5以 通孔㈣s)和溝槽之型式形成。開口 1G5之尺寸、其間距以 及其在基板1G1之晶元d(diearea)上之位置係由相關積 體電路之電路設計所決定。介電層1〇2可進一步包含開口 104,以作為比較寬之溝槽。再者,介電層ι〇2可含有實質 上未圖案化之區域106。如同開口 1〇5,開口 1〇4和未圖案 化區域106之尺寸和位置係實質上由電路設計所決定。 形成如第la圖所示之半導體裝置1〇〇之方法,係為早 已建立之習知技術,其可包含眾知之沉積、微影和蝕刻技 術。亥方法尤^曰在弟一選擇式姓刻(Selective Etch)步驟 中,在介電層1 02内形成開口 i 〇5,其中該蝕刻製程在蝕 刻停止層103或在其内停止。其次,可由另一蝕刻製程在 蝕刻停止層1 03内形成開口丨〇5,該蝕刻製程之目的是選 擇性地移除第1〇3層之材料。其後,藉由進一步之一般蝕 7 92522 1335621 刻製程可形成開口 1 05和1 04之上部。 如第lb圖所示,在進一步之製造階段時,半導體裝置 100在介電層102上形成一金屬層,例如銅層ι〇7 ,其中, 為簡化而共同標記為108之阻障層(Barrier Layer)和種晶 層(Seed Layer)則位於該金屬層1〇7和介電層1〇2之間。今 阻障/種晶層108可包括兩層以上之子層(Sub_Layer),而子 層可含有之金屬有諸如组、氮化纽、鈦、氮化鈦、或以上 物質之混合物等。種晶層則可包括例如銅之金屬。 該阻障/種晶層108可由化學氣相沉積、原子層沉積 (Atomic Layer Deposition)、或物理氣相沉積形成,並隨之 以例如濺鍍沉積(Sputter Deposition)之製程形成種晶層, 其為阻障/種晶層108之最末子層。金屬層1〇7隨後進行沉 積,其中,如有關銅之上文所述,可優先採用濕化學製程, 以合理之沉積率有效地形成大量金屬。對銅而言,因相對 無電鍍覆方式有較佳之沉積率及較不複雜之電解液故電 鏟方式為目前典型之較佳沉積方式。 為得可罪之金屬互連(metal interc〇nnects),不但須儘 可能地將銅材均勻地沉積在200mm、甚至300mm直徑之 基板的整個表面上,還必須確實地填滿具有將近丨〇 1深寬 比之開口 105和1〇4,不可有任何空洞(v〇id)或缺陷。因 此必須以间度非保形(Non-Conformal)方式進行銅之沉 積。於是,許多努力投注於建立一種電鍍技術,使其可進 行金屬(例如銅)之非保形沉積,而可實質上由下而上 m to Top)地完全填滿開口,尤指小尺寸之通孔(vhs) 92522 8 丄 丄 和溝槽105。其中,可葬士咖 猎'由控制在開口 105、104内,以及 在水平區(例如非圖形化 y 化&域)上的沉積動能(Kinetic)以 得到該填充狀態。通常為这 馬這此目的,可在電解液内使用添 加物以影響銅離子沉積於夂 谓、谷。卩位之迷度。例如,在電解液 中可加入具有比較大、擴散較慢之分子之有機添加劑(例 如聚乙二醇類)’使其被優先吸收於平坦表面及轉角區域 上。據此,該區域上與銅離子之接觸會減少,進而造成沉 積率下降相關之作用劑通常也稱為,,抑制劑 (Suppressor)。反之’可使用另一類具有較小及較快擴散 率之刀子之添加物,使其被優先吸收於開口 ^ ^ ,並 藉由抵補抑制劑添加物間之效果而提高沉積率。相關之添 加劑也通常稱為,,加速劑(Accelerat〇r)” ^除了使用抑制劑 泮力速劑也可使用所謂平滑劑(Leveler)或光澤劑 (Brightener)使金屬層107有高等級之均勻度並提升其表面 口〇貝再者,即使使用加速劑、抑制劑、及/或平滑劑,簡 單的直流電(Direct Current,DC)沉積,亦即施以實質上固 定電流之沉積,仍不足以達成所要求之沉積特性。因此, 所谓正反向脈衝式(PuUe Reverse)沉積方式取而代之而成 為銅’儿積之較佳操作模式。在正反向脈衝式沉積技術中, 以交變極性之電流脈衝施加於電解液中,在正向電流脈衝 中將銅離子沉積於基板上,而在負向電流脈衝中使其釋放 出一定之銅量’因而可改善在電鍍製程中之填充能力。利 用這些複雜之電鑛製程便可確實地在開口 1 〇 5、1 〇 4中填滿 銅。然其結果卻顯示,最終之金屬層1〇7之表面形狀仍取 92522 9 1335621 決於其下方的結構。儘管採用正反向脈衝技術以及精密之 化學反應,包含各種抑制劑、加速劑、平滑劑等,卻仍在 圖案化區域(例如開口 104、105)上獲致增強沉積之金屬, 而於非圖案區域106上則相反。一般相信添加劑之不均勻 分布,尤指開口 1 04、1 〇5鄰近區域之加速劑,導致即使已 完全填滿開口 104、1 〇5,沉積動能仍會持續保持於這些開 口區範圍内,因而導致增強之沉積率,直到最後添加劑均 勻分布為止。 取決於結構之金屬層107之表面形狀,會導致後續之 化學機械研磨(CMP)製程之製程不穩定性,其原因為金屬 層107之突出區域在研磨過程中,會受到增強之向下施 力’如箭頭1 09所示。因此,研磨移除程序會於開口區ι〇4、 105優先開始,且會以相對非圖案化區域1〇6較高之移除 率持續進行。結果導致區域1 〇 6表面之清除被延遲,而需 要一實質上”過研磨(Overpolish),’之時間來實質上移除區 域1 06上的金屬殘留物。此狀況可能會導致在開口 1 〇4、 1〇5上被移除之材料增加,其又稱為,,碟狀效應 (Dishing)”,並可能也會導致開口 1〇4、1〇5鄰近區域之介 電層102之材料被去除’即稱為侵姓(Er〇si〇n)效應。除了 這些不良效應以外,金屬移除之不均勻性還會影響任一種 終點偵測(Endpoint Detection)方法,例如利用研磨過程 中’由金屬層107之反射光所得到之光學信號之方法,或 疋利用建立基板101與研磨墊(P〇lishing pad)間相對動作 所需之馬達電流之方法,或是利用摩擦相關或由摩擦產生 92522 1335621 之終點信號之方法。亦即’ 4目關之終點信號可能會出現^ 平緩之斜率(Slope)變化’因而不易判讀研磨製程之終點。乂 因CMP本身為一高度複雜之製程,研磨製程之最铁社果以 及於開σ HM、105上形成之金屬線之品質,不但'和 參數有關,同時也被金屬層1〇7的特性所強烈地影響。基 於這些理由’ 一般常提議在非圖案化區域1〇6上使用,,: (Dummy)”圖案,使其能達到和開口 1〇4、1〇5相同之沉X 條件。雖然此方法可大幅地降低上述之非均勻性之問題, 但額外製作的金屬@可能會增加電路的附生電容 (Parasitic Capacity) ’從而降低操作速度因而使該方案: 法應用在許多實施例中。 〃…、 鑒於以上所述之問題,如何提供一種電鑛製程,可讓 後、’之CMP製程之負擔最小化,實已成目前極需解決 的課題。 【發明内容】 本發明為有鑑於前述之問題點所開發者’係為一種改 變金屬鍍膜層之形&,使金屬層至少在非㈣化區域上具 有明顯的表面粗糙度而可改善CMp製程均勻性之方 法。藉此,在CMP製程時,非圖案化區上的材料移除開始 時間不會如同傳統技術般有延遲。 依據本發明之一具體實施例,係提供一種在基板上沉 積金屬層之方法’纟中該基板包含具有圖案化區域以及非 圖案化區域之介電層。該方法包括將基板暴露於電解液 中’以由下而上之技術’使金屬非保形地(nGncGnfGrmaiiy) 92522 11 1335621 沉積在圖案化區域中。然後,在圖案化區域和非圖案化區 域上形成多餘之金屬層。再者’在該多餘之金屬層形成過 程中,控制至少一個製程參數(process parameter)以調整該 多餘金屬層之表面粗糙度。 依據本發明之另一具體實施例,係提供一種在半導體 裝置上形成金屬化層之方法。該方法包括提供基板以及形 成於該基板上具有第一區域和第二區域之介電層,其中第 一區域包含欲填充金屬之通孔(vias)和溝槽(trench),而第 二區域則實質上無欲填充金屬之溝槽和通孔。將基板暴露 於電解液中,使金屬填充於第一區域中之通孔和溝槽内, 並在第一和第二區域上形成多餘之金屬層。將至少第二區 域之表面粗糙度調整至大於約5〇nm。最後,多餘之金屬層 由化學機械研磨去除,其中,在化學機械研磨製程中,該 表面粗糙度使材料之移除可提前開始。 依據本發明之再一具體實施例,係提供一種方法包括 決定金屬層之表面粗糙度,其中該金屬層形成於包含具有 圖案化區域以及實質上非圖案化區域之介電層上。將部分 之金屬層隨後以化學機械研磨方式移除,以顯露圖案化區 =和非圖案化區域上的介電f,同時在該化學機械研磨過 轾中監控终點偵測信號。最後,依據受監控之終點偵測信 唬和所決定之表面粗糙度間的關係,判定在期望之終點偵 、號之號/雜訊比(Signai/N〇jse Rati〇)下,最户之矣而 粗糙度。 土又表面 依據本發明之仍再一具體實施例,係提供一種方法包 92522 括決定金屬層之表面粗縫度’其中該金屬層形成於包含且 有圖案化區域以及實質上非圊案化區域之介電層上,以: x化予機械研磨方式移除部份金屬層,以顯露圖案化和非 圖案,區域上的介電質。對實質上完全清除圖案化和非圖 案化區域所需要之研磨時間進行監控,並依據受監控之研 磨時間和所決定之表面粗糙度間的關係',判定可減少研磨 時間之表面粗链度。 【實施方式】 以下說明本發明之具體實施例。首先敘明,在本說 明書中並未描述實際施行例之所有特徵。當然,在開 發任一具體實施例時,為了達到開發者之特定目標, 必須有許多和施行條件相M U定,例如為符合系統 或事業相關之限制所作之決定,其並隨各種施行例而 =化再者,该開發過程或許非常的複雜並須投注許 夕時間,但也僅為熟習該項技術者利用本範疇所揭露 之内容,以固定之程序即可達成。 以下參照圖面說明本發明。雖然於圖面中所描繪之半 導體裝置之不同區域及結構具有非常精準、明顯的構造及 輪廓一熟t D亥項技術者知道,實際上這些區域及結構並非 如圖不&如此精準。此外,®面中所描♦之各種特徵及掺 雜質品域(Gped Reg_s)之相對尺寸若對照實作裝置之 °亥特徵及區域之尺寸,或許較為誇大或縮小。然而,所附 之圖面,係用以描述及解釋本發明之具體實施例。於此所 才木用之子3和s5]組,其被理解及發釋的意義必須等同於熟 92522 13 U35621 習相關技術者所使用之字詞和詞組之意義。在前後_致 使用中,術語或詞組不意味表示不同於熟習該項技術者^ 了解之-般和習慣意義的特殊意義。若術語或詞組音味特 殊之定義,亦即非熟習該項技術者所了解之定義時則於 說明書+,該術語或詞,组會預先以定義式措^^接及明確 地提供該術語或詞組之定義。 本發明不同於傳統學說之發現為,介電層上之金屬層 之明顯表面粗糙度,可以顯著地減輕後續CMp製程的負 擔,其中該介電層之結構依據電路設計而具有溝槽和通孔 以及非圖案化區域。該明顯之表面粗糙度可促使整面基板 之材料移除得以更均勻地開始,不論圖案化區域或非圖案 化區域係形成於金屬層下面。 以下參照第2a至2c圖、第3圖和第4圖進—步說明 本發明之具體實施例,其中,為了簡化說明,於適當處也 參照第1 a圖。再者,在隨後之具體實施例中,以銅指稱利 用電化學沉積方式(例如電鍍)進行沉積之金屬,因為如 同刖述,預期未來於精密積體電路中將以使用銅為主,而 後述之實施例也特別有助於在具有等於或小於1 " m之通 孔或溝槽之金屬化層的製造中電鍍銅。基本上,本發明也 同時適用於其他金屬、金屬混合物及金屬合金而此處所 揭露之學說可使任何技術者修改任何於此揭露之製程或參 數’以使下述之具體實施例適用於特定之金屬。 第2a圖係於金屬化層的製造過程中,半導體裝置2〇〇 之剖面示意圖。該半導體裝置和第1 a圖之裝置1 00相似, 14 92522 丄幻5621 除了開頭的” r,以”2”代替.外’其相對應之元件以相同之參 考數字標注。因此,裝置200包括基板2〇1,並於其上形 成蝕刻停止層203,並隨後形成介電層2〇2。通孔=溝槽 205以及寬溝槽204共同定義出第一圖案化區域2ι〇。實^ 上未圖案化之區域206則鄰接於第一區域21〇。區域2〇6 表不實質上未圖案化係表示,相對於在圖案化區域上 形成之溝槽的數量,在區域2〇6上僅形成有少數(若有的話) 之溝槽形成。該事例可為’纟區域2()6上雖形成料溝槽 (無圖示)’但是基於相對少量之溝槽及/或由該溝槽佔據 之相,狹小的區域’使區域2〇6在有關金屬層之沉積表現 上,實質上類似未形成溝槽之區域。製作如第圖所示之 裝置的典型製程流程,係實質上等同於如相關第h 之製程。 第2b圖係表示裝置2〇〇於進一步之製造狀態,其中銅 層207形成於第一和第二區域21〇、2〇6之上,阻障/種晶 層208則 >儿積於其間。該阻障/種晶層2〇8可包括之材料可 有效地防止銅擴散至鄰接之材料内,同時提供足夠的黏著 力使銅忐黏著於周圍的介電值以及任何通孔ι〇5會連接之 任何潛在金屬。目前較佳之材料為鋁、氮化钽以及其結合 物’但右合適的話任何材料都彳被採用。纟此所述之具體 實施例中’種晶層可為由PVD製程所沉積之銅層。 在一特疋之具體實施例中,銅層2〇7係包括一明顯之 表面粗Μ度’其標不為211,該表面粗縫度分佈於第一和 第一區域210、206上。表面粗糙度之平均高度則標示為 92522 15 1335621 2 1 2 ’並可達將近5〇ηιη。在其他具體實施例中,平均高度 212’或簡稱為平均表面粗縫度’可在約5〇至4〇 〇nm間變 化’而在另外之具體實施例中,則可在約丨5〇至25〇間變 化。 形成如第2b圖所示之裝置之典型製造流程可包含下 列製程。首先,可由如前述有關阻障/種晶層1〇8 (如第ib 圖所示)之類似製程形成阻障/種晶層2〇8。特別是,阻障 /種晶層208可由二層或多層之子層堆疊形成,以達到阻障 /種晶層208所欲達到之功能,其中製程可採用cVD、 PVD、ALD ( Atomic Layer Deposition 原子層沉積)、鍍膜 製程或這些製程之任意組合。隨後,將基板2〇1或至少介 電層202暴露於電解液(無圖示)中,該電解液可設在習 知之電鍍反應器,例如Semit〇〇1 Inc公司以LT2i〇ctm名稱 所提供之電鍵反應器。須注意的是本發明可以適用於任= 電鍍反應器。在其中-具體實施例中,電解液包含加速劑 添加劑以及抑制劑添加劑,其添加量相對電解液總 二至5 Wt%以及約1至一而相對於傳統電解液 二i㈣或更多之平滑劑(丨,,平滑劑或光澤劑 (二―:添加量則大幅地減少至約少於〇ι⑽。在 ,、中具體貫施例中’該平滑劑可實質上完八 立 凡王令略。須 '、拿 思的是該術語,,平滑劑,,和,,光澤劑,,為同義詞,係指一、庄 加劑’當如傳統技術般施用時’其作用可平滑鋼層=添 表面。再者’任何習知之加速劑、抑制劑以及平:船昆: 物均可適用於本發明。例如’加速劑。 匕牯丙烷磺酸 92522 16 1335621 (Propane Sulfonic Acid·),抑制劑可包括聚烷撐二醇 (Polyalkylene Glycol)類聚合物,而典型之平滑劑可包括聚 醚。在基板暴露於電解液之過程中,施以適當波形之電流, 以由下而上之方式填充開口 205 ' 204,從而實質上避免於 開口 205、204内形成空洞和接縫(Seam)。例如,周知之正 反向脈衝程序(pulse reverse sequences)便可用以確實地填 充開口 205、204。如前述,欲在2〇〇、甚至300mm之整面 基板上確實地填充開口(尤指寬溝槽2〇4 ),必須有一定之” 過鍍膜(Overplating),,,該“過鍍膜,,導致於第一和第二 區域210、206上形成多餘之膜層。在該具體實施例中,在 形成多餘之銅層的過程中,藉由控制平滑劑添加量之方式 (例如在準備電解液時控制平滑劑之添加量)以得到平均 表面粗糙度212。 在其他具體實施例中,可施行無電鍍沉積製程 (electroless deposition) ’其中,以如同相關電鍍製程所述 之方式控制平滑劑之添加量’藉以產生平均表面粗糙度 212 ° 在銅層207之沉積後,基板可進行退火(anneaHng)以 增強銅之粒度亦即,增加銅結晶之顆粒尺寸,並藉此改 善熱傳導性和電傳導性。 繼之,基板201進行CMp製程以移除2〇7層和阻障/ 種日曰層2 08之夕餘材料,藉以暴露出介電層,以提供 電性絕緣之銅導線。CMP製程可由該技術領域巾孰知之任 何適宜CMP工具來進行。在CMp製程之起始階段,加諸 92522 17 1335621 於基板201之向下施力(Down Force)被施加於第—及第二 區域210、206上之多處高點(elevations)211上,因而在第 二區域206上也同樣開始材料之移除。藉此,相較於前述 之傳統方式,第一和第二區域2 1 0、2 0 6間移除時間的差異 也得以明顯地降低。在一具體實施例中’在CMP製程進行 中也同時進行終點偵測信號之監控。終點偵測信號可由研 磨製程中由基板201反射出之反射光產生。在其他實施例 中’用以維持基板201和個別研磨墊間之特定相對動作的 馬達電流,或是任何其他可代表馬達扭力的信號,可用以 估計研磨製程的進展,其依據係不同之材料會獨特地呈現 出不同之摩擦力。舉例而言,當第二區域2〇6之實質部分 被清除後,因為阻障/種晶層208之摩擦係數較鋼層為低= 馬達電流會降低以符合設定之轉速。不論建立終點偵測作 號的方法為何,都可在該信號之基礎上估計研磨製程之狹 止階:。由於在本發明中可更均句地移除材料,因而心 更可罪地利用終點偵測信號判斷研磨過程。 第3圖係為終點偵測信號對應研 簡便起見,在第3圖㈣_光學―用為 平滑化曲線、然而,下述之考量可適用於 :用 系統所產生之曲線。第一曲,線A (虛線)代表心偵測 粗糙度⑴之基板201上,终點债測信號:月=面 曲線B(實線)則代表經由傳統 、而弟二 中:J板101)上所得到之終點_言二切:圖lb 研磨製私開始啟動,對經由 t〇, 傳統製程技術(曲線B)所形 92522 18 1335621 成之金属層而言’由於銅之高反射率使其起始反射率相對 偏间。隨著研磨製程進展至時間點t,,由於基板101之表 面逐㈣得平整’減少散|L光’因此反射率仍然會稱微地 增加。而在時間點12時,因表面部分已被清除,整體之反 射性降低’因此終點偵測信號也隨之降低。由於在非圖案 化區域106上’實質上之材料移除會有延遲,因此曲線b 的斜率相對偏低’直到終點偵測信號指示所有金屬殘留物 已被移除(時間點t3 ) &止。其後,再追力口過研磨時間以 確保於開口 1 〇5、i 〇4上形成之金屬線有可靠之電性絕 性。 反之,由於表面粗糙度211導致基板2〇1之相對偏低 之反射率,曲線A會起始於相對偏低之值。在沉積製程後, 金屬層2〇7之光學外觀會較模糊且偏乳白色。在研磨製程 =逐漸降低粗糙度211,其中’由於增強之向下施力2〇9 細力在多處位置上,材料之移除也同樣發生於未圖案化區 域206上。因此,終點偵測信號會上升,並於時間點ti和 t2間達到最高點。其後,相較於傳統之實施例,表面部分 之清除會以明顯較大之區域進行,因而導致曲線a在時間 點h和間有較傾斜的斜率。由於曲線A之該較傾斜斜 率,而得以更精確地判斷研磨製程之終止狀態。再者,過 研磨時間以及整體研磨時間也得以降低。須進一步注意的 是,雖然未顯示於代表曲線八和B,一般而言,在時^ q 至t2間由於曲線A的傾斜度增加,曲線a之信號/雜訊比 也得以增強。 19 92522 1335621 在一具體貫施例中,·可途+ J運立終點偵測信號和平均表面 粗糙度212間的相互關係。兔士 口 關保為此目的,多片基板201 (以 產品基板及/或試驗基板之创、 ^式)’以實質上相同之CMP製 程參數進行製程’其中,改變 ¾'十岣表面粗糙度212並關聯 至相對應之终點债測信號。伞仏+ • 观千均表面粗糙度可由機械、光 學、機械/光學粗糙度量測儀哭 】儀益’以電子顯微鏡法(Electron M1Cr〇scopy)、原子力顯微鏡 ^^^(At〇mic Force Microscopy) 等方法進行測定。 ; 第4圖係為終點偵測作 或斜率以及平均表面粗糙度 2 1 2間的關係圖之代表例。 _ μ圖中,在一適當之時間間 隔内,例如間隔tl、t2之一里j;七夕 或夕點代表點上’測定终點 偵測信號之斜率值,並書出料 、’ , 1畫出對應平均表面粗糙度212之關 係。由此關係中,可找出適當 心十均表面粗縫度,並可作 為製作表面粗糙度2 11之目轳枯, 1义目t值。例如,在第4圖中,並 最大值即可定義為平均表面扣 八 .隹卞1表面粗糙度之目標值。然而,任何 準則都可用以得到此目標值。在並 Λ Λ. /、他之具體實施例中,研 磨製程之整體時間,亦即,由 扁-日丨θ战土 研磨製程開始之時間至終點 债測k號達到特定之最小值昧 ^ L , 』值之時間,可用以關聯至平均表 面粗輪度。隨後,藉由眇關έ 错由此關係即可選出適當之目標值。例 如’右得到之關係中顯千古县| , 11 小值,則該最小整體研磨時 β Ρ可指出適當之表面粗糙度。 在某些具體實施例中,平均 制―+均表面粗糙度212可藉由控 制則述鍍膜製程之至少一個製 衣私參數而變動或受控制。在 一特定之具體實施例中,可嘲款 例〒了調整於鍍膜溶液中平滑劑之添 92522 20 加里’變更平均表面粗縫度212,以建立如上述有關第3 圖和第4圖之關係。一旦得到該關係以及平均表面粗糙度 之目仏值’即可控制至少一製程參數(例如平滑劑濃度) 以達到該目標值。 以下參,¾第2c圖說明進一步之具體實施例,該實施例 形成表面粗鍵度於至少介電層之非圖案化區域上。在形成 如f ^圖所示之裝置2〇〇後,第2c圖之裝置200可藉由 彳蚋述有關苐2b圖之相同方式形成,惟其中圖案213形成 電層202上之非圖案化區域2〇6上。在一具體實施例 可在阻P竿·/種晶層208中,利用例如額外之平板印刷及 飿刻步驟形成圖案213。圖案213可用網板狀(Sereen)或格 。狀(Grid)之型式形成,以提供圖案213之鄰近元件間之 電性接觸。藉此,纟電鍍製程中的電流分佈僅會稍微地改 變,並僅會無關緊要地影響整體之電鍍製程。在其他實施 例中,僅在阻障/種晶層208之最大子層内提供圖案2丨3, 其典型為種晶層。在該實施例中’鍍膜製程之起始階段之 電流分佈可維持實質上不受影響。在進一步之事例中,可 用額外之光阻圖案(Resist Pattern)形成圖案2丨3,其中該光 阻圖案形成於完好之阻障/種晶層208上。 圖案213形成後可進行鍍膜製程,其中可採用標準之 電解液配方組及製程配方。由於圖案213,鋼之沉積會隨 著下方之圖案213而變更,導致表面粗糙度214的產生。 其後,可藉由如前述有關第2b圖之相同方式進行基板2⑴ 之進一步製程4 CMP製程中,材料之移除同樣也可起始 92522 21 1335621 於包含非圖案化介電層2〇2之區域2〇6,因此可獲得如前 述具體實施例之實質上相同之優點。再者,因適當之表面 粗糙度214之形成和平均高度及/或間距有關故相關第3 及4圖指出之所有準則皆可適用於有關第2c圖所述之具體 實施例上。 上揭之特定具體實施例僅用以例釋本發明。本發明可 由熟習该項技術者藉由本學說以不同但明顯等效之方式進 行修改及實行U如’上述之製程步驟可用不同之順序進 打。再者,除了後述之申請專利範圍外,於此揭露之架構 或設計之細節並非用q艮定本發明n據&可知上揭 之特定具體實施例可被改變及修改,而所有類似之變化均 應包含於本發明之範疇及精神内。因此,於此提及之保護 範圍應如下述之申請專利範圍所述。 本發明具有不同之變化及替代型式,特定之且體實^ 例如圖示範例以及如上所詳述 '然而,上述之具體實施: 並非用以限定本發明於特定之實施範疇,反之,於下述 申請專利範圍所定義之精神與技術範疇内所涵蓋之任 變、專效及修飾’均仍應包含於本發明内。 【圖式簡單說明】 本發明可藉由前述之說明冑同相對應 < 圖面進 釋’其中相關參考標號代表相關元件,其中: 丁 第la至lb圖係為習知技術之銅金屬化層製程 不同製程狀態時之半導體裝置剖面圖。 於 第2a至2c圖係依據本發明之具體實施例, 召·具有圖 92522 22 1335621 案化和非圖案化區域之介電層上形成金屬層之裝置剖面 圖。 第3圖係為具有表面粗糙度和不具表面粗糙度之金屬 層的CMP終點偵測信號關係圖。 第4圖係為終點偵測信號之斜率和金屬層之平均表面 粗糙度間的關係圖。 (元件符號說明) 100 半導體裝置 102 介電層 104 開口 (寬溝槽) 106 未圖案化區域 108 阻障/種晶層 200 半導體裝置 202 介電層 204 開口 (寬溝槽) 206 未圖案化區域 20 8 阻障/種晶層 210 圖案化區域 212 平均表面粗糙度 2 14 表面粗糙度 101 基板 10 3 餘刻停止層 10 5 開口(通孔和溝槽) 10 7 銅層 10 9 向下施力 201 基板 203 蝕刻停止層 205 開口(通孔和溝槽) 2 0 7 銅層 2 0 9 向下施力 2 11 表面粗糙度 213 圖案 23 92522
Claims (1)
1335621 附件 3$931T4tm 年?月’Γ曰修正本 拾、申請專利範圍: !.-種在基板上沉積金屬·的方法,該基板包含 區域和實質上非圖案化區域形成於其中之介電層,該方 法包括: 將該基板暴露於電解液中,以便以由下而上之技術 將金屬耗形地(麵-⑶⑽⑽叫沉積於該圖案化區域 中; 在該圖案化區域和該實質上非目案化區域上形成 多餘之金屬層;以及 在該多餘之金屬層形成過程中,控制至少一個製程 參數,使得該多餘之金屬層至少在該實質上非圖案化區 域上之處的表面粗糙度被調整成高於大約5〇nm。 2. 如申請專利範圍第!項之方法,其中該多餘之金屬層係 在該電解液中形成,且該至少一個製程參數代表平滑劑 之漠度’該平滑劑影響形成於該電解液中之金屬層的表 面品質。 3. 如申請專利範圍第!項之方法,其_該電解液係調配作 為電鐘用之液體。 W申請專利範圍第旧之方法,復包括以使用終點價測 k號之化學機械研磨移除該多餘之金屬層。 5.如申請專利範圍第4項之方法,復包括: 將貫質上和該基板相同之第二基露於該電解 液中’以便以由下而上之技術將金屬非保形地沉積於該 圖案化區域中; 修正版) 24 1335621 第93103877號專利申請索 ⑼年7月15$ 在該第二基板之該圖案化區域和實質上非圖宰化 區域上形成多餘之金屬層;以及 圖案化 依據該終點偵測信號,在該第二基板之該多餘之金 屬層形成過程令,批岳,丨;' 二 美杯個製程參數以調整該第 基板之該夕餘之金屬層之表面粗糖度。 6·如申請專利範圍第5項之方法,其中該終則貞測 斜率之傾斜度用以於制兮°唬之 用M衩制該至少一個製程參數。 7. 如申請專利範圍第1項之方法,其令該金屬包括銅。 8. 如申請專利範圍第1項之方法,其中該圖案化區域包含 具有直徑為大約〇.^m或更小之通孔(仏)。 9. 如申請專利範圍第1項之方法,其中在該圖案化區域上 之表面粗链度和在該實質上非圖案化區域上之表面粗 链度大約相同。 以-種形成半導體裝置之金屬化層之方法,該方法包括: 提供.基板,在該基板上形成具有第—區域和第二區 域之介電層’該第一區域包含要填充金屬之通孔和溝 槽’該第二區域實質上沒有要填充金屬之通孔和溝槽; 將該基板暴露於電解液中以填充該第一區域之該 通孔和溝槽,以及在該第一區域和第二區域上形成多餘 ί金屬層,其中將至少該第二區域之表面粗糙度調整至 兩於大約50nm ;以及 以化學機械研磨移除該多餘之金屬層,其中在該化 學機械研磨製程中,至少該第二區域上之該金屬層之該 表面粗縫度促進至少該第二區域上之該多餘之金屬層' 92522(修正版) 25 1335621 第93103877號專利申請案 (99年7月15日) 之移除。 * 11. 如申請專利範圍第_之方法,復包括在該基板之該化 學機械研磨過程中產生終點偵測信號,以及依據該終點 偵測彳§號停止該化學機械研磨。 12, 如申請專利範圍第1G項之方法,其中在將該基板暴露於 該電解液的過程中,藉由控制至少一個製程參數而調整 該表面粗缝度。 如申請專利範圍第12項之方法,其中該至少—個製程參 數代表平滑劑之濃度,該平滑劑影響形成於該電解液中 之金屬層的表面品質。 如申請專利範圍第n項或第咖之方法,復包括建立該 表面粗糙度和該終點偵測信號間之關係。 如申請專利範圍第14項之方法,其中該關係乃由該終點 侦測彳5破之斜率決定。 16. 如申請專利範圍第14項之方法,復包括藉由將實質上和 該基板相同之第二基板暴露於該電解液中而處理該第 二基板’其中依據該表面粗趟度和該終點谓測信號間之 該關係調整該第二基板之第二區域之表面粗縫度。 17. 如申請專利範圍第1㈣之方法,復包括在將該基板暴露 於該電解液前,先形成阻障層和種晶層。 18·如申請專利範圍第17項之方法,復包括在該第二區域之 該阻障層和該種晶層中形成圖案,以在暴露於該電解液 之過程中調整該第二區域之該表面粗糙度。 19·-種針對化學機械研磨製程^金屬層的最佳表面粗 26 第93103877號專利申請案 (99年7月15曰') 链度的方法,包括:. 疋在"電質上杏成之金屬層的表面粗糖度,該介 電質包含圖案化區域和實質上非圖案化區域; 以化學機械研磨移除該金屬層之部分,以暴露該圖 案化和非圖案化區域中之該介電質; 在該化學機械研磨之過程中,監控終點偵測信號; 將該受監控之終點偵測信號關聯至該被決定之表 面粗链度’以決定對於該終點偵測信號之期望之信號/ 雜訊比之最佳表面粗糖度。 種針對化學機械研磨製程決定金屬層的最佳表面粗 糙度的方法,包括: 決疋在介電質上形成之金屬層的表面粗槌度,該介 電質包含圖案化區域和實質上非圖案化區域; 以化學機械研磨移除該金屬層之部分,以暴露該圖 案化和非圖案化區域中之該介電質; 監控用於貫質上完全清除該圖案化和非圖案化區 域之研磨時間; 將該受監控之研磨時間關聯至該被決定之表面粗 链度’以決定導致降低的研磨時間之表面粗糙度。 92522(修正版) 27
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10319135A DE10319135B4 (de) | 2003-04-28 | 2003-04-28 | Verfahren zum Elektroplattieren von Kupfer über einer strukturierten dielektrischen Schicht, um die Prozess-Gleichförmigkeit eines nachfolgenden CMP-Prozesses zu verbessern |
US10/666,195 US6958247B2 (en) | 2003-04-28 | 2003-09-19 | Method of electroplating copper over a patterned dielectric layer to enhance process uniformity of a subsequent CMP process |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200423242A TW200423242A (en) | 2004-11-01 |
TWI335621B true TWI335621B (en) | 2011-01-01 |
Family
ID=33185714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093103877A TWI335621B (en) | 2003-04-28 | 2004-02-18 | Method of electroplating copper over a patterned dielectric layer to enhance process uniformity of a subsequent cmp process and method of determining an optimum surface roughness of a metal layer for a cmp process |
Country Status (4)
Country | Link |
---|---|
US (1) | US6958247B2 (zh) |
CN (1) | CN100546014C (zh) |
DE (1) | DE10319135B4 (zh) |
TW (1) | TWI335621B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7192495B1 (en) * | 2003-08-29 | 2007-03-20 | Micron Technology, Inc. | Intermediate anneal for metal deposition |
US20080122089A1 (en) * | 2006-11-08 | 2008-05-29 | Toshiba America Electronic Components, Inc. | Interconnect structure with line resistance dispersion |
US9177917B2 (en) * | 2010-08-20 | 2015-11-03 | Micron Technology, Inc. | Semiconductor constructions |
JP5941763B2 (ja) * | 2012-06-15 | 2016-06-29 | 株式会社荏原製作所 | 研磨方法 |
US9633962B2 (en) | 2013-10-08 | 2017-04-25 | Globalfoundries Inc. | Plug via formation with grid features in the passivation layer |
CN103745966B (zh) * | 2014-01-23 | 2016-04-13 | 无锡江南计算技术研究所 | 封装基板表层铜柱电镀的辅助图形结构 |
US9287183B1 (en) * | 2015-03-31 | 2016-03-15 | Lam Research Corporation | Using electroless deposition as a metrology tool to highlight contamination, residue, and incomplete via etch |
US10794679B2 (en) | 2016-06-29 | 2020-10-06 | Corning Incorporated | Method and system for measuring geometric parameters of through holes |
US11078112B2 (en) | 2017-05-25 | 2021-08-03 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
US10580725B2 (en) * | 2017-05-25 | 2020-03-03 | Corning Incorporated | Articles having vias with geometry attributes and methods for fabricating the same |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5232575A (en) * | 1990-07-26 | 1993-08-03 | Mcgean-Rohco, Inc. | Polymeric leveling additive for acid electroplating baths |
US6793796B2 (en) * | 1998-10-26 | 2004-09-21 | Novellus Systems, Inc. | Electroplating process for avoiding defects in metal features of integrated circuit devices |
US6444110B2 (en) * | 1999-05-17 | 2002-09-03 | Shipley Company, L.L.C. | Electrolytic copper plating method |
US6179691B1 (en) | 1999-08-06 | 2001-01-30 | Taiwan Semiconductor Manufacturing Company | Method for endpoint detection for copper CMP |
US6350364B1 (en) * | 2000-02-18 | 2002-02-26 | Taiwan Semiconductor Manufacturing Company | Method for improvement of planarity of electroplated copper |
US6346479B1 (en) * | 2000-06-14 | 2002-02-12 | Advanced Micro Devices, Inc. | Method of manufacturing a semiconductor device having copper interconnects |
US6746589B2 (en) | 2000-09-20 | 2004-06-08 | Ebara Corporation | Plating method and plating apparatus |
US6943112B2 (en) * | 2002-07-22 | 2005-09-13 | Asm Nutool, Inc. | Defect-free thin and planar film processing |
US6863795B2 (en) | 2001-03-23 | 2005-03-08 | Interuniversitair Microelektronica Centrum (Imec) | Multi-step method for metal deposition |
US20020195351A1 (en) * | 2001-04-12 | 2002-12-26 | Chang Chun Plastics Co., Ltd. | Copper electroplating composition for integrated circuit interconnection |
TW584899B (en) * | 2001-07-20 | 2004-04-21 | Nutool Inc | Planar metal electroprocessing |
WO2003014720A1 (en) * | 2001-08-09 | 2003-02-20 | Advanced Technology Materials, Inc. | Interference correction of additives concentration measurements in metal electroplating solutions |
US20030162399A1 (en) * | 2002-02-22 | 2003-08-28 | University Of Florida | Method, composition and apparatus for tunable selectivity during chemical mechanical polishing of metallic structures |
DE10223957B4 (de) * | 2002-05-31 | 2006-12-21 | Advanced Micro Devices, Inc., Sunnyvale | Ein verbessertes Verfahren zum Elektroplattieren von Kupfer auf einer strukturierten dielektrischen Schicht |
US20040094511A1 (en) * | 2002-11-20 | 2004-05-20 | International Business Machines Corporation | Method of forming planar Cu interconnects without chemical mechanical polishing |
-
2003
- 2003-04-28 DE DE10319135A patent/DE10319135B4/de not_active Expired - Fee Related
- 2003-09-19 US US10/666,195 patent/US6958247B2/en not_active Expired - Fee Related
- 2003-12-22 CN CNB2003801102869A patent/CN100546014C/zh not_active Expired - Fee Related
-
2004
- 2004-02-18 TW TW093103877A patent/TWI335621B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE10319135A1 (de) | 2004-11-25 |
US6958247B2 (en) | 2005-10-25 |
CN1771594A (zh) | 2006-05-10 |
US20040214423A1 (en) | 2004-10-28 |
DE10319135B4 (de) | 2006-07-27 |
TW200423242A (en) | 2004-11-01 |
CN100546014C (zh) | 2009-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7129165B2 (en) | Method and structure to improve reliability of copper interconnects | |
TWI240297B (en) | Method of forming a raised contact for a substrate | |
US8698318B2 (en) | Superfilled metal contact vias for semiconductor devices | |
JP4049978B2 (ja) | メッキを用いた金属配線形成方法 | |
CN1685086B (zh) | 电抛光和电镀方法 | |
US7208404B2 (en) | Method to reduce Rs pattern dependence effect | |
US8080147B2 (en) | Electrolytic plating method and semiconductor device manufacturing method | |
US20030221966A1 (en) | Method of electroplating copper over a patterned dielectric layer | |
JP2004342750A (ja) | 電子デバイスの製造方法 | |
TWI335621B (en) | Method of electroplating copper over a patterned dielectric layer to enhance process uniformity of a subsequent cmp process and method of determining an optimum surface roughness of a metal layer for a cmp process | |
JP4309873B2 (ja) | 電子デバイスの製造方法 | |
US8039395B2 (en) | Technique for forming embedded metal lines having increased resistance against stress-induced material transport | |
JP3949652B2 (ja) | 半導体装置の製造方法 | |
US7329952B2 (en) | Method of fabricating a semiconductor device | |
US8062970B2 (en) | Production method for semiconductor device | |
TWI730521B (zh) | 電化學電鍍的系統及製程方法與半導體結構製法 | |
US20060226014A1 (en) | Method and process for improved uniformity of electrochemical plating films produced in semiconductor device processing | |
EP1537599A1 (en) | Dopant interface formation of an interconnect | |
KR101136139B1 (ko) | 후속 cmp 공정의 공정 균일성 개선을 위한 패턴화된유전층에 대한 구리 전기도금 방법 | |
TW201017821A (en) | Structure to facilitate plating into high aspect ratio vias | |
JP2006165115A (ja) | 半導体装置 | |
US20100244028A1 (en) | Test system and method of reducing damage in seed layers in metallization systems of semiconductor devices | |
JP2021080505A (ja) | 配線基板の製造方法および配線基板 | |
KR100788352B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
KR20200080122A (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |