CN100546014C - 沉积金属、形成金属化层和改善cmp过程的均匀性的方法 - Google Patents
沉积金属、形成金属化层和改善cmp过程的均匀性的方法 Download PDFInfo
- Publication number
- CN100546014C CN100546014C CNB2003801102869A CN200380110286A CN100546014C CN 100546014 C CN100546014 C CN 100546014C CN B2003801102869 A CNB2003801102869 A CN B2003801102869A CN 200380110286 A CN200380110286 A CN 200380110286A CN 100546014 C CN100546014 C CN 100546014C
- Authority
- CN
- China
- Prior art keywords
- substrate
- surface roughness
- metal layer
- pattered region
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 110
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 93
- 239000002184 metal Substances 0.000 title claims abstract description 93
- 230000008569 process Effects 0.000 title claims abstract description 56
- 230000003746 surface roughness Effects 0.000 claims abstract description 52
- 238000005498 polishing Methods 0.000 claims abstract description 32
- 238000009713 electroplating Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 49
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 41
- 229910052802 copper Inorganic materials 0.000 claims description 41
- 239000010949 copper Substances 0.000 claims description 41
- 238000001514 detection method Methods 0.000 claims description 28
- 239000003795 chemical substances by application Substances 0.000 claims description 21
- 238000005868 electrolysis reaction Methods 0.000 claims description 21
- 239000007788 liquid Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 2
- 239000006210 lotion Substances 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 19
- 238000000151 deposition Methods 0.000 description 23
- 239000013078 crystal Substances 0.000 description 21
- 230000008021 deposition Effects 0.000 description 18
- 238000007517 polishing process Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000000654 additive Substances 0.000 description 12
- 230000000996 additive effect Effects 0.000 description 11
- 238000000059 patterning Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 8
- 239000003112 inhibitor Substances 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000011049 filling Methods 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000013049 sediment Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 2
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 2
- 239000002202 Polyethylene glycol Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910001431 copper ion Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 238000001493 electron microscopy Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229920000570 polyether Polymers 0.000 description 2
- 229920001223 polyethylene glycol Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229920005601 base polymer Polymers 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000002650 habitual effect Effects 0.000 description 1
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 239000012669 liquid formulation Substances 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001515 polyalkylene glycol Polymers 0.000 description 1
- JYLYBTOTWUXPLC-UHFFFAOYSA-N propane-1-sulfonic acid Chemical compound C(CC)S(=O)(=O)O.C(CC)S(=O)(=O)O JYLYBTOTWUXPLC-UHFFFAOYSA-N 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
在一种将金属电镀到包含小直径通孔和大直径沟槽(205)的介电层上的新方法中，通过，例如，至少在介电层(203)的未图案化区域(206)上降低电镀浴中的平滑剂数量而产生表面粗糙程度，以增强后续化学机械抛光(CMP)过程中材料去除的均匀性。
Description
技术领域
本发明一般涉及集成电路制造，特别涉及金属化层(metallizationlayers)的形成，其中金属沉积在图案化的介电层(patterned dielectriclayer)之上，随后通过化学机械抛光(chemical mechanical polishing，CMP)去除过量的金属(excess metal)。
背景技术
在每一代新的集成电路中，器件的特征尺寸进一步减小，而电路的复杂度却稳步增加。减小的特征尺寸不仅要求复杂的光刻方法和先进的蚀刻技术以将电路元件适当地图案化，而且对沉积技术的要求越来越严。目前，最小的特征尺寸接近或甚至小于0.1μm，这使得快速切换晶体管(fast-switch transistor)元件的制备可只占用最小的芯片面积。然而，特征尺寸减小的结果造成，所需的金属互连(interconnects)的可用面积减小而各电路元件间的必要互连的数目增加。结果，金属互连的横截面积减小，这使得必须将常用的铝换为一种在降低的电阻率下容许较高电流密度的金属，以得到高质量的、可靠的芯片互连。在这一方面，铜因其优点，诸如低电阻率、高可靠性、高热导率、相对较低的成本以及可控制以得到相对较大的晶粒尺寸的晶体结构，已被证明是一种具有潜力的选择。另外，铜对电迁移(electromigration)显示出明显更大的阻力，因此可容许更高的电流密度而电阻率却较低，从而允许引入较低的供应电压。
尽管铜相对于铝有许多优点，但是半导体制备商基于若干理由在过去并不愿将铜引入生产流程中。在半导体生产线上加工铜的一个主要问题是铜在适度的(moderate)温度下易于在硅和二氧化硅中扩散的能力。扩散至硅中的铜会导致晶体管元件的漏电流明显地增大，因为铜在硅的带隙中是作为深能级陷阱(deep-level trap)。此外，扩散至二氧化硅中的铜会损害二氧化硅的绝缘性能，会在毗邻的金属线间导致更高的漏电流，甚至会在邻近的金属线间形成短路。因此，在整个制造过程中，必须特别注意避免硅晶片的铜污染。
另一问题来源于这样一个事实，即铜无法通过诸如物理气相沉积(PVD)和化学气相沉积(CVD)的沉积方法有效地以更大的量来应用，而物理气相沉积(PVD)和化学气相沉积(CVD)是沉积诸如铝的其它材料的熟知且成熟的技术。因此，目前普遍以诸如电镀(electroplating)的湿过程来应用铜，与无电镀(electroless plating)相比，电镀提供的优点是较高的沉积率(deposition rate)和较不复杂的电解液浴(electrolyte bath)。由于几十年来在印刷线路板工业中所获得的大量经验，电镀给人的第一印象似乎是一种相对简易且成熟的沉积方法，但是要可靠地填充尺寸等于或小于0.1μm的高纵横比开口(high aspect ratio openings)以及具有微米级的横向延伸的宽沟槽(wide trenches)，使得电镀铜和电镀其它可用于金属化层的金属成为高度复杂的沉积方法，尤其当后续过程步骤，诸如化学机械抛光和任何检测过程(metrology processes)，直接依赖于电镀过程的质量时。
参照图1a-1b，现在说明制备金属化层的典型过程流程。依据图1a，半导体器件100包含基片101，基片101则包括诸如晶体管、电阻器、电容器等的电路元件，这些电路元件为简化的目的并未示于图1a中。介电层102形成在基片101之上，并由蚀刻终止层103从那里隔开。例如，介电层102可包含二氧化硅(silicon dioxide)，而蚀刻终止层103可包含氮化硅。在其它情况下，介电层102，或许连同蚀刻终止层103，可包含所谓的低K电介质，所述低K电介质的介电常数(permittivity)明显低于二氧化硅和氮化硅的介电常数。在介电层102中，以通孔(vias)和沟槽的形式形成开口105。开口105的尺寸以及间距和其在基片101的芯片区(die area)上的位置是由相应集成电路的电路设计所确定的。介电层102可进一步包含作为相对较宽沟槽的开口104。此外，介电层102可含有基本上未图案化的区域(non-patterned region)106。如同开口105一样，沟槽104和未图案化区域106的尺寸和位置基本上是由电路设计所确定的。
形成如图1a所示的半导体器件100的方法在本领域中是成熟的，其可包括熟知的沉积、光刻和蚀刻技术。特别地，可在第一选择性蚀刻步骤中在介电层102内形成开口105，其中所述蚀刻过程终止在蚀刻终止层103上或终止在蚀刻终止层103内。然后，可通过单独的蚀刻过程在蚀刻终止层103内形成开口105，所述蚀刻过程的目的是选择性地去除层103的材料。其后，在进一步的蚀刻步骤中，可在公共的蚀刻步骤中形成开口105的上部和开口104。
图1b示意了在进一步的制备阶段中的半导体器件100，诸如铜层107的金属层形成在介电层102之上，其中，在金属层107和介电层102之间沉积有阻挡层(barrier layer)和籽晶层(seed layer)，为了方便，将所述阻挡层和籽晶层共同标记为108。所述阻挡和籽晶层108可包括两层或两层以上的子层(sub-layers)，所述子层含有诸如钽、氮化钽、钛、氮化钛、其组合(combinations thereof)等的材料。籽晶层可包含，例如，铜。
阻挡和籽晶层108可通过化学气相沉积、原子层沉积(atomic layerdeposition)或物理气相沉积形成，并接着进行例如溅射沉积(sputterdeposition)过程以形成籽晶层，作为阻挡和籽晶层108的最后子层。其后沉积金属层107，其中，如有关铜的上文所述，可优先采用湿化学过程，以便以合理的沉积率有效地提供大量的金属。对铜而言，由于电镀与无电镀相比具有较高的沉积率和适度复杂的电解液浴，所以电镀典型地是目前优选的沉积方法。
对于可靠的金属互连，不仅须将铜尽可能均匀地沉积在直径为200mm或甚至300mm的基片的整个表面上，还必须可靠地填充可具有大约10∶1的纵横比的开口105和104，而没有任何空隙(void)或缺陷。因此，必须以高度不保形(non-conformal)的方式沉积铜。于是，做出了许多努力，以确立一种可高度不保形地沉积诸如铜的金属的电镀技术，其中，基本上由下至上(from bottom to top)地填充开口，尤其是小尺寸的通孔和沟槽105。人们已认识到，通过控制在开口105、104内的沉积动力学(kinetics)以及在诸如非图案化区域106的水平部分上的沉积动力学，可得到这种填充行为。通常为达此目的，可将添加物(additives)引入到电解液浴中，以影响沉积于各部位的铜离子的速度。例如，相对较大、扩散较慢的分子的有机试剂(organic agent)，诸如聚乙二醇(polyethylene glycol)，可被加入到电解液中，并且优先吸收在平坦表面上和角落部分上。因此，铜离子在这些区域处的接触会减少，进而造成沉积率下降。相应的作用剂(acting agent)通常也被称为“抑制剂(suppressor)”。另一方面，可使用包含较小且扩散较快的分子的另一种添加物，所述另一种添加物优先吸收在开口105、104内，并通过抵销抑制剂添加物的效果而提高沉积率。相应的添加物通常也被称为“加速剂(accelerator)”。除了使用加速剂和抑制剂之外，还使用所谓的平滑剂(levelers)或光亮剂(brighteners)，以努力地使金属层107达到高度的均匀性并提高其表面质量。此外，即使采用了加速剂、抑制剂和/或平滑剂添加物，简单的DC沉积，亦即施加基本上恒定的电流的沉积，可能仍不足以得到所要求的沉积特性。作为替代，所谓的脉冲反向沉积(pulse reverse deposition)已成为沉积铜的优选操作模式。在脉冲反向沉积技术中，将交替极性的电流脉冲施加于电解液浴，以在正向电流脉冲期间将铜沉积在基片上，而在反向电流脉冲期间释放出一定量的铜，由此改善电镀过程的填充能力。利用这些复杂的电镀过程，可用铜可靠地填充开口105、104。然而，其结果却显示，最终所获得的金属层107的表面形状(topography)取决于下方的结构。尽管采用了脉冲反向方法以及包括不同量的抑制剂、加速剂和平滑剂的复杂化学成分(chemistry)，然而，与未图案化的区域106相对比，是在诸如开口104、105的图案化区域之上获得金属的增强沉积。相信添加物的不均匀分布，尤其是加速剂在开口104、105邻近区域的不均匀分布，导致发生在开口104、105内的沉积动力学进一步持续，即便这些开口已完全填满，由此在这些区域处导致沉积率提高，直到最后添加物均匀分布为止。
金属层107取决于结构的表面形状于是会在后续的化学机械抛光(CMP)过程期间导致过程的不均匀性，因为金属层107的突出区域会在抛光过程期间受到增强的向下施力(downforce)，如箭头109所示。因此，去除过程优选在开口104、105之上开始，并且与未图案化的区域106相比，可以较高的去除率持续进行。结果，延迟了区域106表面的清除，并且需要显著的“过抛光(overpolish)”时间以从区域106基本上完全去除任何金属残留物。这可能会导致在开口104、105中材料去除增加，其也被称为“碟状效应(dishing)”，并且也可导致在开口104、105附近层102的介电材料的去除增加，也称为侵蚀(erosion)效应。除了这些不良效应以外，金属去除的不均匀性还可影响任一种终点检测(endpoint detection)方法，诸如利用在抛光过程期间由从金属层107反射的光所得到的光学信号的方法，利用在基片101与抛光垫(polishingpad)间建立相对运动所需的马达电流的方法，或是利用其它的摩擦相关或由摩擦产生的终点信号的方法。亦即，相应的终点信号可能会呈现出较不陡的斜率(less steep slope)，因而不易估计抛光过程的结束。由于CMP本身是高度复杂的过程，所以抛光过程的最终结果以及形成在开口104、105中的金属线的质量不仅取决于CMP参数，还受到金属层107的特性的很强影响。基于这些理由，常常提议在非图案化的区域106上提供“假(dummy)”图案，以获得与开口104、105之上相类似的沉积条件。虽然此方法可显著地缓解上述非均匀性的问题，但是额外产生的金属区可给电路加入寄生电容，从而降低其工作速度，并且在许多情况下使得该方案并不是所期望的。
鉴于上述问题，需要提供一种电镀过程，所述电镀过程将后续CMP过程的负担最小化。
发明内容
本发明一般涉及可改善CMP过程的均匀性的方法，因为改变了形成电镀金属层的在前流程(preceding sequence)，使得至少在基片的未图案化部分之上提供金属层的显著表面粗糙程度(significant surfaceroughness)。这样，在CMP期间未图案化部分中材料去除的开始不会如同在传统技术中那样被延迟。
依据本发明的一个示意性实施例，提供了一种在包含介电层的基片之上沉积金属层的方法，所述介电层具有形成在其中(formed therein)的图案化区域和未图案化区域。所述方法包括将基片暴露于电解液浴，以用由下至上的技术在图案化区域中不保形地沉积金属。然后，在图案化区域和未图案化区域之上形成过量金属层。此外，在过量金属层的形成期间控制至少一个过程参数，以调整过量金属层的表面粗糙程度。
依据本发明的另一个示意性实施例，提供了一种形成半导体器件的金属化层的方法。所述方法包括提供基片，在所述基片上形成有具有第一区域和第二区域的介电层，其中第一区域包含欲用金属填充的通孔和沟槽，而第二区域则基本上没有欲用金属填充的沟槽和通孔。将基片暴露于电解液浴，以填充第一区域中的通孔和沟槽，并在第一区域和第二区域之上形成过量金属层。由此，将至少第二区域的表面粗糙程度调整至大于约50nm。最后，通过化学机械抛光去除过量金属层，其中，表面粗糙程度在化学机械抛光过程期间促进了材料去除的开始。
依据本发明的又一个示意性实施例，一种方法包括确定金属层的表面粗糙程度，所述金属层形成在包含图案化区域和基本上未图案化区域的电介质之上。然后通过化学机械抛光去除金属层的一部分，以暴露出在图案化区域和未图案化区域中的电介质，并且在化学机械抛光期间监控终点检测信号。最后，将所监控的终点检测信号和所确定的表面粗糙程度相关联，以确定在终点检测信号的所期望信号/噪声比(signal/noise ratio)下的最佳表面粗糙程度。
依据本发明的再一个示意性实施例，一种改善CMP过程的均匀性的方法包括确定金属层的表面粗糙程度，所述金属层形成在包含图案化区域和基本上未图案化区域的电介质之上，并且通过化学机械抛光去除金属层的一部分，以暴露出在图案化区域和未图案化区域中的电介质。对基本上完全清除图案化区域和未图案化区域所需要的抛光时间进行监控，并将所监控的抛光时间和所确定的表面粗糙程度相关联，以确定可导致抛光时间减少的表面粗糙程度。
附图说明
通过结合附图而参考以下说明可理解本发明，其中，相似的参考标号代表相似的组件，以及其中：
图1a-1b示意了半导体器件在不同的现有技术制备阶段期间当得到铜金属化层时的剖面图。
图2a-2c示意了依据本发明的示意性实施例，在具有图案化区域和未图案化区域的介电层之上形成有金属层的器件的剖面图。
图3是表示具有表面粗糙程度和不具有表面粗糙程度的金属层的CMP终点检测信号关系的示意图。
图4是表示终点检测信号的斜率和金属层的平均表面粗糙程度之间的关系的示意图。
虽然本发明易受到许多不同的变更和其它形式的影响，但是其特定的实施例已在图中示例显示并在此给予了详细说明。然而，应了解，此处对特定实施例的说明并不是要限制本发明于所公开的特定形式，相反，本发明意在涵括落在由随附权利要求所界定的本发明精神及范围之内的所有变更、等效及选择。
具体实施方式
下面说明本发明的示意性实施例。为了清楚起见，本说明书并未将实际实施本发明的所有特征都作了说明。当然，应当了解，在开发任何此种实际的实施例时，必须做出许多与实施相关的决定以达到开发者的特定目标，诸如符合与系统相关和与商业相关的限制条件，而这些限制条件会随着实施的不同而有所变化。此外，应当了解，这种开发工作可能是复杂而又耗时的，然而，对从本发明的公开中获益的本领域的普通技术人员而言，不过是一种常规的工作。
现在参照附图来说明本发明。虽然图中的半导体器件的不同区域和结构具有非常准确、明显的外形与轮廓，但是本领域的技术人员知道，实际上，这些区域和结构并不象图中所示的那么准确。此外，相比于所制造的器件上的那些特征或区域的尺寸，图中所画出的种种特征和掺杂区的相对尺寸可能会被夸大或缩小。因此，附图只是用以说明与解释本发明的示意性实施例。应以相关领域的技术人员所认定的意义来理解和解释本文中的词汇与措词。本文前后一致使用的术语和措词并非暗示该术语或措词的特别的定义，也就是与本领域的技术人员理解的普通惯用的含义所不同的定义。如果一个术语或措词具有特别的含义，也就是不同于技术人员所理解的含义时，本说明书将会以定义的方式来清楚地阐明这样一个特别的定义，直接且明确地提供该术语或措词的特别的定义。
本发明是基于这样一个发现，即不同于传统的说法，电镀在电介质之上的金属层的明显表面粗糙程度可显著地减轻后续CMP过程的负担，其中所述电介质的结构依据电路设计而包含沟槽和通孔以及未图案化的区域。所述明显的表面粗糙程度可促使材料去除的开始在整个基片上出现得更均匀，而不论是图案化区域还是未图案化区域形成在金属层之下。
参照图2a-2c、图3和图4，现在进一步说明本发明的示意性实施例，其中，为了简化的目的，适当的时候也参照图1a。此外，在下面的示意性实施例中，铜被称为是欲通过诸如电镀的电化学沉积方法而沉积的金属，因为如前所述，预期在未来的复杂集成电路中将主要使用铜，而后述的实施例特别有利于在制备金属化层期间电镀铜，所述金属化层具有直径等于或小于0.1μm的通孔和沟槽。本发明原则上也适用于其它的金属、金属化合物(compounds)和金属合金，并且此处所提供的内容使得技术人员可以修改下面所阐明的任何过程和参数，以将在此所描述的实施例适用于特定的金属。
图2a示意了在制备金属化层期间半导体器件200的剖面图。该半导体器件可与图1a所示的器件100相似，其中相应的组件以相同的参考数字标注，除了开头的“1”以“2”代替外。因此，器件200包括基片201，在所述基片201上形成有蚀刻终止层203，接着是介电层202。通孔和沟槽205以及宽沟槽204共同定义了第一图案化区域210。基本上未图案化的区域206邻接(adjacent)第一区域210。将区域206指定为基本上未图案化的是表示，相对于形成在图案化区域210中的沟槽的数量，如果区域206中形成有沟槽的话，也仅形成有少数的沟槽。这可能是这种情况，即在区域206中虽然形成有一些沟槽(未显示)，但是由于这些沟槽相对较少的数量和/或由这些沟槽所占据的相对较小的面积，使区域206在有关金属层的沉积方面，表现得基本上类似于没有沟槽形成在那里的区域。在制备如图2a所示的器件的典型过程流程中，可进行与参照图1a所述的过程基本上相同的过程。
图2b示意了在进一步的制备阶段中的器件200，其中铜层207形成在第一区域和第二区域210、206之上，而阻挡和籽晶层208则位于其间。阻挡和籽晶层208可包括的材料可有效地防止铜扩散到邻接的材料内，并提供足够的附着力(adhesion)使铜能附着于周围的电介质以及通孔105会连接到的任何潜在金属。目前优选的材料为钽、氮化钽或其组合，但是如果认为适当的话，可使用任何其它的合适材料。在此所述的实施例中，籽晶层可以是由PVD过程所沉积的铜层。
在一个特定的实施例中，铜层207包括分布于整个第一区域和第二区域210、206上的明显表面粗糙程度，由211所指示。表面粗糙程度的平均高度标示为212，并可超过约50nm。在其它实施例中，平均高度212，可简称为平均表面粗糙程度，可在约50-400nm之间变化，而在另外的实施例中则可在约150-250nm之间变化。
形成图2b所示的器件的典型工艺流程可包括下列过程。首先，可通过与参照图1b的阻挡和籽晶层108所描述的类似过程来形成阻挡和籽晶层208。特别地，阻挡和籽晶层208可由两层或两层以上的子层的堆叠形成，以达到所期望的阻挡和籽晶层208的功能，其中，可使用CVD、PVD、ALD(原子层沉积)、电镀过程或这些过程的任意组合。然后，将基片201或至少介电层202暴露于电解液浴(未显示)，所述电解液浴可设在常知的电镀反应器中，诸如Semitool公司以LT210CTM名称所提供的电镀反应器。应注意，本发明可适用于任何电镀反应器。在一个示意性的实施例中，电解液浴包含加速剂添加物和抑制剂添加物，其数量(amount)相对于电解液浴的总量而言分别为约1-5wt％和约1-5wt％。与包含1wt％或大于1wt％的平滑剂的传统电镀浴相反，平滑剂或光亮剂的数量大幅地减少至约小于0.1wt％。在一个实施例中，可基本上完全省略平滑剂。应注意，术语平滑剂和光亮剂为同义词，是指这样一种添加物，当如传统技术那样施用时，其作用可平滑铜层207的表面。此外，依据本发明可使用任何常知的加速剂、抑制剂和平滑剂化合物。加速剂例如可包含丙烷磺酸(propane sulfonic acid)。抑制剂例如可包含聚烷撑二醇(polyalkylene glycol)类聚合物。典型的平滑剂例如可包含聚醚(polyether)。在将基片暴露于电解液浴期间，可施加适当波形的电流，以用由下至上的方式完成开口205、204的填充，从而基本上避免在开口205、204内形成空隙和接缝(seams)。例如，可进行成熟的脉冲反向程序(pulse reverse sequences)以可靠地填充开口205、204。如前所述，在200mm、或甚至300mm的整个基片上可靠地填充尤其是宽沟槽204需要一定的“过电镀(overplating)”，所述“过电镀”导致在第一区域和第二区域210、206上形成过量层。在该实施例中，在形成过量铜层期间，控制平滑剂的数量，例如通过在准备电解液浴期间定量添加(dosing)平滑剂的数量，以得到平均表面粗糙程度212。
在其它实施例中，可进行无电镀沉积，其中，以如同参照电镀过程所描述的方式来控制平滑剂的数量，由此产生平均表面粗糙程度212。
在沉积了铜层207之后，可退火基片以增强铜的粒度(granularity)，亦即，增大铜微晶(crystallites)的晶粒尺寸，由此改善热传导性和电传导性。
之后，使基片201进行CMP过程以去除层207的过量材料和阻挡和籽晶层208，由此暴露出介电层202以提供电绝缘的铜线。可在该领域中熟知的、任何适当的CMP工具中进行CMP过程。在CMP过程的起始阶段期间，施加到基片201的向下施力被施加到第一区域及第二区域210、206中的多个高点(elevations)211处，因而在第二区域206中也开始了材料的去除。因此，与前述的传统方式相比，第一区域和第二区域210、206之间去除时间的差异可明显地减小。在一个示意性的实施例中，在监控终点检测信号的同时进行CMP过程。通过探测在抛光过程期间从基片201所反射的光，可产生终点检测信号。在其它情况下，维持基片201和单个抛光垫之间的特定相对运动所需的马达电流，或是可代表马达扭矩的任何其它信号，可用以估计抛光过程的进展，因为不同的材料通常展现出不同的摩擦力。例如，当已清除了第二区域206的绝大部分之后，马达电流对于特定的转速会降低，因为阻挡和籽晶层208的摩擦系数比铜的低。不论建立终点检测信号的方法是什么，都可在该信号的基础上估计抛光过程的终点。由于在本发明中可更均匀地去除材料，因而可用终点检测信号更可靠地估计抛光过程。
图3示意了终点信号相对于抛光时间的示例图。为简便起见，在图3中给出了光学终点检测系统的代表性平滑化曲线；然而，可将下述考虑容易地运用于由任何其它终点检测系统所产生的曲线。第一曲线A(虚线)代表具有明显表面粗糙程度211的基片201的光学终点检测信号的振幅，而第二曲线B(实线)则代表由传统加工的基片，诸如图1b中的基片101，所得到的终点检测信号。在时间点t0，抛光过程可开始，并且对于依据传统过程技术(曲线B)所形成的金属层而言，由于铜的高反射比(reflectance)，所以起始反射比相对较高。随着抛光过程进展至时间点t1，由于基片101的表面变得越来越平坦，由此减少散射光，因此反射比仍然会稍微地增加。在时间点t2，表面部分可能已被清除，总反射率(reffectivity)降低，因此降低了终点检测信号。由于在未图案化区域106中显著材料去除的开始会有延迟，因此曲线B的斜率相对较小，直至时间点t3，终点检测信号指示基本上所有的金属残留物已被去除。其后，可再加上过抛光时间，以确保形成在开口105、104中的金属线的可靠电绝缘。
反之，由于表面粗糙程度211导致基片201的反射比相对较低，所以曲线A会以相对较低的值开始。在沉积后，金属层207的光学外观会是模糊的(hazy)或乳白色的(milky)。在抛光过程期间，粗糙程度211降低，其中，由于增强的向下施力209的多处位置，所以材料去除也发生在未图案化区域206。因此，终点检测信号上升，并在时间点t1和t2间达到最高。其后，与传统的情况相比，表面部分的清除会在明显较大的区域进行，因而导致曲线A在时间点t2和t3间有较陡的斜率。由于曲线A的较陡的斜率，所以可更可靠地判断抛光过程的终点。此外，可减少过抛光时间以及总抛光时间。应进一步注意，虽然并未显示在代表性的曲线A和B中，一般而言，在时间段t1-t2中由于曲线A的陡度(steepness)增大，所以曲线A的信号/噪声比增强。
在一个示意性的实施例中，可建立终点检测信号和平均表面粗糙程度212之间的相互关系。为此目的，可用基本上相同的CMP过程参数来加工以产品基片和/或试验基片的形式的多个基片201，其中，平均表面粗糙程度212可被改变并与相应的终点检测信号相关联。平均表面粗糙程度可由机械、光学、机械/光学粗糙程度测量仪器，由电子显微术(electron microscopy)，由原子力显微术(atomic force microscopy)等而确定。
图4示意了终点检测信号斜率和平均表面粗糙程度212之间的关系的代表例。在该图中，在适当的时间间隔内，例如在间隔t1、t2内的一个或多个代表点处的终点检测信号的斜率大小被确定，并相对于平均表面粗糙程度212作图。由此关系，可找出适当的平均表面粗糙程度，然后可将所述适当的平均表面粗糙程度用作产生表面粗糙程度211的目标值。例如，在图4中，可将最大值定义为平均表面粗糙程度的目标值。然而，可采用任何其它的准则以得到目标值。在其它的实施例中，抛光过程的总时间，亦即，从抛光过程开始直至终点检测信号达到特定的最小值的时间，可与平均表面粗糙程度相关联。然后，基于此关系可选出适当的目标值。例如，若所得到的关系显示有最小值，则该最小总抛光时间可指示适当的表面粗糙程度。
在一些实施例中，可通过控制前述电镀过程的至少一个过程参数而变动或控制平均表面粗糙程度212。在一个特定的实施例中，可调整在电镀浴中的平滑剂的数量以改变平均表面粗糙程度212，用以建立上面参照图3和图4所述的关系。一旦得到该关系以及平均表面粗糙程度的目标值，即可依据该目标值来控制至少一个过程参数，诸如平滑剂的浓度。
以下参照图2c说明进一步的示意性实施例，所述实施例至少在介电层的未图案化区域之上形成表面粗糙程度。在形成如图2a所示的器件200后，图2c中的器件200可通过与参照图2b所述相似的方式形成，然而，其中，图案213形成在介电层202的未图案化区域206之上。在一个实施例中，图案213可通过，例如，额外的光刻及蚀刻步骤形成在阻挡和籽晶层208中。图案213可用网筛(screen)或栅格(grid)的形式形成，以在图案213的邻近元件之间提供电接触。这样，在电镀过程期间的电流分布仅会稍微地改变，并仅会无关紧要地(negligibly)影响整体的电镀过程。在其它实施例中，可仅在阻挡和籽晶层208的最远子层(utmost sublayer)处提供图案213，其典型地是作为籽晶层。在这种情况下，电镀过程起始阶段的电流分布可维持基本上不受影响。在进一步的例子中，可将图案213提供为形成在不然是完好的阻挡和籽晶层208上的额外抗蚀剂图案(resist pattern)。
图案213形成之后进行电镀过程，其中可采用标准的浴液配方(bathrecipes)和过程配方。由于图案213，铜的沉积会随着下方的图案213而变更，导致表面粗糙程度214的产生。其后，可如参照图2b所述继续进行基片201的进一步加工。在CMP过程期间，材料的去除也在包含未图案化介电层202的区域206处开始，因此可获得与前述实施例基本上相同的优点。此外，关于以平均高度和/或间距(pitch)形成适当的表面粗糙程度214，参照图3和4所指出的所有准则都可应用于上面参照图2c所述的实施例。
上面所公开的特定的实施例仅仅用于示意，因为可以用不同而又等效的方式来修改和实施本发明，而这些方式对于已从本说明中获益的本领域的技术人员而言是显而易见的。例如，上面提出的过程步骤可以用不同的顺序来进行。另外，除了下面的权利要求中说明的之外，并不欲对其中所示的构建或设计的细节作限制。因此，很明显，可以改变或修改上面所公开的特定的实施例，而所有此等变化都被认为是在本发明的精神和范围之内。因此，在此寻求如下面的权利要求的保护。
Claims (14)
1.一种在包含介电层(202)的基片(201)之上沉积金属的方法，所述介电层(202)具有形成在其中的图案化区域(210)和未图案化区域(206)，所述方法包括：
将所述基片暴露于电解液浴中，以用由下至上的技术将金属(207)非保形地沉积在所述图案化区域(210)中；
在所述图案化区域(210)和所述未图案化区域(206)之上形成过量金属层；
控制所述过量金属层的形成过程的至少一个过程参数，以根据所获得的所述过量金属层的表面粗糙程度与化学机械抛光过程特征之间的关系，来调整所述过量金属层的表面粗糙程度；以及
通过化学机械抛光去除所述过量金属层。
2.如权利要求1所述的方法，其中，所述过量金属层形成在所述电解液浴中，并且所述至少一个过程参数代表平滑剂的浓度，所述平滑剂影响形成在所述电解液浴中的金属层的表面质量。
3.如权利要求1所述的方法，其中，所述电解液浴是配置作为电镀用的浴液。
4.如权利要求1所述的方法，其中，通过化学机械抛光去除所述过量金属层包括使用终点检测信号。
5.如权利要求4所述的方法，进一步包括将与所述基片相同的第二基片暴露于所述电解液浴中，以用由下至上的技术将金属非保形地沉积在所述第二基片的图案化区域中；
在所述第二基片的图案化区域和未图案化区域之上形成过量金属层；以及
依据所述终点检测信号，控制所述第二基片的所述过量金属层的形成过程的至少一个过程参数，以调整所述第二基片的所述过量金属层的表面粗糙程度。
6.如权利要求5所述的方法，其中，所述终点检测信号的斜率的陡度用于控制所述至少一个过程参数。
7.如权利要求1所述的方法，其中，所述金属包括铜。
8.一种形成半导体器件的金属化层的方法，所述方法包括：
提供具有形成在其上的介电层(202)的基片(201)，所述介电层(202)具有第一区域和第二区域，所述第一区域包含欲用金属填充的通孔和沟槽，所述第二区域没有欲用金属填充的沟槽和通孔；
将所述基片暴露于电解液浴中，以填充所述第一区域中的所述通孔和沟槽，并在所述第一区域和第二区域之上形成过量金属层，其中，将至少所述第二区域的表面粗糙程度调整至50至400纳米的范围内；以及
通过化学机械抛光去除所述过量金属层，其中，在所述化学机械抛光过程期间，至少位于所述第二区域之上的所述金属层的所述表面粗糙程度促进了至少所述第二区域之上的所述过量金属层的去除。
9.如权利要求8所述的方法，进一步包括在所述基片的所述化学机械抛光期间产生终点检测信号，并依据所述终点检测信号停止所述化学机械抛光。
10.如权利要求8所述的方法，其中，通过在将所述基片暴露于电解液浴期间控制至少一个过程参数，来调整所述表面粗糙程度。
11.如权利要求8所述的方法，其中，所述至少一个过程参数代表平滑剂的浓度，所述平滑剂影响形成在所述电解液浴中的金属层的表面质量。
12.如权利要求9或10所述的方法，进一步包括建立所述表面粗糙程度和所述终点检测信号之间的关系。
13.如权利要求12所述的方法，进一步包括通过将第二基片暴露于所述电解液浴而加工和所述基片相同的第二基片，其中，依据所述表面粗糙程度和所述终点检测信号之间的所述关系来调整所述第二基片的第二区域的表面粗糙程度。
14.一种改善CMP过程的均匀性的方法，包括：
确定形成在电介质之上的金属层(207)的表面粗糙程度，所述电介质包含图案化区域(210)和未图案化区域(206)；
通过化学机械抛光去除所述金属层(207)的一部分，以暴露所述图案化区域和未图案化区域中的所述电介质；
监控完全清除所述图案化区域和未图案化区域的抛光时间；以及
将所监控的抛光时间与所确定的表面粗糙程度相关联，以确定导致抛光时间减少的表面粗糙程度。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10319135A DE10319135B4 (de) | 2003-04-28 | 2003-04-28 | Verfahren zum Elektroplattieren von Kupfer über einer strukturierten dielektrischen Schicht, um die Prozess-Gleichförmigkeit eines nachfolgenden CMP-Prozesses zu verbessern |
| DE10319135.6 | 2003-04-28 | ||
| US10/666,195 | 2003-09-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1771594A CN1771594A (zh) | 2006-05-10 |
| CN100546014C true CN100546014C (zh) | 2009-09-30 |
Family
ID=33185714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003801102869A Expired - Fee Related CN100546014C (zh) | 2003-04-28 | 2003-12-22 | 沉积金属、形成金属化层和改善cmp过程的均匀性的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6958247B2 (zh) |
| CN (1) | CN100546014C (zh) |
| DE (1) | DE10319135B4 (zh) |
| TW (1) | TWI335621B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7192495B1 (en) * | 2003-08-29 | 2007-03-20 | Micron Technology, Inc. | Intermediate anneal for metal deposition |
| US20080122089A1 (en) * | 2006-11-08 | 2008-05-29 | Toshiba America Electronic Components, Inc. | Interconnect structure with line resistance dispersion |
| US9177917B2 (en) * | 2010-08-20 | 2015-11-03 | Micron Technology, Inc. | Semiconductor constructions |
| JP5941763B2 (ja) * | 2012-06-15 | 2016-06-29 | 株式会社荏原製作所 | 研磨方法 |
| US9633962B2 (en) | 2013-10-08 | 2017-04-25 | Globalfoundries Inc. | Plug via formation with grid features in the passivation layer |
| CN103745966B (zh) * | 2014-01-23 | 2016-04-13 | 无锡江南计算技术研究所 | 封装基板表层铜柱电镀的辅助图形结构 |
| US9287183B1 (en) * | 2015-03-31 | 2016-03-15 | Lam Research Corporation | Using electroless deposition as a metrology tool to highlight contamination, residue, and incomplete via etch |
| US10794679B2 (en) | 2016-06-29 | 2020-10-06 | Corning Incorporated | Method and system for measuring geometric parameters of through holes |
| US11078112B2 (en) | 2017-05-25 | 2021-08-03 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
| US10580725B2 (en) * | 2017-05-25 | 2020-03-03 | Corning Incorporated | Articles having vias with geometry attributes and methods for fabricating the same |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5232575A (en) * | 1990-07-26 | 1993-08-03 | Mcgean-Rohco, Inc. | Polymeric leveling additive for acid electroplating baths |
| US6793796B2 (en) * | 1998-10-26 | 2004-09-21 | Novellus Systems, Inc. | Electroplating process for avoiding defects in metal features of integrated circuit devices |
| US6444110B2 (en) * | 1999-05-17 | 2002-09-03 | Shipley Company, L.L.C. | Electrolytic copper plating method |
| US6179691B1 (en) | 1999-08-06 | 2001-01-30 | Taiwan Semiconductor Manufacturing Company | Method for endpoint detection for copper CMP |
| US6350364B1 (en) * | 2000-02-18 | 2002-02-26 | Taiwan Semiconductor Manufacturing Company | Method for improvement of planarity of electroplated copper |
| US6346479B1 (en) * | 2000-06-14 | 2002-02-12 | Advanced Micro Devices, Inc. | Method of manufacturing a semiconductor device having copper interconnects |
| US6746589B2 (en) | 2000-09-20 | 2004-06-08 | Ebara Corporation | Plating method and plating apparatus |
| US6943112B2 (en) * | 2002-07-22 | 2005-09-13 | Asm Nutool, Inc. | Defect-free thin and planar film processing |
| US6863795B2 (en) | 2001-03-23 | 2005-03-08 | Interuniversitair Microelektronica Centrum (Imec) | Multi-step method for metal deposition |
| US20020195351A1 (en) * | 2001-04-12 | 2002-12-26 | Chang Chun Plastics Co., Ltd. | Copper electroplating composition for integrated circuit interconnection |
| TW584899B (en) * | 2001-07-20 | 2004-04-21 | Nutool Inc | Planar metal electroprocessing |
| WO2003014720A1 (en) * | 2001-08-09 | 2003-02-20 | Advanced Technology Materials, Inc. | Interference correction of additives concentration measurements in metal electroplating solutions |
| US20030162399A1 (en) * | 2002-02-22 | 2003-08-28 | University Of Florida | Method, composition and apparatus for tunable selectivity during chemical mechanical polishing of metallic structures |
| DE10223957B4 (de) * | 2002-05-31 | 2006-12-21 | Advanced Micro Devices, Inc., Sunnyvale | Ein verbessertes Verfahren zum Elektroplattieren von Kupfer auf einer strukturierten dielektrischen Schicht |
| US20040094511A1 (en) * | 2002-11-20 | 2004-05-20 | International Business Machines Corporation | Method of forming planar Cu interconnects without chemical mechanical polishing |
-
2003
- 2003-04-28 DE DE10319135A patent/DE10319135B4/de not_active Expired - Fee Related
- 2003-09-19 US US10/666,195 patent/US6958247B2/en not_active Expired - Fee Related
- 2003-12-22 CN CNB2003801102869A patent/CN100546014C/zh not_active Expired - Fee Related
-
2004
- 2004-02-18 TW TW093103877A patent/TWI335621B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TWI335621B (en) | 2011-01-01 |
| DE10319135A1 (de) | 2004-11-25 |
| US6958247B2 (en) | 2005-10-25 |
| CN1771594A (zh) | 2006-05-10 |
| US20040214423A1 (en) | 2004-10-28 |
| DE10319135B4 (de) | 2006-07-27 |
| TW200423242A (en) | 2004-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9530653B2 (en) | High speed electroplating metallic conductors | |
| US6867136B2 (en) | Method for electrochemically processing a workpiece | |
| JP4049978B2 (ja) | メッキを用いた金属配線形成方法 | |
| US6946066B2 (en) | Multi step electrodeposition process for reducing defects and minimizing film thickness | |
| US6440289B1 (en) | Method for improving seed layer electroplating for semiconductor | |
| US20060252254A1 (en) | Filling deep and wide openings with defect-free conductor | |
| TW200421546A (en) | Defect-free thin and planar film processing | |
| CN100546014C (zh) | 沉积金属、形成金属化层和改善cmp过程的均匀性的方法 | |
| US20090283413A1 (en) | Electrolytic plating method and semiconductor device manufacturing method | |
| JP3967879B2 (ja) | 銅めっき液及びそれを用いた半導体集積回路装置の製造方法 | |
| CN104347481A (zh) | 金属镀层处理方法 | |
| KR100559041B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| US20050095854A1 (en) | Methods for depositing high yield and low defect density conductive films in damascene structures | |
| KR101136139B1 (ko) | 후속 ｃｍｐ 공정의 공정 균일성 개선을 위한 패턴화된유전층에 대한 구리 전기도금 방법 | |
| KR100396878B1 (ko) | 도금을 이용한 금속배선 형성방법 및 그에 따라 제조된반도체 소자 | |
| KR100788352B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
| JP2005079156A (ja) | 配線形成方法 | |
| US7257893B2 (en) | Efficient wafer processing technology | |
| KR20050045271A (ko) | 선택적 도금 공정을 이용한 금속패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: GLOBALFOUNDRIES SEMICONDUCTORS CO., LTD Free format text: FORMER OWNER: ADVANCED MICRO DEVICES CORPORATION Effective date: 20100722 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA STATE, THE USA TO: GRAND CAYMAN ISLAND, BRITISH CAYMAN ISLANDS |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20100722 Address after: Grand Cayman, Cayman Islands Patentee after: Globalfoundries Semiconductor Inc. Address before: American California Patentee before: Advanced Micro Devices Inc. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090930 Termination date: 20181222 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |