TWI314359B - Vertical anti-blooming control and cross-talk reduction for imagers - Google Patents

Vertical anti-blooming control and cross-talk reduction for imagers Download PDF

Info

Publication number
TWI314359B
TWI314359B TW095131464A TW95131464A TWI314359B TW I314359 B TWI314359 B TW I314359B TW 095131464 A TW095131464 A TW 095131464A TW 95131464 A TW95131464 A TW 95131464A TW I314359 B TWI314359 B TW I314359B
Authority
TW
Taiwan
Prior art keywords
substrate
imager
layer
doped
doped region
Prior art date
Application number
TW095131464A
Other languages
English (en)
Other versions
TW200715545A (en
Inventor
Frederick T Brady
Richard A Mauritzson
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200715545A publication Critical patent/TW200715545A/zh
Application granted granted Critical
Publication of TWI314359B publication Critical patent/TWI314359B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

.1314359 ’ 九、發明說明： 【發明所屬之技術領域】 本發明一般而言係關於成像裝置及用於形成一成像像素 單元之製造方法。 ' 【先前技術】 包含電荷耦合裝置（CCD)及互補金屬氧化物半導體 (CMOS)之固態成像器裝置普遍用於影像應用。 成像器裝置在單晶片上之像素陣列中通常含有成千上萬 個像素單元。像素單元將光轉換為電信號，然後可儲存該 信號且藉由諸如處理器之電子裝置回叫該信號。可回叫該 等已儲存之電信號以於（例如）電腦屏幕或可印刷媒體上產 生影像。 例示性CMOS成像電路、其處理步驟以及成像電路之多 種CMOS元件的功能之具體描述係描述於（例如）美國專利 第M40,630號、美國專利第6,376,868號、美國專利第 φ 6,3 10,366號、美國專利第6,326,652號、’美國專利第 6,204,524號以及美國專利第6,333,2〇5號中，每一專利均讓 渡至Micron Technology，inc。上述專利中之每一者的揭示 内谷均以全文引用之方式併入本文中。 固態成像器裝置通常具有一含有光感測器之像素單元的 陣列’其中¥聚焦一影像於該陣列上時，每一像素單元產 生一與射到彼元件上之光線的強度相當之信號。接著，此 等信號可用於（例如）在監視器上顯示一相應影像，或另外 用於提供有關光、學影像之資訊。該等光感測器通常為光 114189.doc .1314359 閉光電曰曰體、光電導體或光電二極體，其中光感< 傳導性與射到該光感測器上之光線的強度相當。因此，每 像素單兀所產生之信號的量值與射到光感測器上之光線 的量成比例。 CMOS主動像素感測器（Aps)固態成像裝置描述於（例如） 上述專利中。此等成像裝置包含以列及行排列的像素單元 之-陣列°亥等像素單元將光能轉換成電信號。每一像素
包含-光㈣ϋ及—或多個主動電晶體。該等電晶體通常 提供擴大、讀出控制及重設控制，此外自該單元中產生電 信號輸出。 虽CCD技術具有廣泛用途日夺，cm〇s成像器愈來愈多地 作為低成本成像裝置使用。—CM〇s成像器電路包含像素 單元之焦、平面陣列，該等單元中之每一者包含一用於在 基板之-部分上積聚光生電荷之光轉換裝置，例如光閉、 ，電導體、光電晶體或光電二極體。將-讀出電路連接至 母一像素單7L且其包含至少一個輸出電晶體，該讀出電路 自-摻雜擴散區接收光生電荷且產生—經由像素存取電晶 體週期性讀出之輸出信號。成像器可視情況包含一用於將 電荷自光轉換裝置傳輸至擴散區之電晶體’或可將擴散區 直接連接於光轉換褒置或成為光轉換裝置的_部分。在擴 散區接收光轉換電荷之前’ $常亦提供一電晶體以將擴散 區重設為一預定電荷等級。 在- CMOS成像n中’像素單元之主動元件執行下列必 要功月b . (1)將光子轉換為電⑺積聚影像電❺；⑺將 114189.doc 1314359 ，荷傳輸至浮動擴散區，伴隨電荷放大；⑷重設該浮動擴 放區至一已知狀態；（5)選擇用於讀出之像素單元丨以及 (6)輸出並擴大表示像素單元電荷之信號。#光電荷自初始 電荷積聚區移動至浮動擴散區時，可將光電荷放大。位於 洋動擴散區之電荷通常藉由源極跟隨器輸出電晶體轉換為 —像素輸出電壓。 為了制色彩’必須分離並收集入射光之光譜組分。位 於成像器晶片頂端之吸收性彩色濾光片陣列(cfa)可用於 例如CCD或CMOS成像器之固態影像感測器中的色彩谓 測。在-典型CFA設計中’成像器之每一單獨光感測器的 彩色滤光片僅允許-窄光譜帶（紅、綠或藍光）通過，且吸 收剩餘的光子能量。 每-像素單元接收可經由_或多個微透鏡聚焦之光線。 CMOS成像ϋ上之微透鏡有助於提高光學效率且降低像 單元之間的光學串擾。像素單元的尺寸降低使得更多像素 皁…特殊像素單元陣列排列，因此增加該陣列之解析 率。在-形成微透鏡之過程中，每一微透 單元之尺寸有關。因此，當像辛單+ ρ ^@ ^像素 田1豕京早凡尺寸降低時， 透鏡之半徑亦降低。 诚 電串擾亦為成像裝置之問題。當經由一鄰近或鄰 素收集來自一像辛之弁吐逮《 — ± 像 像素之先生電何時，發生電串擾。舉例而 言’在紅像素下於㈣產生之電子，而非擴散至 光電二極體收集之電子，可 、，色 电卞J具有一有效側向分量， 近之綠色光電二極體收集。 ^ 114189.doc Ί314359 。串擾在所產生之成像器中可引起不合需要之結果。當成 像器陣列中之像素單元的密度增加 ： =降低時’該等不合需要的結果可變得更 ，、早兀尺寸亦使仔母—像素單元之光感測器上的人射 焦曰益困難，加重串擾。 Λ
與固態成像器所產生之影像相比，串擾可顯示為影像模 糊或縮減。本質上，影像感測器陣列中之串擾使得空間解 析率降低’降低了總敏感度，引起了色彩混合且導致了色 彩修正後之影像雜訊上所4# #素單元及裝置尺寸 降低時，影像退化可變得更加顯著。 ' 習知成像器裝置中之另一問題為模糊或飽和。當過多光 :撞擊-特定像素單it，且所產生之電子溢出i鄰近像素 單元中時，會發生模糊，其人工地增加彼等像素單元之電 子數。 與習知成像器像素單兀有關之另一普遍問題為暗電流， 亦即在無光線情況下作為光轉換裝置信號產生之電流。暗 電流可由多種不同因素引起’該等因素包含光感測器接合 點滲漏、沿隔離邊緣之滲漏、電晶體次臨限滲漏、汲極二 發能障衰退滲漏、閘極誘發汲極滲漏、缺陷輔助穿隧以及 像素單元製造缺陷。 因此，需要具有降低之串擾、降低之模糊以及減小的暗 電流之成像器裝置。亦需要製造及操作此類像素之簡單方 法。 【發明内容】 ' 114189.doc 10· • 1314359 本發明提供一種用於降低電彩色串擾之成像器方法及裝 置。本發明亦降低過剩電子之模糊，且降低暗電流。 本發明提供一種在基板上具有一内埋摻雜區之成像器裝 置，該摻雜區較佳為一 n+摻雜區，其收集過剩電子且因此 降低串擾，降低過剩電子之模糊且降低暗電流。 根據以下說明本發明之較佳實施例的具體描述及圖式可 清楚瞭解本發明之額外優勢及特徵。
【實施方式】 在以下具體描述中’參考附圖’其構成本文之一部分且 藉由說明而顯示其中可實施本發明之具體實施例。此等實 施例以足以使得熟習此項技術者能實施本發明之細節描 述且應瞭解亦可利用其他實施例，且在不背離本發明之 精神及料的情況下可進行結構、邏輯以及電學改變。所 述處理步驟之進程為本發明之例示性實施例；然' 而，除了 必需以m序發生之步驟以外，步驟之次序不應限於 本文所提出之次序且可如此項技術中已知進行改變。 術语基板”應理解為包含任何基於半導體之結構。半導 體構應理解為包含矽、絕緣矽片⑺⑴)、矽藍寶石 (s〇s)、料、摻雜及未摻料導體、由—基極半導體基 礎支樓之遙_層，以及其他半導體及半導體結構。當在 以下描述中彔者某扣0主 " 夺可利用先前處理步驟在基極半導 體或基礎内或其上形成區域或接點。該半導體亦不需要由 矽形成，但可由其他半導體材料形成。 如本文所用之術語”像素 以及”像素單元"涉及一含有至 114189.doc 1314359 少一個光感測器之光元件單位單 早70以及用於將光子轉換為 Μ號之額外結構。為達成說明目的，在本文之圖式^ 述中說明單-代表性像素單元及其形成方式；然而，複： 個類像素單元之製造通常同時進行。因此，就限制意義而 言’不採用以下具體描述，且僅藉由附屬申請專利範圍來 界定本發明之範疇。
在一使用固定光電二極體作為光感測器之CMOS像素的 例示性環境内，提供本發明之以下描述；，然而，本發明不 限於在CMOS成像器中使用或在用@定光電三極體作為光 感測器之CMOS成像器中使用。在本發明中可使用任何類 型之光感測器，包含光電二極體、光閘以及其他光感裝 圖1展示根據本發明之一實施例的固態成像器20之一部 分的展開圖。固態成像器20包括複數個像素單元28，該等 像素單元在基板3 0内或其上形成且安排至列及行之陣列 中。基板30較佳為一p +基板。一第一 p_磊晶層31形成於p + 基板30上。在該第一 p_磊晶層31與一第二p_磊晶層41之間 形成一n+摻雜層33。應注意基板30亦可為一p-基板。在使 用P-基板之情形中，不需要第一p_磊晶層31。 像素陣列由一保護層24覆蓋，該保護層24對於成像器2〇 而吕充當一鈍化及平面化層。保護層24可為BPSG、PSG、 BSG、二氧化矽、氮化矽、聚酿亞胺層或其他熟知透光絕 緣體之層。 ， 一彩色濾光片層100形成於鈍化層24上。彩色濾光片層 114189.doc 12· 、1314359 , 紅色監色及綠色敏感元件之陣列，該等元件可 二夹國專利第6,783，_號及第3,971，Q65號所财以一般熟 員技術者理解之模式排列，該等專利以引用之方式併 入本文中。 —圖=巾亦料-微透鏡7()形成於每—像素單元上。形成 广U透鏡70以致其焦點集中在相應像素單元中之感光元 牛 I" 分隔層25亦形成於微透鏡7〇及彩色濾光片層1 〇〇 下方。調整分隔層25之厚度以致該感光元件位於透過透鏡 70之光線的焦點處。 如圓I所示，P_磊晶層31形成於像素單元陣列之P+基板 30^。一 n+區33形成於ρ·磊晶層31中。在圖丄中，n+區μ ’員丁為在整個像素單兀陣列下方形成。當區形成於隔 離區64(圖3)下方時，陣列可.良好接地且紅色量子效率之降 低有所減》。圖3展示形成於隔離區64下方之n+區。應瞭 解’當n+區33形成於遍及像素感測器陣列之隔離區以下方 時，n+區33將形成遍及像素陣列之柵袼。在整個像素單元 陣歹J (圖1)下方形成n+區33會提供降低串擾之優點且使得 處理更容易。在圖⑴中’ n+區33圖案化且並未顯著延伸 像素陣列之外側。 人n+區33在操作中可正向偏愿。在操作中，n+區33較佳在 介於0.5 V及Vdd之間的正電壓下偏麼。當…㈣正向偏壓 時’在n+區33内收集位於n，33下方之基板上所形成之暗 。電流電子，且在其到達光感測器34之前清除之。將光感= 器34之間的光子所產生之電子或彼等產生於基板深處：大 i I4189.doc -13-
I 1314359 p刀傾向於加重串擾之♦工认 降低串擡。介 ’子於η區33中收集並清除，因此 亦可將像素模糊電子收集於!!+區33中。 麵合：=周㈣路/邏輯電路中的不良基板電阻或寄生 鋒 下，一圖案化η+區33(如圖1所示在陣列中持 '，’只’或如圖3所示在像+ 素 上所論述之優勢（意 降低串擾、模糊及暗電流）。 34=至:所示’每一像素感測器單元含有-光感測器 可為一光電二極體、光閑或其類似物。圖 描述二固定光電二極體光感測㈣。當入射輕射⑻ 、子之形式穿過彩色濾光片層10〇且撞擊光感測器34 y、光生電子積聚於㈣區36中…傳輸電晶體仏位於與 光感測器34鄰接處且具有源極區及汲極區36、40，以及一 藉由傳輸控制信號TX控制之閘極堆疊。⑽區40亦稱為 序動擴散區’且其儲存自光感測器34接收之電荷。將音亥等 電荷施加於源極跟隨器電晶體44之問極，且轉換為到行選 擇電晶體46之輸出信號，該信號接著輸出至讀出電路48以 及輸出至陣列行線。—重設電晶體5〇包括摻雜區糾、W以 及閑極堆疊54’其受—重設控制信號咖控制，該信號 RST僅在信號讀出之前運作以重設浮動擴散區扣至一預定 初始電壓。像素感測器單元28之上述元件的形成及功能之 細節可見於（例如）美國專利第6,376,868號及第6,333,2〇5號 中，該等專利之揭示内容以引用之方式併入本文中。 如圖1及3所示，傳輸42及重設54電晶體之閑極堆疊仏、 54包含一位於P-磊晶層41上之二氧化矽或氮化矽閘極介電 I14189.doc -14 - -1314359 56。摻雜多晶矽、鎢或其他適合材料之傳導層“形成於絕 緣層56上，且其經由（例如）二氧化矽、氮化矽或〇n〇(氧化 物-氮化物-氧化物）之絕緣頂蓋層6〇覆蓋。必要時，可在多 曰曰夕層58與頂蓋層6〇之間使用石夕化物層59。絕緣側壁亦 形成於閘極堆疊42、54之側面。此等側壁62可由（例如）二 氧化矽、氮化矽或0N0形成。像素感測器單元28周圍之場 氧化隔離層64用於使其與陣列中之其他像素單元隔離。ρ_
井或Ρ-型植入區65在陣列中之像素單元之間提供額外隔 離。傳輸電晶體42係可選擇的，在此情況下，將擴散區％ 與40連接在一起。 上文參考圖1-3所描述之成像器裝置2〇係藉由如下所述 以及在圖4_9中所說明之方法製造。現參看圖4,展示一基 板30，忒基板3〇可為任何類型之上述基板。基板％較佳為 一 Ρ +基板。應瞭解基板3〇亦可由—ρ_材料形成。若基板^ 由一 Ρ-材料形成’則在根據本發明之方法中可省略以上論 述之Ρ-磊晶層31。 裝 現麥看囷5，其展示了在處 ,^ w工〜疋 少丨白仅甲很據圖4之 置:其中基板30為一 ρ +材料，ρ_蟲晶層31在基板上生 長。藉由增加一雜質元素（諸如比半導體材料少-個價電 子之侧）使仔ρ-蟲晶層31可導電以形成—型材料。晶 層31可由諸如四氯化石夕或我之標準材料形成。較佳地， ρ-蟲晶層3 1由矽烷形成。 使P蟲a日層31生長以在p +基板3〇以及蟲晶層η之間形 成一過渡14晶層31可以任何用於使單晶秒生長之方法 II4l89.doc 15 Ί314359 生長。蟲晶層之厚度為約〇.〇5 約 0.5 μιη至約 1.5 μιη。 μηΊ至約5.〇 ，較佳為
此外，使用適當的清潔技術，可將光阻層37在無氧化物層 35的情況下直接施用至ρ_磊晶層3 1。 現參看圖6,其展示了在處理之進一步階段中根據圖5之 裝置。氧化物層35沈積於卜蟲晶層31之上。藉由諸如化學 氣相沈積或熱氧化之習知方法在卜磊晶層31上形成氧化物 以卜- 方法為藉由在高溫下於氧 Μ暴露P1¾層;31之表面而進行熱氧化。氧化物層邱 佳地具有約20埃至約500埃之厚度。 現參看圖7’其展示了在處理之進一步階段中根據圖仏 基板。用光阻層37將氧化物層35圖案化且蝕刻之以形成開 口 39 ^為形成開口 39而移除之氧化物層35的部分係藉由氧 化物層35之習知光阻圖案化及蝕刻而移除。應注意，光阻 層37下方之氧化物層35係預防晶圓光阻污染之較佳途徑。 氧化物層3 5可由諸如氮也物或όνο之任何適合材料形成。 現參看圖8，其展示了在處理之進一步階段中根據圖7之 基板η+摻雜區33形成於ρ-磊晶層3 1中。η+摻雜區33係藉 由植入摻雜劑至Ρ-磊晶層3 1内而形成。藉由習知方法，較 佳稭由離子摻雜，用彳參雜劑摻雜η+摻雜區33。將該等摻雜 ^ 乂、、々1 Χ 1 〇個離子/cm2至約1 X 1018個離子/cm2之換雜劑濃 度、較佳以約1χ1〇13個離子/cm2至約lx】〇15個離子/cm2之摻 雜劑濃度植入n+摻雜區33中。n +摻雜區33可摻雜任何適合 之播雜劑’該掺雜劑所含材料例如含有磷或砷中之一或多 114189.doc -16- -1314359 者的材料。在一較佳實摊 33較佳在約…至約50MeV:=“摻雜區 摻雜摻雜劑。庳理組 . Λ、藉由離子植入而 數而改變、雜劑濃度及電源將視多種物理參 敷而改邊’例如所植入的材 待移除材料之量以及其他因之處理階段、 入時對於後期處理及對準，有：限而定，在n+植 及蝕列® π 4·、4 有乂要在基板30之背面圖案化 ㈣準_33與成像11之像素陣列。 成像器uirrr、雖然未在时揭示）在以上論述之 且以引用之方式併入本文中。 ::述::::置有中倂™於熟習此項技術者係已知 見:看圖9’其展示了在處理之進—步階段中根據圖8之 :反石°經由習知方法剝離光阻層37及氧化物層35。使一第 P絲曰:層41在P-磊晶層31上生長。P-磊晶層41可以任何 用於使單日日♦生長之方法生長。p_蟲晶層41之厚度為約〇5 _至約心_，較佳為約2 5 _至約4 g师。μ日曰日層q 以約1 Χ 1 01 °個離子/cm2至約1 χ 1 〇2°個離子/cm2之摻雜劑濃度 推雜’較佳以約1XJ 014個離子/⑽2至約1 X 1 015個離子/cm2之 抬雜蜊’辰度摻雜。ρ·磊晶層41可摻雜任何適合之摻雜劑， °亥摻雜劑所含材―例b含棚之材料。 根據圖9中說明之生成結構，藉由標準成像器處理形成 成像器裝置。圖1至3說明一例示性成像器。例示性 114189.doc -17- 1314359 CMOS成像電路、其處理步驟以及成像電路之各種CM〇s 元件的功能之具體描述係揭示於（例如）美國專利第 6，140,630 號、第 6,376,868 號、第 6,3 10,366 號、第 6,326,652號、第6,204,524號及第6,333,205號中，該等專 利中之每一者均讓渡至Micron Technology，lnc。 雖然已參照一 CMOS成像器裝置描述該等方法，但應理 解該方法亦可用於其他類型之成像器的像素單元，例如用 於CCD成像器。因此，如上所述而形成之像素單元可用於 CCD成像感測器以及CMOS成像感測器。 n+摻雜層33藉由收集成像裝置中之過剩電子而降低串 擾、模糊以及暗電流。如下所論述，可將n+摻雜層33正向 偏壓以輔助成像裝置中之電子收集。藉由用於使一區域偏 壓之熟知技術可完成該區域之偏壓。 圖1 0說明一例示性成像器2〇〇，其可利用本發明之任何 實施例。成像器200具有一像素陣列205，參照圖ι·.9，像 素陣列205包括如上所述而建構之像素單元。藉由一響應 列位址解碼器220之列驅動器21〇選擇性啟動列線。在成像 器200中亦包含一行驅動器26〇以及行位址解碼器27〇。成 像器200藉由定時及控制電路25〇操作’該電路控制位址解 碼器220、270。控制電路250亦控制列及行驅動器電路 210 、 260 。 ， 與行驅動器260結合之取樣與保持（S/H)電路261讀出用 於所選像素單元之像素重設信號Vrst以及像素成像信號 Vs〗g。對於每一像素而言，差動信號（Vrst_Vsig)由差動放
I ’I4189.doc •18. 1314359 明，但吾人不難瞭解本發明並不限於此等所揭示之實施 例相反’本發明可結合上文未揭示之多種變更、變化、 ^戈或等效排列進行修正，但㈣變更與本發明之精神及 M — 應瞭解本發明並不限於上述描述，作僅 限於所附申請專利範圍之範疇。 【圖式簡單說明】
後::次明一成像器像素單元之橫剖面示意圖’該成像器 。早元具有根據本發明之例示性實施例建構的内埋摻雜 區。 圖2為圖1之成像器像素單元之代表圖。 。兒月《像窃像素單元之橫剖面示意圖，該成像器 像素單兀具有根據本發明之例示性實施例建構的位於隔離 區下方之内埋摻雜區p 圖4說明一车道触η m 體曰曰圓之橫剖面圖，該半導體晶圓經歷 康本發月之例示性實施例形成一内埋摻雜區的過程。 圖5 5兒明在圖4所示處理階段之後續處理階段中的圖4之 半導體晶圓。 圖6 6兒明在圖5所示處理階段之後續處理階段中的圖4之 半導體晶圓。 圖7 °兒明在圖6所示處理階段之後續處理階段中的圖4之 半導體晶圓。 圖8說明左勵7 ^ 圖7所示處理階段之後續處理階段中的圖4之 半導體晶圓。 圖9說明在圖R _ 闻8所示處理階段之後續處理階段中的圖4之 114189.doc •20 · • 1314359 半導體晶圓。 圖1 〇展示一根據本發明之實施例建構的成像器。 圖11說明一具有根據本發明之例示性實施例的成像器之 成像系統。 【主要元件符號說明】 20 固態成像器 24 保護層 25 分隔層
28 像素單元/像素感測器單元 30 基板/p -基板/p +基板 31 p-蟲晶層 3 3 n+#雜層/n+區/n+換雜區 34 光感測器 3 5 氧化物層 3 6 推雜區/源波區/擴散區 37 光阻層 39 開口 40 >及極區/接雜區/擴散區 41 p-蟲晶層 42 傳輸電晶體/閘極堆疊 44 源極跟隨器電晶體 46 行選擇電晶體 48 讀出電路 50 重設電晶體 114189.doc ‘1314359 52 摻雜區 54 閘極堆疊/重設電晶體 56 閘極介電/絕緣層 58 傳導層/多晶矽層 59 矽化物層 60 絕緣頂蓋層/頂蓋層 62 絕緣側壁 64 隔離區/場氧化隔離層 65 p -型植入區/ P -井植入區 70 微透鏡 100 彩色濾光片層 101 入射光 200 成像器 205 像素陣列 210 列驅動器/列驅動器電路 220 列位址解碼器 250 控制電路 260 行驅動器/行驅動器電路 261 取樣與保持（S/Η)電路 262 差動放大器（AMP) 270 行位址解碼器 275 類比數位轉換器 280 影像處理器 300 例示性處理器系統/電腦系統 114189.doc -22 .1314359
344 中央處理單元（CPU)/中央處理單元/CPU 346 輸入/輸出（I/O)裝置 348 隨機存取記憶體（RAM) 352 匯流排 356 壓縮光碟（CD)ROM驅動機/CD ROM驅動機 358 快閃記憶體 454 軟式磁碟驅動機/磁碟驅動機 114189.doc -23 -

Claims (1)

  1. .13 14參55131464號專利申請案 p年5月》曰修(更)正本 中文申請專利範圍替換本(98年5月 十、申請專利範圍： ， 1. 一種成像器，其包括： 具有帛j專導型式之基板，該基板具有一第一摻 雜劑濃度等級； -形成於該基板上的具有一第一傳導型式之蟲晶層， 該磊晶層具有一第二摻雜劑濃度等級； 具有帛—傳導型式之摻雜區’該摻雜區形成於該 • 磊晶層之至少一部分中；及 一像素感測器單元陣列，續瞌而丨& k 1 干』忒陣列包括形成於該磊晶層 之一第一表面上的複數個像素單元； 其中該摻雜區係在該像素單元陣列之下方形成，以沿 著該蟲晶層之一部份連續延伸。 2_如請求…之成像器，其中該基板經摻雜為一 ρ+傳導型 式。
    3. 如請求項！之成像器，其中該蟲晶層經推雜為一 ρ•傳導型 式。 4. 如請求項3之成像器，其中該摻雜區經摻雜為— 型式。 5. 如請求項4之成像器’其中該摻雜區具有一約ΐχΐ〇丨。個離 子/cm2至約ΐχΐ〇ΐ8個離子/cm2之摻雜劑濃度。 6. 如請求項4之成像器，其中該摻雜區具有一 子/cm2至約1 X 1 〇〗5個離子/cm2之摻雜劑濃度 約1 X 1 〇13個離 8. 如請求項1之成像器’其中該成像器為— CM〇s成像器 如請求項1之成像器，其中該成像器為一CCD成像器。 114189-980522.doc *1314359 —種成像器，其包括： 該基板具有一第一摻 一具有一第一傳導型式之基板 雜劑濃度等級； 一形成於該基板上的具;w ^ 〃丹负第一傳導型式之第一磊晶 ，該第-磊晶層具有一第二摻雜劑濃度等級； 具有-第—傳導型式之摻雜區，該摻雜區形成於該 弟一磊晶層之至少一部分中；
    -形成於該第-蟲晶層上的具有一第一傳導型式之第 -蟲晶層，該第二蟲晶層具有一第三摻雜劑濃度等級；及 曰-像素感測器單元陣列，該陣列包括形成於該第二蟲 晶層之一第一表面上的複數個像素單元； “其中該摻雜區係在該像素單元陣列之下方形成，以沿 著該第一磊晶層之一部份連續延伸。 10·如請求項9之成像器，其中該基板經摻雜為一 ρ+傳導型 式0 « 11.如請求項9之成像器，其中該第一及該第二遙晶層均經 摻雜為一 Ρ-傳導型式。 如咕求項9之成像器，其中該摻雜區經摻雜為一 Ν+傳導 型式。 U.如凊求項12之成像器，其中該摻雜區具有一約lxl〇10個 離子/cm2至約丨X丨〇丨8個離子/cm2之摻雜劑濃度。 如請求項12之成像器，其中該摻雜區具有一約IxlO〗3個 離子/cm2至約lxl0i5個離子/cm2之摻雜劑濃度。 15.如請求項9之成像器，其中該成像器為一cM〇s成像器。 114189-980522.doc 1314359 16. 如請求項9之成像器，其中該成像器為 17. —種成像器，其包括： 一 CCD成像器 〇 該基板具有一第一推 一具有一第一傳導型式之基板 雜劑濃度等級； -具有-第二傳導型式之摻雜區，該摻雜區形成於該 基板層的至少一部分中； > 一形成於該基板上的具有—第—傳導型式之蟲晶層， 該磊晶層具有一第二掺雜劑濃度等級；及 一像素感測器單it陣列，該陣列包括形成於該遙晶層 之一第一表面上的複數個像素單元； 其中該摻雜區係在該像素單元陣列之下方形成，以沿 著該基板之一部份連續延伸。 18. 如請求項17之成像器，其中該基板及該磊晶層均經摻雜 為一 傳導型式。 19. 如知求項17之成像器，其中該摻雜區經摻雜為一 傳導 型式。 20. 如請求項19之成像器，其中該摻雜區具有一約ΐχΐ〇!3個 離子/cm2至約lxlO15個離子/cm2之摻雜劑濃度。 21. 如請求項17之成像器，其中該成像器為一 cM〇s成像 器。 22. 如請求項17之成像器，其中該成像器為—ccd成像器。 23. —種處理器系統，其包括： 一具有一第一傳導型式之基板，該基板具有一第一摻 雜劑濃度等級； H4189-980522.doc .1314359 一形成於該基板上的具有一第一傳導型式之磊晶層， '該磊晶層具有一第二摻雜劑濃度等級； • 八有第一傳導型式之摻雜區，該摻雜區形成於該 蟲晶層的至少一部分中； 像素感測器單凡陣列，該陣列包括形成於該蟲晶層 之一第一表面上的複數個像素單元；及 一用於接收及處理代表影像的資料之處理器； #中該摻雜區係在該像素單元陣列之下方沿著該基板 之一部份連續形成。 其中該等陣列及該處理器形 其中該基板經摻雜為一 P +傳 其中該磊晶層經摻雜為一 p_ 其中該掺雜區經摻雜為—N + 24·如請求項23之處理器系統 成於一單一基板上。 25_如請求項23之處理器系統 導型式。 26.如請求項23之處理器系統 傳導型式。 鲁 27.如請求項26之處理器系統 傳導型式。 28. 如請求項27之處理器系統，其中該摻雜區具 ΐχΐ〇13個離子W至約lx，個離子/cm2之推雜劑^ 29. —種處理器系統，其包括： 展又0 第一摻 一具有一第一傳導型式之基板，該基板具有〜 雜劑濃度等級； ^ 一形成於該基板上的具有一第一傳導型式之 層，該第一磊晶層具有一第二摻雜劑濃度等級. 114l89-980522.doc -4- -1314359 -石具有-第二傳導型式之摻雜區，該穆雜區形成於該 第一屋晶層的至少一部分中； 一形成於該第一磊晶層上的且 幻具有一第一傳導型式之第 一磊晶層，該第二磊晶層具有一 ^第二摻雜劑濃度等級； 一像素感測器單元陣列，哕鱼 平幻该陣列包括形成於該第二磊 s曰 層之一第一表面上的複數個像素單元；及 一用於接收及處理代表影像的資料之處理器； 〜其：該摻雜區係在該像素單元陣列之下方形成，以沿 者忒第一磊晶層之一部份連續延伸。 30.如請求項29之處理器系統，其 „ ^ 卉亥專陣列及該處理器形 成於一早一基板上。 其中該基板經掺雜為一Ρ+傳 其中該第-&該第二蟲晶層 其中該摻雜區經摻雜為一 Ν+ 3 1，如請求項29之處理器系統 導型式。 32. 如請求項29之處理器系統 均經捧雜為一 Ρ-傳導型式 33. 如請求項29之處理器系統 傳導型式。 34. 如請求項33之處理器系統，其中該捧雜區 1 X10丨3個離子/cm2至 、 ”’、 王灼1X10個離子/cm2之摻雜 35. 一㈣於形成-成像裝置之方法，該方法包括^度 提供-具有-第—傳導型式之基板，該基板 一摻雜劑濃度等級； “有一第 在該基板上形成_呈古 墙 m . 双具有一第一傳導型式的第θ 層’該第一磊晶層且士 物 Α 乐 站曰日 曰曰層具有一第二摻雜劑濃度等級； 114189-980522.doc -5- •1314359 中形成一具有一 在該第一磊晶層 區； 第二傳導型式的摻雜
    在該第 晶層， 形成一 層之一 -磊晶層上形成一具有一第一傳導型式之第二 該第二磊晶層具有-第三摻雜劑濃度等級；及— 像素感測n單元陣列’該陣列形成於該第二遙 上表面上； &
    其中該摻雜區係在該像素單元陣列之下方形成 著該第一磊晶層之一部份連續延伸。 以沿 36.如請求項35之方法’其中該摻雜區為藉由離子植入形成 之N+摻雜區。 如β求項3 6之方法，其中該摻雜區經钟摻雜。 如π求項35之方法，其中該基板具有一 ρ+傳導型式。 认如請求項35之方法，其中該第一及該第二蟲晶層均具有
    一 ρ-傳導型式。 40.如請求項39之方法，其中該第二遙晶層具有一約〇5 μιη 至約20.0 pm之厚度。 41. 如請求項35之方法，其中該第二磊晶層經硼掺雜。 42, —種用於形成一成像裝置之方法，該方法包括： 提供一具有一第一傳導型式之基板，該基板具有一第 一摻雜劑濃度等級； 在該基板中形成一具有一第二傳導型式之摻雜區； 在該基板上形成一具有一第一傳導型式之磊晶層，該 蠢晶層具有一第二摻雜劑濃度等級；及 形成一像素感測器單元陣列，該陣列形成於該磊晶層 114189-980522.doc • 6 - -1314359 之一上表面上； ’以沿 入形成 其中該摻雜區係在該像素單元陣列之下方形成 著該基板之一部份連續延伸。 43. 如請求項42之方法’其中該摻雜區為藉由離子植 之N+摻雜區。
    44. 如請求項43之方法， 45. 如請求項42之方法， 傳導型式。 其中該換雜區經石申摻雜。 其中該基板及該磊晶層均具有一p 46. 47. 48. 如請求項42之方法， 20.0 μηι之厚度。 如請求項46之方法， 如請求項1之方法， 之外側。 其中該磊晶層具有一約〇·5 μιη至約 其中該蟲晶層經蝴換雜。 其中該摻雜區並未延伸該像素陣列 如凊求項9之方法’其中該摻雜區並未延伸該像素陣列 之外側。 5〇·如句求項17之方法，其中該摻雜區並未延伸至該像素陣 列之外側。 51·如請求項23之方法，其中該摻雜區並未延伸至該像素陣 列之外側。 月求項29之方法’其中該摻雜區並未延伸至該像素陣 列之外側。 月长項3 5之方法，進一步包括圖案化該摻雜區以使得 其並未延伸至該像素陣列之外側。 54_如請求項42之方法，進一步包括圖案化該摻雜區以使得 其並未延伸至該像素陣列之外側。 114189-980522.doc L3 14·0 &9l 3’1464號專利申請案 中文圖式替換頁(98年5月） 厂-~ 泠年彡月》日修(更)正替換頁
    〇
    114189-980522-fig.doc -6- D Mi‘5Slil464號專利申請案 中文圖式替換頁(98年5月） 货年5月修(更)正替換頁
    300 344 354 356
    200 346 .348 358 1 11 114189-980522-fig.doc
TW095131464A 2005-08-26 2006-08-25 Vertical anti-blooming control and cross-talk reduction for imagers TWI314359B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/211,490 US20070045668A1 (en) 2005-08-26 2005-08-26 Vertical anti-blooming control and cross-talk reduction for imagers

Publications (2)

Publication Number Publication Date
TW200715545A TW200715545A (en) 2007-04-16
TWI314359B true TWI314359B (en) 2009-09-01

Family

ID=37461427

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095131464A TWI314359B (en) 2005-08-26 2006-08-25 Vertical anti-blooming control and cross-talk reduction for imagers

Country Status (7)

Country Link
US (1) US20070045668A1 (zh)
EP (1) EP1929530A1 (zh)
JP (1) JP2009506547A (zh)
KR (1) KR20080037108A (zh)
CN (1) CN101292356A (zh)
TW (1) TWI314359B (zh)
WO (1) WO2007024819A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080138926A1 (en) * 2006-12-11 2008-06-12 Lavine James P Two epitaxial layers to reduce crosstalk in an image sensor
KR100976886B1 (ko) * 2006-12-22 2010-08-18 크로스텍 캐피탈, 엘엘씨 부동 베이스 판독 개념을 갖는 ｃｍｏｓ 이미지 센서
US20080217659A1 (en) * 2007-03-06 2008-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method To Reduce Cross-Talk and Blooming For Image Sensors
US20080217716A1 (en) * 2007-03-09 2008-09-11 Mauritzson Richard A Imaging apparatus, method, and system having reduced dark current
US7763837B2 (en) * 2007-11-20 2010-07-27 Aptina Imaging Corporation Method and apparatus for controlling anti-blooming timing to reduce effects of dark current
US20090166684A1 (en) * 2007-12-26 2009-07-02 3Dv Systems Ltd. Photogate cmos pixel for 3d cameras having reduced intra-pixel cross talk
KR20090098230A (ko) * 2008-03-13 2009-09-17 삼성전자주식회사 누설전류를 감소시킨 시모스 이미지 센서
US20090243025A1 (en) * 2008-03-25 2009-10-01 Stevens Eric G Pixel structure with a photodetector having an extended depletion depth
KR101534544B1 (ko) * 2008-09-17 2015-07-08 삼성전자주식회사 에피 층을 갖는 픽셀 셀을 구비한 이미지 센서, 이를 포함하는 시스템, 및 픽셀 셀 형성 방법
JP2010212319A (ja) 2009-03-09 2010-09-24 Sony Corp 固体撮像装置、電子機器および固体撮像装置の製造方法
TWI425629B (zh) * 2009-03-30 2014-02-01 Sony Corp 固態影像拾取裝置及其製造方法，影像拾取裝置及電子裝置
US8072041B2 (en) * 2009-04-08 2011-12-06 Finisar Corporation Passivated optical detectors with full protection layer
US7875918B2 (en) 2009-04-24 2011-01-25 Omnivision Technologies, Inc. Multilayer image sensor pixel structure for reducing crosstalk
US20110068423A1 (en) * 2009-09-18 2011-03-24 International Business Machines Corporation Photodetector with wavelength discrimination, and method for forming the same and design structure
JP5971565B2 (ja) * 2011-06-22 2016-08-17 パナソニックＩｐマネジメント株式会社 固体撮像装置
GB201302664D0 (en) * 2013-02-15 2013-04-03 Cmosis Nv A pixel structure
US9070802B2 (en) * 2013-08-16 2015-06-30 Himax Imaging, Inc. Image sensor and fabricating method of image sensor
FR3022397B1 (fr) * 2014-06-13 2018-03-23 New Imaging Technologies Cellule photoelectrique de type c-mos a transfert de charge, et capteur matriciel comprenant un ensemble de telles cellules
KR102460175B1 (ko) 2015-08-21 2022-10-28 삼성전자주식회사 쉐어드 픽셀 및 이를 포함하는 이미지 센서
FR3057396B1 (fr) * 2016-10-10 2018-12-14 Soitec Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
EP3422424B1 (en) * 2017-06-27 2022-09-07 ams AG Semiconductor photodetector device with protection against ambient back light
US11393866B2 (en) * 2019-09-30 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an image sensor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971065A (en) * 1975-03-05 1976-07-20 Eastman Kodak Company Color imaging array
JP2793085B2 (ja) * 1992-06-25 1998-09-03 三洋電機株式会社 光半導体装置とその製造方法
KR100298178B1 (ko) * 1998-06-29 2001-08-07 박종섭 이미지센서의포토다이오드
US6218691B1 (en) * 1998-06-30 2001-04-17 Hyundai Electronics Industries Co., Ltd. Image sensor with improved dynamic range by applying negative voltage to unit pixel
US6140630A (en) * 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
US6376868B1 (en) * 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
US6310366B1 (en) * 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6326652B1 (en) * 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
US6204524B1 (en) * 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
US6333205B1 (en) * 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
JP2001060680A (ja) * 1999-08-23 2001-03-06 Sony Corp 固体撮像素子およびその製造方法
JP4419238B2 (ja) * 1999-12-27 2010-02-24 ソニー株式会社 固体撮像素子及びその製造方法
JP2002203954A (ja) * 2000-10-31 2002-07-19 Sharp Corp 回路内蔵受光素子
US6783900B2 (en) * 2002-05-13 2004-08-31 Micron Technology, Inc. Color filter imaging array and method of formation
JP3840203B2 (ja) * 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
KR100523671B1 (ko) * 2003-04-30 2005-10-24 매그나칩 반도체 유한회사 이중 게이트절연막을 구비하는 씨모스 이미지 센서 및그의 제조 방법

Also Published As

Publication number Publication date
JP2009506547A (ja) 2009-02-12
WO2007024819A1 (en) 2007-03-01
TW200715545A (en) 2007-04-16
EP1929530A1 (en) 2008-06-11
US20070045668A1 (en) 2007-03-01
CN101292356A (zh) 2008-10-22
KR20080037108A (ko) 2008-04-29

Similar Documents

Publication Publication Date Title
TWI314359B (en) Vertical anti-blooming control and cross-talk reduction for imagers
US7763913B2 (en) Imaging method, apparatus, and system providing improved imager quantum efficiency
US7696597B2 (en) Split transfer gate for dark current suppression in an imager pixel
US7687875B2 (en) Image sensors including photoelectric converting units having multiple impurity regions
EP2590220B1 (en) Method, apparatus and system for providing improved full well capacity in an image sensor pixel
TWI310987B (en) Image sensors including active pixel sensor arrays
US8298846B2 (en) Transparent conductor based pinned photodiode
US6414342B1 (en) Photogate with improved short wavelength response for a CMOS imager
JP2007258684A (ja) 固体撮像装置及びその製造方法、並びにカメラ
TW201222802A (en) Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus
JP2011114292A (ja) 固体撮像素子及びその製造方法、並びに撮像装置、並びに半導体素子及びその製造方法
TW201110339A (en) Image sensors having frontside and backside photodetectors
JP2008103368A (ja) 裏面照射型撮像素子及びこれを備えた撮像装置及び裏面照射型撮像素子の製造方法
TW201036152A (en) Shallow trench isolation regions in image sensors
JP4798205B2 (ja) 固体撮像装置とその製造方法、及び撮像装置
US7833819B2 (en) Method and apparatus for decreasing storage node parasitic charge in active pixel image sensors
CN114586161A (zh) 固态摄像元件和电子设备
US20120104464A1 (en) P-pixel cmos imagers using ultra-thin silicon on insulator substrates (utsoi)
JP2008172005A (ja) 固体撮像装置、電子モジュール及び電子機器
JP2007115787A (ja) 固体撮像素子
JP5453968B2 (ja) 固体撮像装置とその製造方法、及び電子機器
TWI525801B (zh) 具有經摻雜之傳輸閘極的影像感測器
KR100769563B1 (ko) 누설 전류를 감소시킨 이미지 센서
JP4867309B2 (ja) 固体撮像装置およびその製造方法、並びにカメラ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees