JP2009506547A - 撮像装置での垂直方向ブルーミング防止制御およびクロストーク軽減のためのBtFried添加領域 - Google Patents

撮像装置での垂直方向ブルーミング防止制御およびクロストーク軽減のためのBtFried添加領域 Download PDF

Info

Publication number
JP2009506547A
JP2009506547A JP2008528051A JP2008528051A JP2009506547A JP 2009506547 A JP2009506547 A JP 2009506547A JP 2008528051 A JP2008528051 A JP 2008528051A JP 2008528051 A JP2008528051 A JP 2008528051A JP 2009506547 A JP2009506547 A JP 2009506547A
Authority
JP
Japan
Prior art keywords
epitaxial layer
conductivity type
substrate
doped
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008528051A
Other languages
English (en)
Inventor
ブラディ,フレデリック,ティ.
マウリッツソン,リチャード,エイ.
Original Assignee
マイクロン テクノロジー, インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー, インク. filed Critical マイクロン テクノロジー, インク.
Publication of JP2009506547A publication Critical patent/JP2009506547A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14654Blooming suppression
    • H01L27/14656Overflow drain structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本発明は、基板(30)において、好ましくはn+ドープ(添加)領域であって、固体撮像装置において余剰電子を回収してクロストークを低減し、余剰電子のブルーミングを最小限にし、暗電流を削減する、パターン化された埋め込み添加領域(33)を備える固体撮像装置(20)、およびその製造方法を提供する。
【選択図】図3

Description

本発明は、撮像装置、および撮像ピクセルセルを形成する方法に関する。
電荷結合素子(CCD)および相補型金属酸化膜セミコンダクタ(CMOS)を含む固体撮像装置は、一般的にフォトイメージング用途で使用されてきた。
撮像装置は、通常、一つのチップ上のピクセルアレイとして何千ものピクセルセルを含む。ピクセルセルは光を電気信号に変換し、変換された電気信号は、例えば、プロセッサなどの電気デバイスによって記憶され呼び出される。記憶された電気信号は、例えばコンピュータ画面や印刷可能な媒体上で画像を生成するために呼び出されてよい。
CMOS撮像回路の例、その加工工程、撮像回路の種々のCMOS素子の機能の詳細は、例えば、それぞれMicron Technology,Inc.に属する米国特許No.6,140,630、No.6,376,868,No.6,310,366、No.6,326,652、No.6,204,524、No.6,333,205に記載されている。上記特許の開示は、その全体を参照することにより本明細書に組み込まれている。
固体撮像装置はフォトセンサを含むピクセルセルアレイを通常備え、アレイ上に画像の焦点が合った時に、各ピクセルセルはそのフォトセンサに当たる光の強度に対応する信号を生成する。これらの信号は、例えば、モニタ上に対応する画像を表示するか、または光画像の情報を提供するために使用されてよい。フォトセンサは、通常フォトゲート、フォトトランジスタ、フォトコンダクタまたはフォトダイオードであり、フォトセンサの導電率は、フォトセンサに当たる光の強度に対応する。従って、各ピクセルセルによって生成される信号の大きさは、フォトセンサに当たる光の量に比例する。
CMOSアクティブピクセルセンサ(APS)固体撮像装置は、例えば上記の特許において記述されている。これらの撮像装置は、行と列に配置され、光エネルギーを電気信号に変換するピクセルセルのアレイを含む。各ピクセルは、光検出器および一つ以上のアクティブトランジスタを含む。トランジスタは、セルから出力される電気信号の生成に加えて、増幅、読み出し制御・リセット制御を通常行う。
CCD技術が普及した一方、CMOS撮像装置は安価な撮像装置としてますます使用されてきている。CMOS撮像装置回路は、ピクセルセルの焦点面アレイを含み、各セルは、基板の一部に光生成された電荷を蓄積するための、例えばフォトゲート、フォトコンダクタ、フォトトランジスタまたはフォトダイオードなどの光変換素子を含む。読み出し回路は各ピクセルセルに接続され、かつドープ(添加)された拡散領域から光生成された電荷を受け取ってピクセルアクセストランジスタを介し定期的に読み出される出力信号を生成する出力トランジスタを少なくとも含む。撮像装置は、電荷を光変換素子から拡散領域に転送するトランジスタを含んでもよい。あるいは拡散領域は、光変換素子に直接接続されるか、その一部であってもよい。また、トランジスタが、光変換された電荷を受け取る前に拡散領域を所定の電荷レベルにリセットするために通常設けられる。
CMOS撮像装置においては、ピクセルセルのアクティブ素子は以下の必要機能を果たす。すなわち、(1)光子から電荷への変換、(2)画像電荷の蓄積、(3)電荷増幅に
伴う、電荷の浮遊拡散領域への転送、(4)浮遊拡散領域の既知の状態へのリセット、(5)読み出しのためのピクセルセルの選択、(6)ピクセルセル電荷を表す信号の出力と増幅、である。光電荷は、最初の電荷蓄積領域から浮遊拡散領域に移動する際に増幅されてよい。浮遊拡散領域における電荷は、通常ソースフォロワ出力トランジスタによってピクセル出力電圧に変換される。
色を検出するためには、入射光のスペクトル成分を分離し収集する必要がある。撮像装置チップの表面の吸収型カラーフィルタアレイ(CFA)は、例えばCCDまたはCMOS撮像装置などの固体撮像センサにおいて色を検出するために使用されてよい。一般的なCFAレイアウトにおいては、撮像装置の個々のフォトセンサのためのカラーフィルタは狭いスペクトル帯(赤、緑または青)のみを透過させ、他の光エネルギーを吸収する。
各ピクセルセルは、一つ以上の微小レンズを介して合焦された光を受け取る。CMOS撮像装置の微小レンズは光学的効率を高め、ピクセルセル間のクロストークを削減するために役立つ。ピクセルセルを小型化することで、より多くのピクセルセルを一つのピクセルセルアレイに配置することができ、それによりアレイの解像度が高くなる。微小レンズを形成する一つのプロセスにおいて、各微小レンズの半径は、ピクセルセルの大きさに相関する。従って、ピクセルセルが小型化するにつれ、各微小レンズの半径も小さくなる。
電気的クロストークは撮像装置にとっても問題である。電気的クロストークは、ピクセルからの光生成された電荷が隣接するかまたは近隣のピクセルによって回収される時に起こる。例えば、赤色ピクセルの下のシリコン(ケイ素)で生じた電子が、拡散して赤色ダイオードによって回収されるのではなく、大きい横方向成分を持ってしまい、隣接する緑色フォトダイオードに回収されてしまうことがある。
クロストークにより、生成された画像が好ましくない状態になる。撮像装置アレイのピクセルセルの密度が増すにつれ、またそれに対応してピクセルセルのサイズが小さくなるにつれて好ましくない状態がより顕著になる。ピクセルセルのサイズが小さくなることにより、各ピクセルセルのフォトセンサに入射する光の焦点をあわせることがますます難しくなり、クロストークを悪化させる。
クロストークにより、固体撮像装置によって生成された画像がぼやけたりコントラストが悪くなったりする。すなわち、画像センサアレイにおけるクロストークによって、空間分解能が低下し、全体の感度が低くなり、色が混ざってしまう。この結果、色補正後の画像ノイズとなってしまう。前述したように、ピクセルセルおよび装置を小型化するにつれて画質の劣化がより顕著となる。
従来の撮像装置における別の問題は、ブルーミングまたは飽和である。ブルーミングは、多すぎる光子が特定のピクセルセルに当たり、生成された電子が隣接するピクセルセルにあふれ出すときに起こり、それらピクセルセルの電子の数を無理に増やしてしまう。
従来の撮像装置ピクセルセルに関連する、さらに別の共通する問題は、暗電流、すなわち、光がない状態で光変換素子の信号として生成される電流である。暗電流は、フォトセンサ接合の漏洩、分離エッジにおける漏洩、トランジスタのサブスレショルド漏洩、ドレインに起因するバリア低下による漏洩、ゲートに起因するドレイン漏洩、トラップアシスト型トンネリング、ピクセルセルの製造不良などの様々な要因によって起こる。
そこで、クロストーク、ブルーミングおよび暗電流を低減した撮像装置が必要とされる。このようなピクセルを製造し操作する簡単な方法もまた必要とされる。
本発明は、電気的カラークロストークを低減する撮像装置および方法を提供する。本発明は、余剰電子によるブルーミングを低減し、また暗電流も低減する。
本発明は、基板における埋め込み添加(ドープ)領域、好ましくは、余剰電子を回収することによりクロストーク、ブルーミング、および暗電流を低減するn+添加領域を備える撮像装置を提供する。
本発明の更なる利点と特徴は、以下の詳細な説明、および本発明の好適実施例を示す図面から明らかである。
以下の詳細な説明において、この明細書の一部であって、図示により本発明を実現する具体的な実施形態を示す添付の図面を参照する。これらの実施形態は、当業者が本発明を実施できるように十分詳細に説明されており、他の実施形態も使用可能であり、また本発明の趣旨および範囲から逸脱せずに構造的、論理的、電気的変更が可能である。記述された加工工程の進捗は本発明の実施形態の例であるが、これら一連の加工工程は、本明細書中に記載されたものに限定されず、ある一定の順序で必然的に起こる加工工程を除き、この技術分野において既知のように変更してよい。
用語“基板”は、半導体をベースとしたいずれの構造も含むものとする。半導体構造は、シリコン、シリコン・オン・インシュレータ(SOI)、シリコン・オン・サファイア(SOS)、シリコンゲルマニウム、添加・無添加(ドープ・アンドープ)半導体、半導体をベースとした基礎によって支持されたシリコンのエピタキシャルレイヤー、および他の半導体と半導体構造を含むものとする。以下の説明において基板に言及する場合、半導体のベースまたは基礎の中または上に領域または接合部を形成するために、従来の加工工程が使用されたとしてよい。また、半導体は必ずしもシリコンで形成される必要はなく、他の半導体素材で形成されてよい。
本明細書中で使用する用語“ピクセル”および“ピクセルセル”は、少なくとも一つのフォトセンサと、光子を電気信号に変換するための構造を含む光素子ユニットセルを意味する。図示のため、代表的な一つのピクセルセルとその形成方法を図面に示し、説明する。しかし、一般的には、このようなピクセルセルの複数が同時に形成される。従って、以下の詳細な説明は限られた意味合いに解釈されるべきではなく、本発明の範囲は、追記されたクレームによってのみ定義される。
本発明を、フォトセンサとしての埋め込みフォトダイオードを使用するCMOSピクセルの場合を例として以下に説明する。しかし、本発明はCMOS撮像装置における使用、またはフォトセンサとして埋め込みフォトダイオードを採用するCMOS撮像装置における使用に限定されるものではない。本発明においては、フォトダイオード、フォトゲート、他の感光性素子を含むどのようなフォトセンサも使用されてよい。
図1は、本発明の一実施例による固体撮像装置20の一部を示す拡大図である。固体撮像装置20は、行と列から成るアレイとして構成された基板30の中または上に形成される複数のピクセルセル28を備える。基板30は、好ましくはp+基板である。第一のp−エピタキシャルレイヤー31は、p+基板30上に形成される。n+添加レイヤー33は、第一のp−エピタキシャルレイヤーと第二のp−エピタキシャルレイヤー41の間に形成される。なお、基板30はp−基板であってもよい。p−基板が使用される場合、第一のp−エピタキシャルレイヤー31は必要なくなる。
ピクセルアレイは、撮像装置20のパッシベーション・平坦化レイヤーとして機能する保護レイヤー24に覆われている。保護レイヤー24は、BPSG,PSG,BSG,二酸化ケイ素、窒化ケイ素、ポリイミドか、または既知の光透過絶縁体のレイヤーであってよい。
カラーフィルタレイヤー100を、パッシベーションレイヤー24の上に形成する。カラーフィルタレイヤー100は、参照のために本明細書中に組みこまれた米国特許No.6,783,900およびNo.3,971,065に例証したように当業者に理解されるパターンに配置されてよい赤、青および緑色感受性素子のアレイを備える。
また図示されているように、微小レンズ70が各ピクセルセルの上に形成される。各微小レンズ70はその焦点が、対応するピクセルセルの感光性素子上で中心となるように形成される。また、スペーサーレイヤー25が微小レンズ70およびカラーフィルタレイヤー100の下に形成される。スペーサーレイヤー25の厚さは、微小レンズ70を透過する光に対する焦点に感光性素子が位置するように調整される。
図1に示されているように、p−エピタキシャルレイヤー31がピクセルセルアレイのp+基板30上に形成される。n+領域33は、p−エピタキシャルレイヤー31に形成される。図1において、n+領域33は、ピクセルセルアレイ全体の下に形成されている。n+領域33が分離領域64(図3)の下に形成される場合、アレイにおけるよりよい接地箇所となり、赤色量子効率の低下を防ぐ。図3は、分離領域64の下に形成されたn+領域を示す。後に理解されるように、n+領域33がピクセルセルアレイ全体にわたって分離領域64の下に形成される場合、n+領域33がピクセルアレイ全体で格子を形成する。ピクセルセルアレイ全体の下にn+領域33を形成する(図1)と、クロストークを低減し、加工がより簡単になる利点がある。図1と3において、n+領域33はパターン化され、ピクセルセルアレイの外側に著しく出てしまうことがない。
n+領域33は、動作中に正バイアスされてよい。n+領域33は、好ましくは0.5VとVddの間の正電圧でバイアスされる。n+領域33が正バイアスされると、n+領域33の下の基板で生成された暗電流電子がn+領域33に回収され、フォトセンサ34にたどり着く前に一掃される。フォトセンサ間34で光子から生成された電子、または基板の深い所で生成され、クロストークを最も悪化させる恐れのある電子もn+領域33で回収され、一掃される。これにより、クロストークを削減できる。ピクセルブルーミングによる電子もn+領域33で回収される。
図1に示されているようにアレイにおいて連続しているか、または図3に示されているようにピクセル間においてパターン化されたn+領域33は、好ましくない基板の抵抗、または周辺回路・ロジックにおける寄生結合を生じさせることなく、上記した利点(すなわち、クロストーク、ブルーミングおよび暗電流の削減)を実現する。
図1から3に示しているように、各ピクセルセンサセルは、フォトダイオード、フォトゲート等であってよいフォトセンサ34を含む。埋め込みフォトダイオードフォトセンサ34を図1から3に示す。光子である入射101がカラーフィルタレイヤー100を透過しフォトセンサ34に当たると、光生成された電子が添加領域(ドープト領域)36に蓄積する。転送トランジスタ42がフォトセンサ34の隣に配置され、ソース・ドレイン領域36、40、および転送制御信号TXによって制御されるゲートスタックを備える。ドレイン領域40は浮遊拡散領域とも呼ばれ、フォトセンサ34から受け取った電荷を格納する。電荷はソースフォロワトランジスタ44のゲートに印加され、行選択トランジスタ46への出力信号に変換され、読み取り回路48とアレイの列ラインに出力される。添加領域40、52とゲートスタック54から成るリセットトランジスタ50は、信号が読み
取られる直前に浮遊拡散領域40を所定の初期電圧にリセットするリセット制御信号RSTによって制御される。ピクセルセンサセル28の上記の素子の形成方法および機能の詳細に関しては、例えば、それらの開示を参照するために本明細書中に組み込まれた米国特許No.6,376,868およびNo.6,333,205に説明されている。
図1と3に示されているように、転送トランジスタ42・リセットトランジスタ54のゲートスタック42、54は、p−エピタキシャルレイヤー41の上の二酸化ケイ素または窒化ケイ素ゲート誘電体56を含む。ポリシリコン、タングステン、または他の適切な素材を添加された導電性レイヤー58が分離レイヤー56の上に形成され、例えば二酸化ケイ素、窒化ケイ素またはONO(酸化物・窒化物・酸化物)の絶縁キャップレイヤー60で覆われる。ケイ化物レイヤー59が、ポリシリコンレイヤー58とキャップ60の間で使用されてよい。また、絶縁側壁62がゲートスタック42、54の側面に形成される。これらの側壁62は、例えば二酸化ケイ素、窒化ケイ素、またはONOで形成されてよい。ピクセルセンサセル28周辺のフィールド酸化分離レイヤー64は、ピクセルセルをアレイの他のピクセルセルから分離する。pウェルまたはp型注入領域65も、アレイのピクセルセル間を分離する。転送トランジスタ42は省略することができるが、この場合、拡散領域36、40が接続される。
図1から3を参照して前述した撮像装置20は、図4から9に示すように、以下に説明するプロセスにより製造される。図4は前述した基板のいずれかの種類であってよい基板30を示す。基板30は、好ましくはp+基板である。基板30をp−素材で形成することもできる。基板30をp−素材で形成する場合、以下に説明するp−エピタキシャルレイヤー31を、本発明によるプロセスにおいて省略することができる。
次の加工工程における、図4の装置を示す図5を参照する。基板30がp+素材である場合、p−エピタキシャルレイヤー31を基板30上で成長させる。p−型素材を形成するために、p−エピタキシャルレイヤー31を、例えば半導体素材よりも一つ価電子が少ないホウ素などの不純物元素を添加することにより導電性とする。p−エピタキシャルレイヤー31は、例えば四塩化ケイ素またはシランなどの標準的素材から形成することができる。p−エピタキシャルレイヤー31は、好ましくはシランから形成される。
p−エピタキシャルレイヤー31を、p+基板30とp−エピタキシャルレイヤー31間に遷移を発生させるために成長させる。p−エピタキシャルレイヤー31を、単結晶シリコンを成長させる如何なる方法で成長させてもよい。p−エピタキシャルレイヤー31の厚さは約0.05μmから約5.0μm、好ましくは約0.5μmから1.5μmである。
次の加工工程における、図5の装置を示す図6を参照する。酸化物レイヤー35をp−エピタキシャルレイヤー31の上に堆積させる。酸化物レイヤー35を、例えば化学気相成長法または熱酸化などの従来の方法によって、p−エピタキシャルレイヤー31の上に形成する。酸化物レイヤー35を形成する好適な方法は、p−エピタキシャルレイヤー31の表面を、上昇させた温度で酸素雰囲気下にさらすことによる熱酸化である。酸化物レイヤー35は、好ましくは約20オングストロームから500オングストロームの厚さを持つ。
次の加工工程における、図6の基板を示す図7を参照する。酸化物レイヤー35をフォトレジストレイヤー37でパターン化し、エッチングして開口39を形成する。開口39を形成するために除去する酸化物レイヤー35の部分は、従来のフォトレジストパターニング、および酸化物レイヤー35のエッチングによって除去される。フォトレジストレイヤー37の下の酸化物レイヤー35は、ウェーハのフォトレジスト汚染を防ぐ好適な手段
である。酸化物レイヤー35は、窒化物またはONOなどの適切な素材から形成されてよい。さらに、適切な清浄法によって、フォトレジストレイヤー37を、酸化物レイヤー35を介さずに直接p−エピタキシャルレイヤー31に塗布することができる。
次の加工工程における、図7の基板を示す図8を参照する。n+添加領域33をp−エピタキシャルレイヤー31において形成する。n+添加領域33は、ドーパントをp−エピタキシャルレイヤー31に注入することにより形成される。n+添加領域33は従来の方法、好ましくはイオン注入によってドーパントを添加される。ドーパントはその濃度が約1×1010イオン/cmから約1×1018イオン/cm、好ましくは約1×1013イオン/cmから約1×1015イオン/cmのドーパント濃度で、n+添加領域33に注入される。n+添加領域33は、例えばリンおよびヒ素のうち一つ以上を含む素材を含むいずれかの適切なドーパントを添加されてよい。好適実施例においては、ドーパントはヒ素である。n+添加領域33は、好ましくは約15KeVから約50MeVのエネルギーで、イオン注入によりドーパントを添加される。ドーパントの濃度とエネルギーは、例えば注入される素材、半導体基板の加工工程、素材の除去量、および他の要因などの様々な物理パラメータによって変化する。位置合わせの許容範囲によっては、後の加工と位置合わせのためにn+領域33を撮像装置のピクセルアレイに位置合わせするべく、n+注入の際に基板30の裏面に切り欠きまたはマークをパターン形成するかエッチングしてもよい。
本発明によれば、撮像装置においてn+添加領域33とn−ウェル領域を接続することができる。図示されてはいないが、n―ウェルは、前述され参照のために組み込まれた撮像装置において既知である。本明細書中に記述された撮像装置におけるn−ウェルの実装は、当業者には既知である。例えば、撮像装置とn+添加領域を適切に上面で接触させるために、n+添加領域33とn−ウェルを接続してもよい。
次の加工工程における、図8の基板を示す図9を参照する。フォトレジスト37および酸化物レイヤー35は、従来の方法を使って剥離される。第二のp−エピタキシャルレイヤー41をp−エピタキシャルレイヤー31の上で成長させる。p−エピタキシャルレイヤー41を、単結晶シリコンを成長させる如何なる方法で成長させてもよい。p−エピタキシャルレイヤー41の厚さは、約0.5μmから約20.0μm、好ましくは約2.5μmから約4.0μmである。p−エピタキシャルレイヤー41は、約1×1010イオン/cmから約1×1020イオン/cmのドーパント濃度、好ましくは約1×1014イオン/cmから約1×1015イオン/cmのドーパント濃度でドーパントを添加される。p−エピタキシャルレイヤー41は、例えばホウ素を含む素材を含む適切なドーパントを添加されてよい。
図9に図示した結果的に得られた構造から、撮像装置は標準的な撮像装置加工により形成される。撮像装置の一例が図1から3に示されている。CMOS撮像回路、その加工工
程、撮像回路の種々のCMOS素子の機能の詳細は、例えば、それぞれがMicron Technology,Inc.に属する米国特許No.6,140,630、No.6,376,868、No.6,310,366、No.6,326,652、No.6,204,524、No.6,333,205に記載されている。
CMOS撮像装置を参照してそのプロセスを説明してきたが、例えばCCD撮像装置など他の種類の撮像装置のピクセルセルでも同様にプロセスが行われてよい。したがって、上記のように形成されたピクセルセルは、CMOS画像センサと同様にCCD画像センサで使用されてよい。
n+添加レイヤー33は、撮像装置の余剰電子を回収することによってクロストーク、
ブルーミングおよび暗電流を削減する。以下に述べるように、n+添加レイヤー33は、撮像装置内で電子を回収するために正バイアスされてよい。領域のバイアスは、周知の領域バイアス法で行うことができる。
図10は、本発明のいずれの実施例も利用できる撮像装置の一例を示している。撮像装置200は、図1から9を参照しながら説明したように構成されたピクセルセルを備えるピクセルアレイ205を持つ。行ラインは行アドレスデコーダ220に対応して、行ドライバ210によって選択的に起動される。列ドライバ260および列アドレスデコーダ270も撮像装置200に含まれる。撮像装置200は、アドレスデコーダ220、270を制御するタイミング・制御回路250によって操作される。また、制御回路250は列ドライバ回路210および行ドライバ回路260も制御する。
列ドライバ260に係わるサンプル・ホールド(S/H)回路261は、選択されたピクセルセルのためのピクセルリセット信号Vrst、およびピクセル画像信号Vsigを読み込む。差分信号(Vrst−Vsig)は、各ピクセルの差分増幅器(AMP)262によって増幅され、アナログ・デジタルコンバータ275(ADC)によってデジタル化される。アナログ・デジタルコンバータ275は、デジタル化したピクセル信号を、デジタル画像を生成する画像プロセッサ280に与える。
必要に応じて撮像装置200を、CPU、デジタル信号プロセッサまたはマイクロプロセッサと組み合わせてもよい。撮像装置200およびマイクロプロセッサを一つの集積回路に形成してよい。本発明によるn+領域を持つCMOS撮像装置を使用するプロセッサシステム300の一例を図11に示す。プロセッサベースのシステムは、CMOSまたは他の撮像装置を含むことのできるデジタル回路を備えるシステムの一例である。しかし限定されることなく、このようなシステムはコンピュータシステム、カメラシステム、スキャナ、機械視覚システム、車両ナビゲーションシステム、テレビ電話、監視システム、オートフォーカスシステム、天文追跡システム、動作検出システム、画像安定化システム、および他の画像処理システムを含むことができる。
図11に示されているように、プロセッサシステム300、例えばカメラは、バス352を介して入力・出力(I/O)装置346と通信を行う中央演算処理装置(CPU)344、例えばマイクロプロセッサを通常備える。撮像装置200は、バス352を介してシステムとも通信を行う。コンピュータシステム300はランダムアクセスメモリ(RAM)348も含み、バス352を介してCPU344と通信を行うフロッピーディスクドライブ454、コンパクトディスク(CD)ROMドライブ356、または着脱式メモリあるいはフラッシュメモリ358などの周辺機器を含んでもよい。フロッピーディスク454、CD ROM356またはフラッシュメモリ358は撮像装置200によって取り込まれた画像を記憶する。撮像装置200は、好ましくは、図1から9を参照して前述した集積回路として構成される。
本発明を、現時点で既知である実施例に関連づけて詳細に説明してきたが、本発明はここに開示された実施例に限定されない。むしろ、本発明は、本明細書に記述されなかったが本発明の趣旨と範囲から逸脱することのない如何なる多様化、変更、置換、または同等の配置も実装するように修正することができる。従って、本発明は上記の説明によって限定されるものではなく、後述の請求項の範囲によってのみ限定される。
本発明の実施例に従って構成された埋め込み添加領域を備える撮像装置ピクセルセルを示す断面図である。 図1の撮像装置ピクセルセルの典型例を示す図である。 本発明の実施例に従って構成された分離領域の下に埋め込み添加領域を備える撮像装置ピクセルセルを示す断面図である。 本発明の実施例による埋め込み添加領域を形成するプロセスが行われる半導体ウェーハを示す断面図である。 図4に続く加工工程における、図4の半導体ウェーハを示す図である。 図5に続く加工工程における、図4の半導体ウェーハを示す図である。 図6に続く加工工程における、図4の半導体ウェーハを示す図である。 図7に続く加工工程における、図4の半導体ウェーハを示す図である。 図8に続く加工工程における、図4の半導体ウェーハを示す図である。 本発明の実施例にしたがって構成された撮像装置を示す図である。 本発明の実施例による撮像装置を備える撮像システムを示す図である。

Claims (58)

  1. 撮像装置であって、
    第一のドーパント濃度レベルを持つ第一の導電型である基板と、
    前記基板上に形成された、第二のドーパント濃度レベルを持つ第一の導電型であるエピタキシャルレイヤーと、
    前記エピタキシャルレイヤーの少なくとも一部において形成された、第二の導電型であるドープされた領域と、
    前記エピタキシャルレイヤーの第一の面に形成された複数のピクセルセルを備えるピクセルセンサセルのアレイと、
    を備えることを特徴とする撮像装置。
  2. 前記基板が、P+導電型にドープされる、
    ことを特徴とする請求項1に記載の撮像装置。
  3. 前記エピタキシャルレイヤーが、P−導電型にドープされる、
    ことを特徴とする請求項1に記載の撮像装置。
  4. 前記ドープされた領域が、N+導電型にドープされる、
    ことを特徴とする請求項3に記載の撮像装置。
  5. 前記ドープされた領域が、前記エピタキシャルレイヤーの全体にわたって前記アレイの下に形成される、
    ことを特徴とする請求項1に記載の撮像装置。
  6. 前記撮像装置は、前記ピクセルセルのアレイにおいて前記複数のピクセルセルを分離する分離領域をさらに含み、前記ドープされた領域が、前記分離領域の下で格子として形成される、
    ことを特徴とする請求項1に記載の撮像装置。
  7. 前記ドープされた領域が、約1×1010イオン/cmから約1×1018イオン/cmのドーパント濃度を持つ、
    ことを特徴とする請求項4に記載の撮像装置。
  8. 前記ドープされた領域が、約1×1013イオン/cmから約1×1015イオン/cmのドーパント濃度を持つ、
    ことを特徴とする請求項4に記載の撮像装置。
  9. 前記撮像装置はCMOS撮像装置である、
    ことを特徴とする請求項1に記載の撮像装置。
  10. 前記撮像装置はCCD撮像装置である、
    ことを特徴とする請求項1に記載の撮像装置。
  11. 撮像装置であって、
    第一のドーパント濃度レベルを持つ第一の導電型である基板と、
    前記基板上に形成された、第二のドーパント濃度レベルを持つ第一の導電型である第一のエピタキシャルレイヤーと、
    前記第一のエピタキシャルレイヤーの少なくとも一部において形成された第二の導電型であるドープされた領域と、
    前記第一のエピタキシャルレイヤーの上に形成された、第二のドーパント濃度レベルを持つ第一の導電型である第二のエピタキシャルレイヤーと、
    前記第二のエピタキシャルレイヤーの第一の面に形成された複数のピクセルセルを備えるピクセルセンサセルのアレイと、
    を備えることを特徴とする撮像装置。
  12. 前記基板が、P+導電型にドープされる、
    ことを特徴とする請求項11に記載の撮像装置。
  13. 前記第一および第二のエピタキシャルレイヤーが、共にP−導電型にドープされる、
    ことを特徴とする請求項11に記載の撮像装置。
  14. 前記ドープされた領域が、N+導電型にドープされる、
    ことを特徴とする請求項11に記載の撮像装置。
  15. 前記ドープされた領域が、前記第一のエピタキシャルレイヤーの全体にわたって形成される、
    ことを特徴とする請求項11に記載の撮像装置。
  16. 前記ドープされた領域が、約1×1010イオン/cmから約1×1018イオン/cmのドーパント濃度を持つ、
    ことを特徴とする請求項14に記載の撮像装置。
  17. 前記ドープされた領域が、約1×1013イオン/cmから約1×1015イオン/cmのドーパント濃度を持つ、
    ことを特徴とする請求項14に記載の撮像装置。
  18. 前記ドープされた領域が、前記エピタキシャルレイヤーの全体にわたって前記アレイの下に形成される、
    ことを特徴とする請求項11に記載の撮像装置。
  19. 前記撮像装置は、前記ピクセルセルのアレイにおいて前記複数のピクセルセルを分離する分離領域をさらに含み、前記ドープされた領域が、前記分離領域の下でグリッドとして形成される、
    ことを特徴とする請求項11に記載の撮像装置。
  20. 前記撮像装置はCMOS撮像装置である、
    ことを特徴とする請求項11に記載の撮像装置。
  21. 前記撮像装置はCCD撮像装置である、
    ことを特徴とする請求項11に記載の撮像装置。
  22. 撮像装置であって、
    第一のドーパント濃度レベルを持つ第一の導電型である基板と、
    前記基板レイヤーの少なくとも一部に形成された第二の導電型であるドープされた領域と、
    前記基板の上に形成された、第二のドーパント濃度レベルを持つ第一の導電型であるエピタキシャルレイヤーと、
    前記エピタキシャルレイヤーの第一の面に形成された複数のピクセルセルを備えるピクセルセンサセルのアレイと、
    を備えることを特徴とする撮像装置。
  23. 前記基板および前記エピタキシャルレイヤーは、共にP−導電型にドープされる、
    ことを特徴とする請求項22に記載の撮像装置。
  24. 前記ドープされた領域が、N+導電型にドープされる、
    ことを特徴とする請求項22に記載の撮像装置。
  25. 前記ドープされた領域が、前記基板の全体に形成される、
    ことを特徴とする請求項22に記載の撮像装置。
  26. 前記撮像装置は、前記ピクセルセルのアレイにおいて前記複数のピクセルセルを分離する分離領域をさらに含み、前記ドープされた領域は、前記分離領域の下で格子として形成される、
    ことを特徴とする請求項22に記載の撮像装置。
  27. 前記ドープされた領域が、約1×1013イオン/cmから約1×1015イオン/cmのドーパント濃度を持つ、
    ことを特徴とする請求項24に記載の撮像装置。
  28. 前記撮像装置はCMOS撮像装置である、
    ことを特徴とする請求項22に記載の撮像装置。
  29. 前記撮像装置はCCD撮像装置である、
    ことを特徴とする請求項22に記載の撮像装置。
  30. プロセッサシステムであって、
    第一のドーパント濃度レベルを持つ第一の導電型である基板と、
    前記基板上に形成された、第二のドーパント濃度レベルを持つ第一の導電型であるエピタキシャルレイヤーと、
    前記エピタキシャルレイヤーの少なくとも一部において形成された第二の導電型であるドープされた領域と、
    前記エピタキシャルレイヤーの第一の面に形成された複数のピクセルセルを備えるピクセルセンサセルのアレイと、
    画像を表すデータを受け取り処理するプロセッサと、
    を備えることを特徴とするプロセッサシステム。
  31. 前記アレイと前記プロセッサが一つの基板上に形成される、
    ことを特徴とする請求項30に記載のプロセッサシステム。
  32. 前記基板が、P+導電型にドープされる、
    ことを特徴とする請求項30に記載のプロセッサシステム。
  33. 前記エピタキシャルレイヤーが、P−導電型にドープされる、
    ことを特徴とする請求項30に記載のプロセッサシステム。
  34. 前記ドープされた領域が、N+導電型にドープされる、
    ことを特徴とする請求項33に記載のプロセッサシステム。
  35. 前記ドープされた領域が、前記エピタキシャルレイヤーの全体に形成される、
    ことを特徴とする請求項30に記載のプロセッサシステム。
  36. 前記ドープされた領域が、約1×1013イオン/cmから約1×1015イオン/cmのドーパント濃度を持つ、
    ことを特徴とする請求項34に記載のプロセッサシステム。
  37. 前記撮像装置は、前記ピクセルセルのアレイにおいて前記複数のピクセルセルを分離する分離領域をさらに含み、前記ドープされた領域が、前記分離領域の下でグリッドとして形成される、
    ことを特徴とする請求項30に記載のプロセッサシステム。
  38. プロセッサシステムであって、
    第一のドーパント濃度レベルを持つ第一の導電型である基板と、
    前記基板上に形成された、第二のドーパント濃度レベルを持つ第一の導電型である第一のエピタキシャルレイヤーと、
    前記第一のエピタキシャルレイヤーの少なくとも一部において形成された第二の導電型である添加領域と、
    前記第一のエピタキシャルレイヤーの上に形成された、第二のドーパント濃度レベルを持つ第一の導電型である第二のエピタキシャルレイヤーと、
    前記第二のエピタキシャルレイヤーの第一の面に形成された複数のピクセルセルを備えるピクセルセンサセルのアレイと、
    画像を表すデータを受け取り処理するプロセッサと、
    を備えることを特徴とするプロセッサシステム。
  39. 前記アレイと前記プロセッサが一つの基板上に形成される、
    ことを特徴とする請求項38に記載のプロセッサシステム。
  40. 前記基板が、P+導電型にドープされる、
    ことを特徴とする請求項38に記載のプロセッサシステム。
  41. 前記第一および第二のエピタキシャルレイヤーが、共にP−導電型にドープされる、
    ことを特徴とする請求項38に記載のプロセッサシステム。
  42. 前記ドープされた領域が、N+導電型にドープされる、
    ことを特徴とする請求項38に記載のプロセッサシステム。
  43. 前記ドープされた領域が、前記第一のエピタキシャルレイヤーの全体に形成される、
    ことを特徴とする請求項38に記載のプロセッサシステム。
  44. 前記撮像装置は、前記ピクセルセルのアレイにおいて前記複数のピクセルセルを分離する分離領域をさらに含み、前記ドープされた領域が、前記分離領域の下で格子として形成される、
    ことを特徴とする請求項38に記載のプロセッサシステム。
  45. 前記ドープされた領域が、約1×1013イオン/cmから約1×1015イオン/cmのドーパント濃度を持つ、
    ことを特徴とする請求項42に記載のプロセッサシステム。
  46. 撮像装置を形成する方法であって、
    第一のドーパント濃度レベルを持つ第一の導電型である基板を用意するステップと、
    前記基板の上に、第二のドーパント濃度レベルを持つ第一の導電型である第一のエピタキシャルレイヤーを形成するステップと、
    前記第一のエピタキシャルレイヤーにおいて、第二の導電型であるドープされた領域を形成するステップと、
    前記第一のエピタキシャルレイヤーの上に、第二のドーパント濃度レベルを持つ第一の導電型である第二のエピタキシャルレイヤーを形成するステップと、
    前記第二のエピタキシャルレイヤーの上の面に形成されたピクセルセンサセルのアレイを形成するステップと、
    を含むことを特徴とする方法。
  47. 前記ドープされた領域が、イオン注入によって形成されたN+ドープ領域である、
    ことを特徴とする請求項46に記載の方法。
  48. 前記ドープされた領域がヒ素をドープされる、
    ことを特徴とする請求項47に記載の方法。
  49. 前記基板がP+導電型である、
    ことを特徴とする請求項46に記載の方法。
  50. 前記第一および第二のエピタキシャルレイヤーが、共にP−導電型である、
    ことを特徴とする請求項46に記載の方法。
  51. 前記第二のエピタキシャルレイヤーが、約0.5μmから約20.0μmの厚さを持つ、
    ことを特徴とする請求項50に記載の方法。
  52. 前記第二のエピタキシャルレイヤーがホウ素をドープされる、
    ことを特徴とする請求項46に記載の方法。
  53. 撮像装置を形成する方法であって、
    第一のドーパント濃度レベルを持つ第一の導電型である基板を用意するステップと、
    前記基板において、第二の導電型であるドープされた領域を形成するステップと、
    前記基板の上に、第二のドーパント濃度レベルを持つ第一の導電型であるエピタキシャルレイヤーを形成するステップと、
    前記エピタキシャルレイヤーの上の面に形成されたピクセルセンサセルのアレイを形成するステップと、
    を含むことを特徴とする方法。
  54. 前記ドープされた領域が、イオン注入によって形成されたN+ドープ領域である、
    ことを特徴とする請求項53に記載の方法。
  55. 前記ドープされた領域がヒ素をドープされる、
    ことを特徴とする請求項54に記載の方法。
  56. 前記基板および前記エピタキシャルレイヤーが、共にP−導電型である、
    ことを特徴とする請求項53に記載の方法。
  57. 前記エピタキシャルレイヤーが、約0.5μmから約20.0μmの厚さを持つ、
    ことを特徴とする請求項53に記載の方法。
  58. 前記エピタキシャルレイヤーがホウ素をドープされる、
    ことを特徴とする請求項57に記載の方法。
JP2008528051A 2005-08-26 2006-08-23 撮像装置での垂直方向ブルーミング防止制御およびクロストーク軽減のためのBtFried添加領域 Withdrawn JP2009506547A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/211,490 US20070045668A1 (en) 2005-08-26 2005-08-26 Vertical anti-blooming control and cross-talk reduction for imagers
PCT/US2006/032697 WO2007024819A1 (en) 2005-08-26 2006-08-23 BtFRIED DOPED REGION FOR VERTICAL ANTI-BLOOMING CONTROL AND CROSS-TALK REDUCTION FOR IMAGERS

Publications (1)

Publication Number Publication Date
JP2009506547A true JP2009506547A (ja) 2009-02-12

Family

ID=37461427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008528051A Withdrawn JP2009506547A (ja) 2005-08-26 2006-08-23 撮像装置での垂直方向ブルーミング防止制御およびクロストーク軽減のためのBtFried添加領域

Country Status (7)

Country Link
US (1) US20070045668A1 (ja)
EP (1) EP1929530A1 (ja)
JP (1) JP2009506547A (ja)
KR (1) KR20080037108A (ja)
CN (1) CN101292356A (ja)
TW (1) TWI314359B (ja)
WO (1) WO2007024819A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017519368A (ja) * 2014-06-13 2017-07-13 ニュー イメージング テクノロジーズ C−mos光電電荷転送セル及びそのようなセルのセットを含むアレイセンサ

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080138926A1 (en) * 2006-12-11 2008-06-12 Lavine James P Two epitaxial layers to reduce crosstalk in an image sensor
KR100976886B1 (ko) * 2006-12-22 2010-08-18 크로스텍 캐피탈, 엘엘씨 부동 베이스 판독 개념을 갖는 cmos 이미지 센서
US20080217659A1 (en) * 2007-03-06 2008-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method To Reduce Cross-Talk and Blooming For Image Sensors
US20080217716A1 (en) * 2007-03-09 2008-09-11 Mauritzson Richard A Imaging apparatus, method, and system having reduced dark current
US7763837B2 (en) * 2007-11-20 2010-07-27 Aptina Imaging Corporation Method and apparatus for controlling anti-blooming timing to reduce effects of dark current
US20090166684A1 (en) * 2007-12-26 2009-07-02 3Dv Systems Ltd. Photogate cmos pixel for 3d cameras having reduced intra-pixel cross talk
KR20090098230A (ko) * 2008-03-13 2009-09-17 삼성전자주식회사 누설전류를 감소시킨 시모스 이미지 센서
US20090243025A1 (en) * 2008-03-25 2009-10-01 Stevens Eric G Pixel structure with a photodetector having an extended depletion depth
KR101534544B1 (ko) * 2008-09-17 2015-07-08 삼성전자주식회사 에피 층을 갖는 픽셀 셀을 구비한 이미지 센서, 이를 포함하는 시스템, 및 픽셀 셀 형성 방법
JP2010212319A (ja) 2009-03-09 2010-09-24 Sony Corp 固体撮像装置、電子機器および固体撮像装置の製造方法
TWI425629B (zh) * 2009-03-30 2014-02-01 Sony Corp 固態影像拾取裝置及其製造方法,影像拾取裝置及電子裝置
US8072041B2 (en) * 2009-04-08 2011-12-06 Finisar Corporation Passivated optical detectors with full protection layer
US7875918B2 (en) 2009-04-24 2011-01-25 Omnivision Technologies, Inc. Multilayer image sensor pixel structure for reducing crosstalk
US20110068423A1 (en) * 2009-09-18 2011-03-24 International Business Machines Corporation Photodetector with wavelength discrimination, and method for forming the same and design structure
JP5971565B2 (ja) * 2011-06-22 2016-08-17 パナソニックIpマネジメント株式会社 固体撮像装置
GB201302664D0 (en) * 2013-02-15 2013-04-03 Cmosis Nv A pixel structure
US9070802B2 (en) * 2013-08-16 2015-06-30 Himax Imaging, Inc. Image sensor and fabricating method of image sensor
KR102460175B1 (ko) 2015-08-21 2022-10-28 삼성전자주식회사 쉐어드 픽셀 및 이를 포함하는 이미지 센서
FR3057396B1 (fr) * 2016-10-10 2018-12-14 Soitec Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
EP3422424B1 (en) * 2017-06-27 2022-09-07 ams AG Semiconductor photodetector device with protection against ambient back light
US11393866B2 (en) * 2019-09-30 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an image sensor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971065A (en) * 1975-03-05 1976-07-20 Eastman Kodak Company Color imaging array
JP2793085B2 (ja) * 1992-06-25 1998-09-03 三洋電機株式会社 光半導体装置とその製造方法
KR100298178B1 (ko) * 1998-06-29 2001-08-07 박종섭 이미지센서의포토다이오드
US6218691B1 (en) * 1998-06-30 2001-04-17 Hyundai Electronics Industries Co., Ltd. Image sensor with improved dynamic range by applying negative voltage to unit pixel
US6140630A (en) * 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
US6376868B1 (en) * 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
US6310366B1 (en) * 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6326652B1 (en) * 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
US6204524B1 (en) * 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
US6333205B1 (en) * 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
JP2001060680A (ja) * 1999-08-23 2001-03-06 Sony Corp 固体撮像素子およびその製造方法
JP4419238B2 (ja) * 1999-12-27 2010-02-24 ソニー株式会社 固体撮像素子及びその製造方法
JP2002203954A (ja) * 2000-10-31 2002-07-19 Sharp Corp 回路内蔵受光素子
US6783900B2 (en) * 2002-05-13 2004-08-31 Micron Technology, Inc. Color filter imaging array and method of formation
JP3840203B2 (ja) * 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
KR100523671B1 (ko) * 2003-04-30 2005-10-24 매그나칩 반도체 유한회사 이중 게이트절연막을 구비하는 씨모스 이미지 센서 및그의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017519368A (ja) * 2014-06-13 2017-07-13 ニュー イメージング テクノロジーズ C−mos光電電荷転送セル及びそのようなセルのセットを含むアレイセンサ

Also Published As

Publication number Publication date
WO2007024819A1 (en) 2007-03-01
TW200715545A (en) 2007-04-16
EP1929530A1 (en) 2008-06-11
TWI314359B (en) 2009-09-01
US20070045668A1 (en) 2007-03-01
CN101292356A (zh) 2008-10-22
KR20080037108A (ko) 2008-04-29

Similar Documents

Publication Publication Date Title
JP2009506547A (ja) 撮像装置での垂直方向ブルーミング防止制御およびクロストーク軽減のためのBtFried添加領域
US7763913B2 (en) Imaging method, apparatus, and system providing improved imager quantum efficiency
US7312431B2 (en) CMOS imaging for ALC and CDS
US7534691B2 (en) Isolation structures for preventing photons and carriers from reaching active areas and methods of formation
KR100875812B1 (ko) 저장 게이트 화소 구조의 제조 방법
US6908839B2 (en) Method of producing an imaging device
US7880257B2 (en) Image sensors including photoelectric converting units having multiple impurity regions
EP1897141B1 (en) Buried conductor for imagers
US20060255372A1 (en) Color pixels with anti-blooming isolation and method of formation
US20070108476A1 (en) Imager with reflector mirrors
US20050045926A1 (en) Supression of dark current in a photosensor for imaging
US20070246788A1 (en) N-well barrier pixels for improved protection of dark reference columns and rows from blooming and crosstalk
US7704782B2 (en) Method of forming pixel cells with color specific characteristics

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100804

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100804