TWI311213B - Crystallizing method for forming poly-si films and thin film transistors using same - Google Patents

Crystallizing method for forming poly-si films and thin film transistors using same Download PDF

Info

Publication number
TWI311213B
TWI311213B TW093140572A TW93140572A TWI311213B TW I311213 B TWI311213 B TW I311213B TW 093140572 A TW093140572 A TW 093140572A TW 93140572 A TW93140572 A TW 93140572A TW I311213 B TWI311213 B TW I311213B
Authority
TW
Taiwan
Prior art keywords
layer
film
polycrystalline
amorphous
region
Prior art date
Application number
TW093140572A
Other languages
English (en)
Other versions
TW200624911A (en
Inventor
Chia-Tien Peng
Chih-Hsiung Chang
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW093140572A priority Critical patent/TWI311213B/zh
Priority to US11/314,004 priority patent/US8034671B2/en
Publication of TW200624911A publication Critical patent/TW200624911A/zh
Application granted granted Critical
Publication of TWI311213B publication Critical patent/TWI311213B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

Ι3Π213 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種多晶矽薄膜之製造方法，特別是關於— 種促進非晶矽薄膜結晶以形成多晶矽薄膜及薄膜電晶之 法。 【先前技術】 ，在液晶顯示器的製造中，多晶石夕材料具有許多優於非晶石夕 才料的特性。多晶石夕具有較大的晶粒(grain)，使得電子在多晶 矽中容易自由移動’所以多晶矽的電子遷移率(m〇bility)高於g 晶矽。以多晶矽製作的薄膜電晶體，其反應時間比非晶矽薄臈 電晶體快。在相同解析度的液晶顯示器中，使用多晶矽薄膜電 晶體(poly-Si TFT)者所佔用的基板面積可以比使用非晶矽薄 膜電晶體者小，而提高液晶面板的開口率。在相同的亮度下， 使用多晶矽薄膜電晶體的液晶顯示器(p〇ly_Si TFT Lcd)可以 採用低瓦數的背光源，達到低耗電量的要求。因此，多晶矽的 晶粒大小為影響薄膜電晶體效能的主要因素。 目前在基板上製作多晶矽薄膜大多利用低溫多晶矽製程 (Low Temperature Poly-Silicon，LTPS)。低溫多晶矽製程是以準 分子雷射(Exdmer Laser)作為熱源。當雷射光照射(irradiate)於 具有非晶矽薄膜的基板上，非晶矽薄膜吸收準分子雷射的能量 而轉變成為多晶矽薄膜。 請參照圖1A及圖1B，係為習知的多晶矽薄膜製造方法。 ^圖1A所示，一基板10具有一氮化物層u形成於<其上。一 氧化物層12形成於氮化物層11之上。隨後一非晶石夕薄膜13 藉由化學氣相沉積(CVD)或濺锻法(sputtering)形成於蟄化物® 12之上。如圖1B所示，以準分子雷射15照射非晶矽薄膜^ 使其結晶成為一多晶石夕薄膜14。為了獲得較大的晶粒，準分 5 1311213 子田射15的能量必須使非晶矽薄膜13幾乎完全熔解(meit)。 ，許未熔解(non-melted)的非晶矽顆粒殘留於氧化物層12與非 曰^矽薄膜,13之介面。已熔解的非晶矽薄膜利用未熔解的非晶 矽顆粒作為晶種(crystallization seed)結晶成為多晶矽薄膜14。 然而’準分子雷射係為一種脈衝雷射㈣sel㈣，其每個 脈衝的能量密度(energy density)皆有些許差異。若能量斑产 晶種數目減少，並使晶粒小且均勻性 ί it方法之結晶方向不定，故產生的晶界(g—dmy) ίϊ數目均難以控制，且雷射源的輸出能量固定，若要提高 則必須將結晶能量降低，然後利用光學系統將雷射放大 (曰enlace hnebeam㈣。除此之外，若晶界的數自多，會使多 曰曰石夕薄膜電晶體的電氣特性(electrical characteristics)較差。 曰士ΐ上所述’ f知的方法未能控制晶界數目與位置，導致姓 無法降低結晶過程中準分子雷射所需提供ί ::薄膜：j 1 本案發明人遂提出一種可改進上述缺點的多 曰日夕潯膜衣le方法，並且應用於製造薄膜電晶體。 【發明内容】 本么明之主要目的係在於提供一種多薄 ==均膜二，程中減少晶界一—= -活提供-種薄膜電晶體製程’係利用 提供—種多㈣薄膜之製造方法。首先，形成-接著上二其中該活化層之材料係包含石炭、氫及石夕。 ’ ν曰矽薄膜於該活化層上。以及，對該非晶矽薄膜 6 I3ll2l3 實，一回火程序以形成該多晶矽薄膜。上述結晶方法用於製造 费薄膜電晶體，至少包括一活化層形成於該基板上。一阻障層 覆蓋於該活化層上。一多晶矽層形成於該阻障層上，並包含— 通道區位於該活化層與該阻障層重疊部分之上，以及一源極區 及一汲極區位於該通道區兩側。一閘極絕緣層形成於該多晶矽 層之上’且疋義於該通道區之内。一閘極金屬，形成於該閘極 絕緣層之上。 【實施方式】 兹配合圖示詳述本發明「多晶矽薄膜製造方法及具有該多 晶矽薄膜之薄膜電晶體及其製造方法」，並列舉較佳實施例說 明如下： 請參照圖2A，係為實施多晶矽薄膜製造方法所需的基本 結構。為了達到降低雷射結晶能量之目的，一基板2〇上至少 必須具有一活化層21以及一位於活化層21上的非晶矽薄膜 22。對非晶矽薄膜22施以一回火程序後，非晶矽結晶變成多 晶石夕。所獲得的多晶石夕晶粒大小(grain size)對雷射結晶能量的 關係圖係如圖2B所示。 請參照圖2B，曲線23係為雷射光照射「基板 /SiN500A/SiO1500A/非晶矽500A」之由下而上排列結構後， 所形成的多晶石夕晶粒大小(grain size)對雷射結晶能量的關係 圖。曲線24係為雷射光照射「基板/活化層2〇〇〇A/SiO 1500 A /非晶矽500 A」之結果。曲線25係為雷射光照射「基板/活化 層2000A/SiO500 A/非晶矽500 A」之結果。曲線26係為雷射 光照射「基板/活化層2000A /非晶矽500 A」之結果。比較曲 線23與其他三條曲線，顯示在未使用活化層之狀況下，所需 雷射光能量較高，且晶粒大小在3000A以下。比較曲線24、 25及26,顯示SiO厚度愈大’則必須提供愈高的雷射光能量’ 且獲得的晶粒較小。比較曲線23與26，可發現以活化層取代 7 1311213
SiN ’且直接接觸非晶矽薄臈時，可降低雷射能量約3〇〜4〇%。 層由此=低=量照射非晶樓時’樹 值得厂提的是，當製作薄膜電晶體時，使用本發明 層取代SiN有助於提高薄膜電晶體的光穿透 昭 顯示在大部分的可見級長顧中，活化層穿透、
SiN及SiOx之重疊結構層。 牙料间於 參^3A:3C ’係為本發明之乡㈣_之製造方法 不思，。百先’形成-圖案化之活化層31於一基板3〇上，且 31之材料係包含碳、氫及石夕或是以Si〇x為主結構，碳 則鍊結構。接著，形成—非晶_ 3 曰30Λ，其與活化層31重疊之部分定義為一 ^區 -溫声差日32實施一回火程序使通道區321内外形成 量。二頁曰曰1 上述回火程序通常以準分子雷射提供能 ί曰^ 圖2Β可發_非晶石夕薄膜32結晶成 3丨龜#刪賴，則活化層 之係為圖冗之俯視圖。於結晶過程中，圖示 45:=二=界::曰曰界的左右側具有溫度梯度，使該部 時向中央成長’直到結晶停止 而均勺之曰叙:固如此，晶界位置規則而集中，可長成大 二;常明可知，以本發明之方法所 於後3A之結構形成後，為避免活化層31 雜質至上方之非晶條32中，可在 層31 #而/ 、甘士剐先形成一阻障層(barrier layer)33於活化 1表面上。其中’轉層33的材料可為si〇x。 1311213 請參照® 3F，為了使通道區321⑽形成更明 ^，進而使側向長晶更有效率，可移除部分位於活化層 方之非晶石夕薄膜32以減少圖3C所示之非晶石夕薄 上 切内之非晶料膜32厚度薄於通^= ^之 =的非砂薄膜32。值得—提的是，阻障層33並非 好日日粒、控制結晶方向或降低雷射結晶能量之必要構造。乂 請^照圖4A-4G’係為依據本發明之薄膜電晶體製造方 f。百先’形成-活化層41於-基板40上。以〇2電聚餘 移除部分活化層41，使未移除之部分留在—預定區域中5 成一阻障層42於活化層41與基板40之上。觭徭报忐,,^ 石夕薄膜43於阻障層42上，其位於活化層41 為薄膜電晶體之通道區43卜通道區431關分別為一源極區 432及一汲極區433。對非晶矽薄膜43實施一回火程序使通道 區4 31内外形成一溫度梯度而由通道區4 3丨端邊朝向中央結晶 成一多晶矽薄膜44。接著，形成一閘極絕緣層45於多晶矽g 膜44之上。之後，形成一閘極金屬46於閘極絕緣層45之上； 之後，形成一絕緣層49於該閘極金屬46以及該多晶矽薄膜 44之上，邊絕緣層49對應該源極區432及該沒極區433有兩 開口（未標示）。最後，形成一源極金屬47於該源極區432内 及一汲極金屬48於該汲極區433内且藉由該開口與該多晶矽 薄膜44連接。其中’阻障層42的材料亦可為Si〇x。 請參照圖4H，若圖4E所示之結構於實施回火程序前，以 一光罩定義非晶石夕薄膜43使該通道區431向下略為凹陷，使 其马·度較源極區432及>及極區433薄。值得一提的是，上述活 化層材料可為含氧原子或;s夕原子或同時含有氧及石夕原子之有 機物’例如：MSQ ’其結構式如圖5所示或是以§i〇x為主結 構’碳及氫為側鍊結構，在450°C以上之高溫環境中MSQ仍 具有熱穩定性，因此可耐受準分子雷射之高溫。上述回火製程 係以準分子雷射提供介於200_400mj/cm2之間的能量。 1311213 祕請H為依據本發明之方法所形成之薄膜電晶體 結構。圖^薄膜電晶體形成於一基板4〇上，係由一活化層 早42、—多晶梦層44、—閘極絕緣層45以及一閘 極，二^^層49、一源極金屬47及一沒極金屬 ; ί石係、位於基板40上，其上並覆蓋阻障層 42。夕^夕層44則位於阻障層42上，包含一通道區431位於 活Sit ίΓΓ層42重疊部分之上，通道區431兩侧分別為 一广極1^4日32，一沒極區433。上述多晶石夕層44之晶粒大於 通道區431之端邊。閘極絕緣層45形成於 多曰曰石夕層44之上’且定義於通道區431内的多晶石夕層44之 上。閘極金屬46則利用閘極絕緣層45及絕緣層49盘下方的 多曰:曰石夕層44及兩側的源極金屬47及汲極金屬48區隔。源極 金屬47及汲極金屬48係分別形成於源極區432與沒極區纽 ^並耩由絕緣層49之兩開口（未標示)與該多晶石夕層44連 接0 &本發^所提供的乡㈣細之製造方法，與習知技術相互 比較時’更具備下列特性及優點： 1.=用活化層取代氮化層(SiN)，以提高薄膜電晶體之光穿透 率。 2·利用活化層的低熱傳導特性，可降低非晶秒結晶過程中， 雷射光所需提供的能量。 3.在侧向結晶的同時，可控制晶界的數目及晶粒的均勻。 、、综上所述，本案不但在技術思想上確屬創新，並能較習用
法增進上述功效’應已充分符合新穎性及進步性之法定明 專利要件。 X 、上列詳細說明係針對本發明較佳實施例之具體說明，惟上 例並獅以_本發明之翻棚，凡未麟本發明技 神所為之等效實施或變更，均應包含於本案之專利範圍 10 1311213 中。 【圖式簡單說明】 本發明的較佳實施例將於說明文字中辅以下列圖形做更 詳細的闡述： 圖1A-1B係為習知的多晶矽薄膜製造方法； 圖2 A係為實施本發明多晶矽薄膜製造方法所需的基 構； 、口 圖2B係為多晶矽晶粒大小(grain size)對雷射結晶能量的 關係圖； 圖2C係為活化層的光穿透率與SiN& Si〇x重疊結構層的 光穿透率曲線圖； 圖3 A JC係為本發明之多晶梦薄膜之製造方法示意圖； 圖3D係為圖3C之俯視圖； 石夕薄據本發明之方法，形成—轉層於活化層與非晶 、圖3F係為依據本發明之方法，湘-光罩 膜 使通道區内之非晶;εγ輪厚度較兩㈣； 、 圓4 A-4G係為依據本發明之薄膜 圖4Η係為依據本發明之方法 一’
晶_使_㈣咏辑度細7^.細之非 圖5係為MSQ結構式； ^H 圖6係為依據本發明之方法所形成之Μ結構。 【主要元件符號說明】
11 1311213 12 氧化物層 41 活化層 13 非晶秒薄膜 42 阻障層 14 多晶石夕薄膜 43 非晶矽薄膜 15 準分子雷射 431 通道區 20 基板 432 源極區 21 活化層 433 >及極區 22 非晶碎薄膜 44 多晶矽薄膜 30 基板 45 閘極絕緣層 31 活化層 46 閘極金屬 32 非晶秒薄膜 47 源極金屬 321 通道區 48 汲極金屬 49 絕緣層 12

Claims (1)

  1. 611213 ) 十、申請專利範圍： 9 h 了種多晶矽薄膜之製造方法，包括： 碳、Ur夕活化層於—基板上，其中該活化層之材料係包含 形，一非晶矽薄膜於該活化層上；以及 1對該非晶㊉薄膜實施-回火程序⑽賴乡轉_，龙 中該活化層之材料係以si0x為主結構，碳及氫為側'、 其中该回火程序係為一雷射程序。 2.如申睛專利範圍第1項所述之方法，更包括圖案化該活 曰石上ΐ申，專利範圍第1項所述之方法，更包括圖案化該非 日日矽潯臊猎以改變其厚度。 许 4.如申請專利範圍第1項所述之方法，更包 層於該活化層絲非晶_獻間。 成㈣早 如申請專利範圍第1項所述之方法’其中上述回火程庠 係對該非晶矽薄膜施以約150-450mj/cm2的能量。 & 了種薄膜電晶體製造方法，該方法包括： 形成—圖案化之活化層於一基板上，其中該活化層之材料 係0含碳、氫及石夕； 形成~非晶矽薄膜於該活化層上； 一夕1該ΐ晶矽薄膜實施一回火程序使該非晶矽薄膜結晶成 二夕f曰2薄膜，其中該多晶石夕薄膜位於該活化層上方之部分定 義為該薄膜電晶體之通道區，該通道區兩側分別為一源極區及 一汲極區； 形成一閘極絕緣層於該多晶矽薄膜之上； 形成一閘極金屬於該閘極絕緣層之上； 形成一絕緣層於該閘極金屬以及該多晶矽薄膜之上； 形成兩開口於該絕緣層内並對應該源極區及該汲極區；以 13 1311213 區及極金屬及—&極金狀該絕緣層上對應該源極 層之由該㈣該多晶矽薄膜連接，其中該活化 火程序係、為!L“f。結構，碳及氫為側鍊結構，其中該回 膜範圍第6項所述之方法’於形成該非晶石夕薄 板之層之則’更包括形成一阻障層於該活化層與該基 於‘ΐ Γί i利範圍第6項所述之方法，更包括移除部分位 、肩/舌化層上方之非晶矽薄膜。 火程9序圍第6項所述之方法，其中上述實施該回 人％序之步驟包含提供一準分子雷射。 序俜1二如非利範圍第6項所述之方法，其中上述回火程 序糸對忒非θ3矽薄膜施以約200-400mj/cm2的能量。 ^•、-種薄膜電晶體’形成於—基板上，包括： 形献絲板上’脑化層之材漏包含碳、 構細b狀㈣係_x為主結構，碳及氫為 活傾上二广通道區位於該 通道區兩側； —源極區及—汲極區位於該 區之内閘極緣層’喊於該多砂層之上，且定義於該通道 一閘極金屬，形成於該閘極絕緣層之上； 極區金屬與該多晶發層上且對應該源 -源極麵，職於制緣層上且職 開口與該多晶矽層連接；以及 ”匕猎由°亥 一汲極金屬，形成於該絕緣層上且 開口與該多晶矽層連接。 ^匕猎由》亥 14 1311213 12. 如申請專利範圍第11項所述之薄膜電晶體，更包括一 阻障層，覆蓋於該活化層與該多晶石夕層之上。 13. 如申請專利範圍第11項所述之薄膜電晶體，其中該通 道區之多晶石夕層係薄於該源極區或該汲極區之多晶矽層。 14. 如申請專利範圍第11項所述之薄膜電晶體，其中該活 化層之材料更包含氧原子。 15. 如申請專利範圍第11項所述之薄膜電晶體，其中上述 多晶砍層之晶粒大於0.4 /z m。 16. 如申請專利範圍第11項所述之薄膜電晶體，其中上述 多晶矽層之晶界位於該通道區之端邊。 15
TW093140572A 2004-12-24 2004-12-24 Crystallizing method for forming poly-si films and thin film transistors using same TWI311213B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW093140572A TWI311213B (en) 2004-12-24 2004-12-24 Crystallizing method for forming poly-si films and thin film transistors using same
US11/314,004 US8034671B2 (en) 2004-12-24 2005-12-22 Polysilicon film, thin film transistor using the same, and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093140572A TWI311213B (en) 2004-12-24 2004-12-24 Crystallizing method for forming poly-si films and thin film transistors using same

Publications (2)

Publication Number Publication Date
TW200624911A TW200624911A (en) 2006-07-16
TWI311213B true TWI311213B (en) 2009-06-21

Family

ID=36612219

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093140572A TWI311213B (en) 2004-12-24 2004-12-24 Crystallizing method for forming poly-si films and thin film transistors using same

Country Status (2)

Country Link
US (1) US8034671B2 (zh)
TW (1) TWI311213B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037066B (zh) * 2014-06-25 2017-05-31 深圳市华星光电技术有限公司 定义多晶硅生长方向的方法
US10964811B2 (en) 2019-08-09 2021-03-30 Micron Technology, Inc. Transistor and methods of forming transistors
US11024736B2 (en) 2019-08-09 2021-06-01 Micron Technology, Inc. Transistor and methods of forming integrated circuitry
US11637175B2 (en) 2020-12-09 2023-04-25 Micron Technology, Inc. Vertical transistors

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1244891C (zh) * 1992-08-27 2006-03-08 株式会社半导体能源研究所 有源矩阵显示器
US5970384A (en) * 1994-08-11 1999-10-19 Semiconductor Energy Laboratory Co., Ltd. Methods of heat treating silicon oxide films by irradiating ultra-violet light
JPH1050607A (ja) * 1996-07-31 1998-02-20 Sony Corp 半導体装置の製造方法
DE19848828C2 (de) * 1998-10-22 2001-09-13 Infineon Technologies Ag Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
JP4463374B2 (ja) 2000-03-27 2010-05-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW452892B (en) * 2000-08-09 2001-09-01 Lin Jing Wei Re-crystallization method of polysilicon thin film of thin film transistor
JP3516941B2 (ja) * 2000-11-30 2004-04-05 キヤノン販売株式会社 半導体装置及びその製造方法
JP2002231628A (ja) * 2001-02-01 2002-08-16 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
TW574753B (en) * 2001-04-13 2004-02-01 Sony Corp Manufacturing method of thin film apparatus and semiconductor device
DE10120520A1 (de) * 2001-04-26 2002-11-14 Infineon Technologies Ag Halbleiterbauelement und Herstellungsverfahren
TW501286B (en) 2001-06-07 2002-09-01 Ind Tech Res Inst Polysilicon thin film solar cell substrate
US20030155572A1 (en) * 2002-02-19 2003-08-21 Min-Koo Han Thin film transistor and method for manufacturing thereof
JP4920872B2 (ja) * 2002-03-28 2012-04-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ナノワイヤの製造方法
US7192533B2 (en) * 2002-03-28 2007-03-20 Koninklijke Philips Electronics N.V. Method of manufacturing nanowires and electronic device
TW574448B (en) * 2002-09-24 2004-02-01 Au Optronics Corp Method for fabricating a polysilicon layer
KR20040054441A (ko) * 2002-12-18 2004-06-25 한국전자통신연구원 반도체 소자의 버퍼 절연막 형성 방법 및 이를 이용한박막 트랜지스터 제조 방법
TW200411726A (en) * 2002-12-31 2004-07-01 Au Optronics Corp Method for cleaning silicon surface and method for producing thin film transistor using the cleaning method
TW573364B (en) * 2003-01-07 2004-01-21 Au Optronics Corp Buffer layer capable of increasing electron mobility and thin film transistor having the buffer layer
TWI222752B (en) * 2003-03-07 2004-10-21 Au Optronics Corp Method for manufacturing a thin film transistor
TW578310B (en) * 2003-04-02 2004-03-01 Au Optronics Corp Low temperature poly silicon thin film transistor and method of forming poly silicon layer of the same
TWI227565B (en) * 2003-04-16 2005-02-01 Au Optronics Corp Low temperature poly-Si thin film transistor and method of manufacturing the same
WO2004110745A1 (ja) * 2003-06-11 2004-12-23 Sharp Kabushiki Kaisha 機能性有機薄膜、有機薄膜トランジスタ及びそれらの製造方法
TWI362231B (en) * 2003-11-21 2012-04-11 Semiconductor Energy Lab Display device

Also Published As

Publication number Publication date
TW200624911A (en) 2006-07-16
US8034671B2 (en) 2011-10-11
US20060141684A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
TWI227912B (en) Manufacturing method for crystal semiconductor material and manufacturing method for semiconductor device
TWI224868B (en) Method of forming poly-silicon thin film transistor
TW595003B (en) Thin-film transistor and method for manufacturing same
TW200406845A (en) Method for fabricating a polysilicon layer
JP2009295996A (ja) 薄膜トランジスタ
TW200832714A (en) Fabricating method for low temperatyue polysilicon thin film
JP2006060185A (ja) 薄膜トランジスタの製造方法
JP2007184562A (ja) 多結晶シリコンフィルムの製造方法及びそれを適用した薄膜トランジスタの製造方法
JP2005197656A (ja) 多結晶シリコン膜の形成方法
WO2015192558A1 (zh) 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
TW200840054A (en) Method of semiconductor thin film crystallization and semiconductor device fabrication
TWI311213B (en) Crystallizing method for forming poly-si films and thin film transistors using same
TWI285783B (en) Poly silicon layer structure and forming method thereof
WO2007116917A1 (ja) ３次元半導体デバイスの製造方法
JP4165305B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JP2009016667A (ja) 薄膜半導体装置及びその製造方法と表示装置
JP4316149B2 (ja) 薄膜トランジスタ製造方法
TWI233457B (en) Method of forming poly-silicon crystallization
KR100728151B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JPH10125923A (ja) 半導体素子及びその製造方法
CN107611140A (zh) 低温多晶硅阵列基板及制作方法、显示面板
TW200814163A (en) Semiconductor thin film, thin film transistor, method of manufacturing the semiconductor thin film, method of manufacturing the thin film transistor, and manufacturing device of semiconductor thin film
JP2009246235A (ja) 半導体基板の製造方法、半導体基板及び表示装置
JP2000068515A (ja) 薄膜半導体装置の製造方法
JP2006237042A (ja) レーザーアニール装置、これを用いた半導体薄膜の製造方法、および薄膜トランジスター

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees