TWI310600B - Integrated circuit arrangement having a plurality of conductive structure levels and capacitor, and method - Google Patents

Integrated circuit arrangement having a plurality of conductive structure levels and capacitor, and method Download PDF

Info

Publication number
TWI310600B
TWI310600B TW095134498A TW95134498A TWI310600B TW I310600 B TWI310600 B TW I310600B TW 095134498 A TW095134498 A TW 095134498A TW 95134498 A TW95134498 A TW 95134498A TW I310600 B TWI310600 B TW I310600B
Authority
TW
Taiwan
Prior art keywords
component
interconnect
substrate
adjacent
layer
Prior art date
Application number
TW095134498A
Other languages
English (en)
Other versions
TW200742021A (en
Inventor
Hommel Martina
Koerner Heinrich
Schwerd Markus
Seck Martin
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of TW200742021A publication Critical patent/TW200742021A/zh
Application granted granted Critical
Publication of TWI310600B publication Critical patent/TWI310600B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

1310600 九、發明說明： 丰备明疋關於一種且有一 例而言，-種具有-基二置，舉 的積體電路裝置；特別/、“二個直接連續導電結構層 4
或是所謂_基板導體基板’ ::，金’例如含有__於6:^ 合金=二:，子比例高於_或高於_銅 屬也同樣適=電化層；而其他的金 、¥電、、，。構，例如經摻雜的半導體材料。 在導電結構中，用於側向電流傳輪的互連 (血_麵）與所謂的通道（via 接觸(_0是不同的。在此情形中，垂 域的方向（法線方向），其中集成半i體組 要區域中；或者是，垂直是表示與所述 2線方向姉的方向。_是表轉橫向於所述法線方 向、或是與所述法線方向呈90。之角度的方向。 各導電結構層包含排列在-層或一平面中的多重導電 結構’因此現代的平坦化方式，例如CMP (化學機械拋光) 方法i會在導f結構狀敲生本質上為平坦的界面。然 而’當在製造容限（tolerance)過程中無法完全使平坦化平 垣時，也會對導電結構層進行命名；這些個別層可由其他 的結構特徵予以彼此區別，舉例而言，由導電結構層之間 的特定内層、或是由層底部區域與基板主要區域之間的特 疋距離加以區別。在此情形中，不同詹的特定距離之間的 5 Ι31Ό600 、異疋導龟結構層的底部區域的空間位置的製造容限的至 ^、兩彳《大或至少二倍大，其中具有所述底部區域的互連即 排列於其中。 土各導電結構層包含靠近基板的至少一底部區域，以及 • 絲基域—卿區域；所述底部n域的法線方向與基板 , 主要區域的法線方向相反，亦即所述區域包含半導體組 件，例如電晶體。 所述導電結構層其巾之—的導電結構的頂部區域各自 位於=述導電結構層的層頂部區域中，舉例而言，所述屬 頂部區域是-平面。所述導電結構層射之—的導電結^ 的底邠區域各自位於所述導電結構層的層底部區域中，舉 例而。所述層底部區域也是一平面。平面層頂部區域、 或平面層底部區域的偏離是由於例如相鄰的導電結構層的 導電結構相互嚙合（intermeshing)而產生。 • 在導電結構層的層頂部區域與層底部區域之間沒有中 ^ 辦域以供所述轉體結構層的㈣結構卿區域或底部 , 區域制於其中’因此，制是經由雙重紋職術（dual damascenetechnique)而產生的導電結構，是排列在不同的 導電結構層中；此外，利用單—时丨 』用早紋刻方法或所謂的削減 (SUbtmCtlVe)方法也可產生導電結構層，其中，在圖樣化 』間再人自；^產生的導電結構層移除導電材料，例如腿 (反應性離子蝕刻）方法。 一排列了各導電結構層的導電結構的層或平面與基板平 1310600 通道触人有互遠^ ^ (wiring)是專門包含通道的 有互連的互連層的—種替代使用方式，且如果 ==也可_或所謂的平墊的替 結構層種裝置疋專用於特別是電路裝置的内導電 體電說明一種具有-金屬化層的積 新_的可是’其開啟了 件的製造:鱗，本發爾有被動組 要申請專利範圍中。勉”進—步發展則說明於次 至少一線路 接連、、只的導電結構層各包含 的長度至連;在，^ 量於其側向料長度與寬度皆測 擇例之一的最小互連寬度做為參’則選 其與間’電流會流經線路互連，且 、：，裝置的填充結構或其他辅助結構不同。 之間二道ΐ=電具有排列在兩綠路互連層 體長度、;鄰導電結構層的互連沿著其整 為寬度的==區，(例如:沿-區段，其長度 )而被此相鄰排列時，便可利用簡單的方 7 Ι3Γ0600 式來製造具有較高品質因子的線圈（coil)、具有低接觸電 阻的電容器、具有低非反應性電阻的操作電壓線路、共轴 線路以及其他的被動組件。 此外，在一配置中，當所述三個金屬化層各包含於其 相較於整體長度之短區段上（例如，僅在其末端處）與其 9
他金屬化層的導電結構相鄰的互連時，本發明的電路裝置 具有突出的電性性質；在此情形中，「短」表示例如小於相 關導電結構中的互連整體長度的三分之一、甚至十分之 一，在所述區段之間具有一個所有側邊皆與介電質相鄰的 區段。 在所述配置中，所述三個導電結構層的中間者包含一 中間線路互連；在所述三個導電結構層中，離基板最遠的 導電結構層包含-遠離基板的線路互連；在所述三個導電 最靠近基板的導電結構層則包含-靠近基板的 、、、 。所述巾間線路互連、所述遠離基板的線路互連、 ==的線路互連各具有一區段，其頂部區域 金屬化層的導電結構相鄰；所述區 至少是區段寬度、或區段寬度的兩倍為 :==^五十倍。在各獅路互連處具有 方的二列在相關導電結構層下 方的，的任何導電：二而相鄰，而非經由上 述線路互連僅、麵由直接拼列在上方的導電結構層 8 Ϊ310600 而非經由下方的導電結構層 的至少兩個導電結構而相鄰 的任何導電結構而相鄰； 的至少所互連僅、經由直接排列在底下的導電結構層 構與直接排列在上方的導電結構層的至 夕们導电結構而相鄰。 的長:ΐ:，:都與線路互連有關，其中所述線路互連 相二Γΐ度的五倍;在配置中，所述線路互連沿 ^個互連呈橫向延仲，例如:一互連延伸=於 :外兩互連則延伸於y方向;舉例而言，沿另一方向延 伸的互連為二個互連中的下方者、中間者、或上方者。 在下一配置中，戶斤述中間線路互連與遠離基板的線路 互連以及#近基㈣線路互連於接_域處相鄰，所述接 觸區域是以彼此侧向偏㈣方式加以排列；位於所述接觸 區域之間的是所述中間線路互連的一區段，其具有 區域，所述頂部區域不與遠離基板的線路互連相鄰，也不 與遠離基板的其他導電結構相鄰；所述中間線路互連且有 -底部區域’其不與#近基_聽互連_，也不與其 他導電結構相鄰。所述中間線路互連的區段的長度至少是 所述區段的寬度、或是其寬度的兩倍，較佳為所述寬度的 十倍以上。 由於不使用通道之故，便可以簡單方式確保電流經由 第-t間互連而於垂直方向與側向方向上自靠近基板的線 路互連傳輸至遠離基板的線路互連，或是以相反的方向進 9 1310600 行傳輸。 在另一發展中，除中間線路互連之外，所述三個導電 、=構層的巾間者還包含至少—巾間組件互連；在所述三個 —電：構層中，除了运離基板的線路互連之外，離基板最 遠的導電結構層還包含至少—遠絲板的組件互連；在所 述三個導電結構層中，除了靠近基板的線路互連之外，最 靠近基板的導電結構層還包含至少—靠近基板的組件互 連。所述巾敝件互連與所述雜基板的組件互連相鄰於 -組件區段’於所述組件區段處，所述巾間組件互連也盘 所述靠近基板馳件互連相鄰；輯區段的長度至少是區 段寬度（例如：最小寬度）的四倍、或至少是區段寬度的 十倍’甚至五十倍。因為具有這樣的結構，便可以簡單的 方式來製造被動組件，_是具有高品f因子的線圈、共 軸線、或疋考慮舰線彼辭行的錢路區段的其他具有 低非反應性電阻的線路、以及垂直雷曰 由於成本與製程的原因，紋刻日日架構所允許的徑跡 (track)區段有限（因碟形效應所致之寬度限制、成本盘 製程技術原因之厚度限制）。由於此一原因，且因歧. 面已經經由分離的通道而連接，因而所獲得的物理性質， 例如線圈的品質因子，便孙使財發日賊其發展例者良 好。 在另-發展中’所述三個導電結構層的各導電結構分 別包含銘、歧_原子含量比例為至少6Q% :在另一替 代例中，所述三個導電結構層的各導電結構分別包含銅、 10 1310600 量比例為至少6〇%。由此，便從這些就技 “b夠在製程上良好操控的材難得金屬化。 椹展，本發明的電路裝置的另—發展中，所述三個導電社 構層疋電路裝置的内部導： =，電叫特別是低-裝置= 各电結構層、通道層與互連層的不梅彡響。、 列在舉例而言，還有其他的導0電結構層排 。'構層也可w作為各包含通道纽相者的層。、 本發明也關於-種用於製造本發明的電 ==所r法中，所述三個導電結構層各經: 早紋刻方法加以製造；相較於雙重纹刻方 :撕驟，在-單-紋刻方法中，在沉積一或;= 、，g以開始各導電結構層的導電 曰二 微影步驟來圖樣化所述絕緣層或所述二二用二光 雙重紋刻方法d— , m緣層，相較於 (yie⑷ 執仃早—紋射法可產生較高的產率 種且ίί 種具有集成線圈的積體電路裳置、- 的積體;:;ϊ 置、以及—種具有電容器 方=讀4與互連相交胁其巾。_在-替代 路裝置-起集成在： 早日日基板上，.在多鱗續互連層中、 11 其可自 、“符 、“實 晶體” 其中
1310600 或在多數連續互連層上方或下方。 因此，本發日錢其發展顺出—種設 ㈣執行，且在“降低互連電阻” 口較尚要求的電流承載能力”、“ 現具有非常高品質因子 、二政…陡 等方面都具有良好^果㈣圏収f現垂直電 本發明或其發展例的解決方式提供了一種線路， 2於垂直電，輸的標準金屬化的分離通道被部分= -消除’並以單-紋刻架構的互連層加以取代 : 金屬層可於此-平财垂直或側向運載電流。 、本發明或其發展例可用於具有纹刻線路架構的所 導體技術（例如：銅金屬化、紹金屬化、鶴金屬化），而原 則上，也可以_架構（例如··从孤反應性離子’、 予以實現。 x 技術功效: 本發明或其發展例可在不同平面中產生互連，所產生 的互連具㈣馳大的區段，且目歧及因為消除了分離 的通道而具有概的餘；由此產生了各種其他技術功效： -一般而言，相較於標準金屬化，本發明可產生較高的 電流、以及/或較長的服務壽命、以及/或較高的操作溫度， 例如·對於所謂的主動性應用而言重要的特性。 _可明顯降低“焦耳加熱（Joule Heating)，，效應（亦 即因回知作溫度與散熱差所導致的互連加熱），這是因為對 相同的電流而言，因徑跡區段較大而可證實電流密度與其 12 Ί310600 ’主要在絕緣功 將可用電流密度 產生的熱會較低；即使是在9〇納米技術中 率總線（bus)互連中，“焦耳加熱準則” 限制在比純DC (直流）準則更大的範圍。 中可產生較高的電流密度。在習知金屬化 中，最大可料流密度通常受限於通道或通㊉互連接_ 域的電流承轉力。在本發_解決方式中，可依 擇平面之間的接觸區域。 而 、
-明顯降低“尺寸”效應的影響，在尺寸效應的影響 下，在低於100齡的尺度下，銅互連的電阻會大幅辦加’ 此效應於具有最小寬度的下方平財特職著；^由本 發明及其發制’即可卿降低尺寸效應的辟。這表示 特別是在·平面巾職生的Rc成分會達比標準架構^ 少的範圍，並可延緩或完全避免機械上不穩糾“超低^ (Ul㈣GWk) ’’介電質、或甚至是空朗_的產生 本發明或其發展例實現了 _㈣成組料被動組 件，其具有下列從未達成物理品質因子： 、、二由又t或二倍的先前互連平面而具有非常厚的金 屬層其可產生具有非常〶的品質因子的線圈，特別呈 有低串行電阻， 、_提供具有高品質因子的大區域電容，這是因基於層内 或層間的低串行與接觸電阻所致； ••第一次以高可信度實現絕佳的屏蔽共轴線路或即 (無線頻率）傳輪互連，例如高於1MHz或高於犯办。 相較於習知技藝者，本發明或其發展例實現了更可靠 13 *1310600 及更具成本效益的製程： -本發明或其發展例在極端情形中產生了一種架構，其 可專實現於單-紋刻轉巾，因此其包含了單―、多重重 複模組，其僅需要極少數的製程設置。 -在本發明或其發展财可拉或部分紐所使用的 位置或平面略去影響與_產率的製程，產率提高即 代表每一晶片的成本降低。 -可降低線路平面的整體數量，朗樣可降低成本。 可於^屬化内產生較高的堆疊密度（packing +饮）這疋由於接觸區域比習知技藝者更大所致；因此 不需要為了確保最小接娜域而產生不利於堆疊密度的偏 離（bias)或重疊（overlap)。 “一_ y以利用明顯較為簡單輕鬆的方式來產生所需的 通道，其於習知技藝中，通常是基於保證較高的 電流密度或基於增加產率之構躺行；亦即_是當使用 在X與y方向上具有最小尺寸的最低可能的分離通道時， 本發明不需另外增加面積。 、本發明或其發展例經由加大垂直尺寸而使得互連的 截面增大’由於側向尺寸也可縮小之故，而可節省面積。 本lx明或其發展例在設計上具有較高的自由度與 擇。 _π其可選擇性地結合於習知架構中（例如：傳統架構中 具有最小寬度的下方互連，新穎架構中的較高、全域性的 互連）。 14 1310600 ^ 在先前的分離通道平面中的互連侧向尺寸可以連續 、托方式加崎擇’並可於（賴）設計酬巾任意選擇。 s
-經由本㈣或其發酬，其可献結合或欽技術的 不同需求，例如在BiCMOS (雙極互補型金屬氧化物半導 體）技術中的“厚型，，與“薄型，，線路。 -本發明或其發展例使晶片上的電流分佈更佳且更均 -由於具有比習知技藝者更低的互連電阻，因此降低了 功率損失並減少了設計中所需的重複數量。 币〜-本發明或其發展例不會對互連中的Rc要素（電阻、 电谷）產生不利影響’所述虹要素將大幅限制整體性能。 重要的是，本發明或其發展鑛供了—觀未被提出的可 仃解決方式，崎低互連的電阻，又不會增加線路 面積與互連之間的垂直耦合。 -更緊密的考量甚至說明了本發明或其發展例對rc 要素的正面影響’例如：因子c不會隨互連 _生增加，且所產生的乘積RC會因此而甚至變得更^呈 尺寸效應的降低可產生較小的Rc乘積。 —-此外’在局部、祕的情形巾，主導的通常不是線路恭 容，而是欲鷄的電容，例如M0S電晶體的難電容，= 是因為電_降低以及因而Rc乘積變成_ i/d仍保持正 ，效應’·其中d是-金屬化層上的總互連厚度，或是在互 連加倍或三倍的_巾，d是指多數金魏層上的總互連厚 15 1310600 其不僅可實現於人為最佳化的“完全慣例，，佈局中， 也可以利用現行的線路構想而實現於合成的“半慣例，’區 塊中；因此，其可經由例如根據同一晶片的需求而設置n 層金屬層、或經由6層單一互連平面與5層通道平面（於 較低性能區塊中）、或經由4層加倍的互連平面與3層通道 層（於較低性能區塊中）而行。 由此說明了一種線路，其中在所有或在經選擇的平面 中，可部分、或完全省去主導垂直電流傳輸的標準金屬化 的分離通道，並以互連層加以取代；這表示相關的金屬層 可以在此層或此平面中垂直或侧向運載電流。 總之，本發明獲其發展例確實減少或解決了下列技術 問題： 避免線路變得複雜’或避免在大尺度的集成半導體系 、、充中所明的線路惨敗^丨如^血也叩^)，，； 降低線路電阻，特別是在電壓供應線路（功率分配） 與感應線圈的情形中； -降低RC要素，例如在總線系統的情形中； _降低由屏蔽影響線路，特別是經由3Ό (三維）線路， 例如共軸與RF互連，所致的輕合與串音情形； -降低組件或積體電路裝置的功率損失紐生的熱，特 別是在使用相對介電常數低於Μ或低於3 $ “低
質”時; _ I 降低在紐線路中所謂的“尺寸效應”，此效應將使 銅互連的非反紐電阻上升至大於純細的翻，其由於 16 1310600 早自90納米技術所達到的尺度所致。 -降低可靠度之損失’特別是由電流密度_/電阻_影響的 互連/通道轉換所產生者。 避免產率損失以及以製程窗（processwindows)’，所 ： 進行的複雜製程，其特別是經由降低產率限制通道的所需 ’ 數目與使用較低需求的“單一紋刻架構，，而行。 鲁 第1圖表示通過一積體電路裝置10的金屬化的區段 圖；所述區段是位於基板20社要區域的法線方向所在平 =中’所述基板包含錄集成組件，例如：集成雙極電晶 體或場效電晶體。 卡式座標系統12具有讀14、_ 16與_ 18 1圖所示區段是位於x_z平社；相較之下，基板 要區域是位於χ-y平面上。相_第2圖 戈 了座標系統112、212、312、412盘仍 ^刀職明 # 統12也同樣適用於各所述座標系統的位置且“的座標系 . 直接位於基板20上的電路裝置1〇勺入 • 22，所述接觸層以其是具有接觸K2、K4T 〇接觸層 與咖所述接觸 例而言，接觸Κ2至幻2是由鶴所形成二^之用。舉 於鶏的材料所製成的導電線路層，所觸、=了由不同 具有相同的側向尺寸。 觸2至幻2都 在接觸層22的製造期間施加一 例如由二氧化石夕所袁得者，經由光奶方^的絕緣層24， 出接觸Κ至Κ12的接觸孔至宅”式的輔助而蝕刻 縣層24令。接著沉積接觸 17 Ί310600 孔的襯層材料，然後沉積作為接觸K2至K12的金屬化； 接著進行例如CMP步驟，來移除接觸Κ至Κ12的接觸孔 外部的襯層材料與接觸材料。在平坦化之後，沉積一電絕 . 緣辅助層26，其厚度比絕緣層24的厚度薄’舉例而言，絕 ^ 緣層24的厚度是落於1㈧至5〇〇納米的範圍内，而辅助層 26的厚度則落於30納米至70納米的範圍内。辅助層26是 每 作為蝕刻終止層以及/或抗銅擴散的阻障層之用，舉例而 言，輔助層26的適用材料是氮化矽。 在沉積辅助層26之後，沉積一層由電絕緣材料所製成 的絕緣層30，其層厚度落於例如2〇〇納米至5〇〇納米的範 圍内，利用光被影方法來產生溝渠（灶如也）與開關 (cutout)、或金屬化層28的導電結構孔，此後其被稱為金 屬層卜金屬倾28巾的導電結構在\方向上具有彼此不 同的尺寸，此外’導電結構在y方向上也具有彼此不同的 • 尺寸。在蝕刻金屬化層28的導電結構的溝渠或開關時，輔 ， 助層26會因發生過度侧而被貫穿。接著以慣用的紋刻技 術形成局部互連弘、36與38以及通道40。互連34延伸於 X方向並連接接觸K2與K4，而互連36則延伸於y方向並 連接接觸K6與-導電結構（圖中未示）、或接觸層22的— 接觸（圖中未示）；互連38則延伸於χ方向並連接接觸灯 與Κ10。互連34、36與38具有例如—最小側向寬度，其 落於80納米至200、納米的範圍中。舉例而言，各所述互連 34、36與38的長度大於500納米，但低於1微米，且特別 是低於10微米。 18 1310600 相較之下，互連40在X方向上與y方向上具有相同的 側向尺寸，且連接接觸12與排列在金屬化層28上方的金 屬化層42的互連；在製造金屬化層42之前，先經由CMP 步驟的辅助而再次執行平坦化。 第1圖也說明了各互連34、36、38與通道40的底部 區域B2、B4、B6與B8，以及頂部區域D2、D4、D6與 D8，頂部區域D2、D4、D6與D8位於具體實施方式的一
平面中’相形之下，底部區域B2、B4、B6與B8則位於卢 個平面中，以使接觸層22與金屬層28產生較佳的相互^ 7、’/然兩平面之間的距離低於5G納米，且特別是低於2 納米，金屬化層22與28即於所述距離内互相嚙合。 在CMP步驟之後，沉積一辅助層32，其材料組成與” 度白可採用辅助層26的情況。在沉積辅助層32之後，^ 沉積電絕緣的絕_ 44，在具體實施方式巾，所述絕緣^ 料的厚度比絕緣層3〇厚達至少5〇納米；經由單一故刻） 式的輔助練造金屬⑽42、尤其是絕緣層Μ中的却 48與5〇。此外，金屬化層42也包含通道（圖中未示）。# 用二導私結構34至4〇相同的方式，在導電結構你、刈寸 域襯層，以作為銅擴散阻障，舉例而言，其由氮化组· =成。互連48延伸於x方向且與互連34具有相同的長 =不同於製程容忍度因此，互連48在互連34與排歹( pi互上方的下—個較高的金屬化層52的導電結構之 「”、、+直電流傳輸之用，也可作為接 愈 侧向電流傳輪之用。互連輕伸於咖並作物^ 19 131Ό6ϋϋ 40之用。 # ν-丄 VJLT 步 厚度皆可採用輔助層％ 儿積辅助層46,其材料組成與 54，其具有例如與^緣居的情況。接著沉積電絕緣的絕緣層 的厚度厚5〇納米。經由:44相同的厚度，或比絕緣層44 中製造互連與通道娜式喃助，在絕緣層54 電解銅沈澱之後，具2 ，睛參見例如互連58的開關；在
接著施加 採用輔助層26的情況。e 6，其材料組成與厚度皆可 然後施加金屬層6〇 其中形成顿與_6、68，並在 是經由單-紋刻方法的辅助而形^化層6G的導電結構同樣 =屬=7晴電_4與7_餘射。其他的 金屬化層80如點狀符號所示。 互連58運行於χ方向，並以其左側端與互連仙相鄰； 2 58的中間部分與互連66 _ :互連％的右侧端與運 仃於X方向中的互連68相鄰。 互連74運行於y方向。互連76運行於χ方向，並以 其左側端與互連68的右側端相鄰；互連你籠段施至 AB3與互連58的對應部分皆不與任何其他的導電結構相 鄰。各區段AB卜AB2與AB3的長度至少達各互連兄與 68的寬度的五倍。 20 1310600 口此’接觸層22與金屬化層28、Μ、％ ϋ、⑽ 〜在x-y平面中基板20的主要平面平行。 第2 ®絲—频電料置nG的 ^與電路裝置1_，所述電路裝謂包含多;^ 用2 M1至M5，所述電路裳置Π0的導電結構同樣是利 早紋刻方法加以製造，其細節可參閱對第丄圖的說明。 甩路裝置110同樣具有—半導體基板12〇，例如由 石，4得者’舉例而言’與接觸層22架構相同的接觸層二 =位於半導體基板12〇與-第—金屬化層之間，如第2圖 斤不。運行於y方向的互連124是在覆蓋的金屬化層趟 中，排列在金屬層Ml上方的金屬層M2中排列有—互連 =6 ’所述互連具有連續區段A2、M與—，其中兩個區 奴A2與A6是位於y方向中。區段M在其末端連接區段 A2與A6，且運行於x方向中，區段M比區段μ長。兩 互連128與130位於金屬化層M3中，金屬化層M3是排列 在金屬化層M2的上方。互連128自與其相鄰的區段A4的 中間部分延伸於y方向中；相形之下，互連13〇觀伸於X 方向，其自相鄰的區段A6的自由端前進。舉例而言，金屬 化層M3也包含-通道40於區段A2的自由端，取代 128。 金屬化層4包含-互連132，其含有區段掘、八12、 A14與A16，所述區段以此順序位於y方向中、X方白中 以及y方向與X方向中，且其形成矩形或方形框的約3/4。 區段A16與互連Π8相鄰，在一替代方式中，通道14〇與 21 Ϊ310600 區段Α10相鄰。 互連134位於金屬化層M5中，金屬化層M5是排列在 金屬化層M4的上方，所述互連依序含有區段A2〇、八22、 A24與A26。在金屬化層M4中的互連A2〇至A26的位置 與金屬化廣M3中的互連A1〇至A16相同，在兩層中皆以 X、y位置為其參考點。因此’舉例而言，區段A2〇直接位 於區段A1G的上方，且與所述區段A1Q沿其整體長度而相 鄰’互連132與134因而形成一所謂的“加倍，，互連，相 較於互連132 S 134 *言，其線路截面因此而被加大（例 如加倍）。在其他具體實财式巾，也可贿騎形成的三 倍或高於三倍的互連，以供高電流流通之用，特別是作為 供應電壓線路之用。 由於互連的區段之間的邊界，可在互連改變方向的位 置的内緣與外緣之間定義岐接區域，舉例而言，請見辅 助線路136 ’而長度是指所述輔助線路136的平均長度。 所有的金屬化層M1至M5還包含例如通道導電結構 (圖中未示）’其作為垂直電流傳輸之用且在X方向與7方 向上具有相同的尺寸。在—替代方式中，金屬化層組至 M5内也可以不具有通道。 第1圖與第2圖以圖示方式說明了解決方案；實現本 發明的平碰段可分職據技術、必紐、需求與欲集成 ，組件而本發明最好是施行於“全域性互連，，的一或 夕層中’例如在功率軌或功率柵（數字電流區塊）、功率始 線線路、娜（靜電放電）總線（類比/混合信號電路區塊)二 1310600 3D線路（共軸線）、感應線圈、rj?(無線頻率）互連等。 然而，也可用於局部互連”的情形中，例如ESD保護元 件的連接’亦可用於特定用途。 第3圖表示排列在一積體電路裝置21〇的金屬化中的 線圈221或感應線圈。首先在基板220 (例如：石夕晶圓）上 執行微電子裝置的生產製程步驟，以製造電路裝置21〇。然 後形成接觸層的接觸（圖中未示）；接著經由先後執行兩: 單一紋刻方式來形成金屬化層Mia與M2a。第3圖說明了 金屬化層Mia的互連222 ’其指向y方向並形成線圈221 的種子線路。 尤其疋’金屬化層M2a含有一通道224，其與互連222 的一端相鄰；所述金屬化層M2a的一互連（第3圖未示） 則位於互連222的另一端與線圈221的繞組之間。 經由沉積一 IMD (間金屬介電質）層（例如：由二氧 化石夕或低k材料所製得者）⑽第丨騎·隨意侧步 驟、arc (抗反射塗層）與硬遮罩層，於單一紋刻（SD) 木構中形成另-金屬化層]V13a。接著利用顧的光阻塗 層、微影、姓刻、片段化與清除步驟來形成互連226的溝 渠’舉例而言’所述溝渠的深度約為Q 5微絲2微米，所 迷溝渠的寬度也落於相同的範圍内。在SD架構中具有放寬 幾何形狀的金屬化層M3a的製造是結束於習知的阻障與互 連材料的沉積、接續的CMP與清除步驟、以及介電質帽層 的/儿積。互連226❾内側端與金屬化層碰中的線圈功 的互連相鄰，其由第3圖中的線圈數所隱蔽。此外，在金 23 1310600 屬化層]VI3a中形成一通道228，其位置與金屬化層M2a中 的通道224相同。 金屬化層M4a取代了在此位置上具有分離通道的平面 或層。所述第四金屬化層M4a的侧向尺寸適用於欲製造線 圈的位置上的金屬化層M3a,而在其他的位置上則可任意 選擇（根據設計規則而定”溝渠深度依次是落於前述範圍 内。在SD架構中製造金屬化層M4a的步驟順序與製造金 屬化層M3a者對應。在金屬化層M4a中形成一互連230， 所述互連與互連226的方向相同，且與互連226相鄰於其 整體方向上。此外，金屬化層M4a包含一通道232 ,所述 通道232位於通道228上。 利用模件架構方式，可經由與SD架構中相同的製程步 驟來產生金屬化層M5a，其尺寸可類比於前述步驟。在此 例中行程一互連234 ’其方向與線圈221範圍内的互連23〇 相同，並另外形成線圈221的其他連接。金屬化層M5a還 包含一通道23ό，其位於通道232上。 如第3圖所示，集成線圈221已形成，其繞組高度落 於1.5微米至6微米的範圍内’其與在高難度與高成本的傳 統雙重故刻架構中所製得者相同；、繞組的截面（亦即寬度 乘以高度）也明顯大於標準架構中的比較組件。具體而言， 繞组的高度可達標準架構中比較、線組的三倍，但至少是I.5 么.這表示在相同的尺寸下，本發明產生的物理品質因子 月顯比參考線圈尚。在一替代方式中，可經由本發明中架 構而產生較小的側向尺寸，以獲得具有高於標準的品質因 24 131.0600 子的線圈’其日_可節省_。錢购（即 金屬化層M5a)、或經由‘‘地下通道，，的輔助而 (此處所述㈣―屬）可提供並向外分配連接。
由三倍互連226、230與234的連續區段Α、β、c、d、 E、F與G所形成的線圈221的圈數為!％。區段A、c、E 與G延伸於y方向且長度較短，相形之下，、D盘F 延伸於X方向且長度同樣也較短，互連226、23〇旬％的 寬度落於1微米至Η)微㈣細内，其長酬各落於1〇 微米至500微米的範圍内。 所述電路的其他製程可根據慣財輯製程進行，並 予以完成。 在其他的具體實施方式中，線圈221位於其他的金屬 化層中或繞組僅位於兩個、四個或多於四個金屬化層中。 第4圖表示排列在一金屬化的積體電路裝置上的一共 軸線321。首先’執行在一基板32〇，像是例如矽晶圓，I 製作微電子元件的步驟。接著以目前習知技藝中的技術進 行接觸體（沒有圖示於第4圖上）以及一金屬化層的組b 的製作。在该共軸線321的位置，形成該共軸線321的基 層板以及具有一矩形輪廓的一互連322以一具有寬度範圍 在10到20微米，較佳者為μ微米的寬度來形成。 接著，所進行的疋在一單—紋刻（damascene，sd)架 構中通過積成一 IMD層（二氧化矽或低介電層）以及通過 的常用的方式積成額外的蝕刻停止以及硬遮罩層的方式來 形成一金屬化層M2b。這個步驟更進一步跟著隨，例如通 25 13 Γ0600 過常見的光阻塗佈、光刻、蝕刻、去除及清洗的程序來形 成具有前述尺寸的溝槽。習知的阻障層與互連材料的形成 以及其隨後的CMP與清洗步驟以及介電間隙的形成結束在 SD架構中具有任意形狀的金屬化層M2b的製作。在共轴 . 線的位置上，第二金屬層的寬度具有，例如2微米的寬度， • 這樣的寬度遠小於在更下層的厚度。兩個在金屬化層M2b 的互連324、326終止了例如與該互連322在長軸方向的連 • 接。 使用模組化的架構，一金屬化層M3b通過相同的製作 程序製作於SD架構中。互連328及332的位置、長度以及 寬度可以匹配在金屬化層M2b中的互連324及326所分別 選擇的參數。除此之外，在金屬化層M3b的遮罩中，另一 個具有，例如2微米寬度的互連330係被提供並且在相同 製作的過程中製作出來。所述的互連33〇中心線位在該金 屬化層M3b的兩個外部的互連328及332之間。該互連330 • 類似像整個共軸線321的方式，在X軸方向上延伸了，例 如超過50微米或者超過1〇〇微米。 - 同樣的’再一次使用模組化的架構，一個金屬化層M4b 再次通過相同的製作步驟在SD架構中製作出來。而該互連 324及332的位置、長度與寬度則是與在金屬化層M2b層 中的互連324及326所選擇參數相匹配。該互連324、328 及334开>成該共轴線321的一側邊。另一方面，該互連326、 332及336則是形成該共軸線321的另一側邊。 同樣再使用模組化架構，一金屬化層M5b再通過相同 26 1310600 的製程步驟在SD架構中製作出來。形成該共轴線321的頂 層的互連338的位置、長度與寬度與在金屬化層Mlb層上 的互連322所選用的參數相匹配。一完全地關閉於周圍方 向上的遮蔽封套因而被製作於排列在該金屬化層 M3b的中 央共軸互連330的周圍。 、在所描述的製作步驟中，所提到的尺寸只用於目前所 感興趣的元件巾。也就是無庸置疑的說’在設計規則的前 後文中，在他處的晶圓結構所具有的其他可能用來製造的 側向尺寸’可能屬於其他電路部份，尤其是可能屬於在第1 圖到第6圖中所說明的電路裝置部份。 電路邛伤的其他處理及完成則是通過傳統的方法與製 作程序來完成。在其他具體實施例中，超過五個金屬化層 用來製作該錄線路。舉例來說，用來遮蔽的巾央線路隨 f通過在兩個金屬化層中的互連來形成。一具有多個内部 電且彼此相互絕緣的共軸線也根據另一個具體實施例而 加以實施完成，所述的内部傳統位於一金屬化層或者在多 個金屬化層上，而封套的周圍，例如再一橫截面上的方形 或一矩形與該共軸線的長軸相互垂直。在其他具體實施例 中，共軸線的製作過程改變為，例如，在χ方向以及在丫 方向上都會變化。在個別的金屬化層Mlb到M5b上的導電 結構尺寸也可以被選擇為，例如該側邊互導或者該内部導 電的最小橫向寬度位於0.1微米到2微米的範圍之間。 第5圖表示排列在一金屬化的積體電路裝置42〇上的 線圈421。首先，在一基板420，例如一石夕晶圓，上實施 27 1310600 形成微電子裝置的製作步驟。隨後所進行的是接觸層上的 接觸體（沒有圖示於第5圖中）的製作程序以及通過如第3 圖所示的技術來進行一金屬化層Mlc以及一金屬化層 的導電結構的形成步驟。這樣形成在該金屬化層Mlc上的 一互連422，而且該互連在尺寸上、位置上以及材料上都對 應於互連222。一對應於通道224的另一通道424也同樣形 成，尤其是形成於該金屬化層M2c上。一互連425則是對 應在參照第2圖所說明的該金屬化層M2a上的那個互連。 該金屬化層M3c也同樣以形成該金屬化層M3c的方式 來形成，該線圈421的一個互連426除了分別對應該互連 226以及一通道428以外，也同時對應到所製作出來的通道 228。對應互連426所能採用的適當互連材料可以是鎢或 銅’但也可以是铭、金、銀或其金屬材料等。該金屬化層 M3c以在這個位置上的分離通道取代一個平面。 一金屬化層M4c隨後通過RIE或者一些其他的消除圖 案技術而製作出來，對應於該互連230的一互連430以及 ^應於該通道232的-通道432也製作出來。直接在該先 刖所執行的CMP製程之後，一阻障層或者一阻障堆疊層， 裥如疋TaN/Ti/TiN具有如15納米/1〇納米/20納米的厚度， 並且跟隨著—2.8微米的AlCu以及-具有-大約為4〇納 ，厚度的額外TiN層。這些沉積層是先後於一 pv〇 (物理 氣相沉積）的工具中’而錢不破真空的狀態下形成的。 第四!固金屬化層M4c在該線圈421製造地方的橫向尺寸係 採用該金屬化層黯上的尺寸，或者是频比這些尺寸再 28 1310600
JU * I 二’而在其他位置，他們可以根據設計規則的前後文 而選擇成任意的尺寸。所述的金屬化層的堆疊隨後通過， 例如具有終止點偵測的一含氯的電漿RIE製程（C12/BC13 化學）中而圖形化。 下面的步驟也可以替代性的實施： a) 習知的保護層，例如SiCVSlN4的積成與圖形 化；或 b) 一層狀的中間介電層，例如由PECVD-Si〇2 (電 漿增強化學氣相沉積）以及HDP_Si〇2(高密度電漿)所形成 的中間介電層的積成，其具有一足夠的總厚度（這裡至少 大約2.8微米）以及通過CMP製程的平面化，以及其他進 一步在一所產生平面支撐上的單一 PECVD-Si02 IMD的集 成。這些層的厚度設計成與接下來的這些金屬平面想要的 厚度相同，這些金屬平面收後將製作於單一的紋刻（SD) 架構上。在該SD架構上的一額外金屬化層M5c的製作順 序基本上是對應前面針對金屬化層M3c的描述，而一互連 434則是對應互連234，而一通道430則是對應所產生的通 道 236。 假如所述的製程式中止於如選項a)中所述的保護層的 形成步驟’那麼一集成線圈421將會製作成具有一總圍繞 高度，例如4.0微米，這樣的結構在傳統的雙紋刻架構中只 能以較困難而且較高預算支出的方式才能製作出來。銘連 接墊442可以同時在60x80平方微米的保護層中通過對應 的開口 410而曝露出來，該連接墊可以用於習知的接合或 29 .J31〇6〇° 標示接觸目的。該鋁連接墊可能是設置於該金屬化層M4c 中。紋刻與RIE架構的結合因此特別的適用於低成本地製 造具有高品質因素的線圈。 參照於互連426、430及434的區段a到g的設置，互 連226、230及234的區段也同樣用A到G來標示，如同 前面參照第3圖的圖式所述。電路的進一步製程及完成步 驟將會通過常用的方法及製作步驟來完成。 鲁 第6圖表示通過包含一電容器521的一金屬化層的積 體電路裝置510的截面圖。所述的電容器裝置521延伸超 過六個金屬化層530到580,而且這六個金屬化層彼此間按 照這個順序加以結合。所述的電容器裝置包含： -一導電結構582位於金屬化層530中，其相較該電容 器裝置521於中間的導電結構具有一大區域，該導電結構 582同時形成一底層板以及一連結板，以作為該電容器裝置 521的鉛直電極。 -一導電結構位於金屬化層580中’其相較該電容器裝 置521於中間的導電結構具有一大區域，此一導電結構具 . 有與该導電結構582相同的面積大小，而且用來形成該電 容器裝置521的一頂板或連接板，，以作為該電容器裝置 521的鉛直電極。 苐一錯直部份電極，包含三個導電結構，6〇〇、602 及604 ’沿著z軸方向延伸，所述的導電結構，600、602 及604分別依序為於該金屬化層540、550與560上，而且 〃、有相同的x方向位置。所述的導電結構6〇〇連結該導電 30 Ι3ί0600 結構582。所述的三個導電結構600、602及604在每一種 情況下都具有超過他們各自的寬度5倍長的長度尺寸。 -一第二鉛直部份電極，包含三個導電結構，610、612 及614 ’沿著ζ軸方向延伸，所述的導電結構，61〇、612 及614分別依序為於該金屬化層550、560與570上，而且 具有相同的X方向位置。所述的導電結構614連結該導電 結構584。所述的三個導電結構610、612及614在每一種 情況下都具有超過他們各自的寬度5倍長的長度尺寸。 -一第三鉛直部份電極，包含三個導電結構，62〇、622 及624 ’沿著ζ軸方向延伸，所述的導電結構，620、622 及624分別依序為於該金屬化層540、550與560上，而且 具有相同的X方向位置。所述的導電結構620連結該導電 結構582。所述的三個導電結構62〇、622及624在每一種 情況下都具有超過他們各自的寬度5倍長的長度尺寸。 第四鉛直部份電極，包含三個導電結構，630、632 及634 ’沿著ζ軸方向延伸，所述的導電結構，63〇、632 及634分別依序為於該金屬化層550、56〇與57〇上，而且 具有相同的X方向位置。所述的導電結構634連結該導電 結構584。所述的三個導電結構630、632及634在每一種 情況下都具有超過他們各自的寬度5倍長的長度尺寸。 -一第五錯直部份電極，包含三個導電結構，64〇、642 及644 ’沿著ζ軸方向延伸，所述的導電結構，64〇、642 及644分别依序為於該金屬化層54〇、55〇與56〇上，而且 具有相同的X方向位置。所述的導電結構64〇連結該導電 31 131*0600 結構582。所述的三個導電結構640、642及644在每一種 情況下都具有超過他們各自的寬度5倍長的長度尺寸。
第六錯直部份電極，包含三個導電結構，650、652 及654，沿著z軸方向延伸，所述的導電結構，65〇、652 及654 77別依序為於該金屬化層550、560與570上，而且 具有相同的X方向位置。所述的導電結構654連結該導電 ^構584。所述的三個導電結構⑽、松及654在每一種 情況下都具有超過他們各自的寬度5倍長的長度尺寸。 所摘第H電極，第三錯直餘及第五錯直電 形成該電容㈣—第-主要電極的部份，而且交互連 二錯直電極、第四錯直電極及第六錯直電極，而 开心兮…直電極、第四鉛直電極及第六鉛直電極則是 叙直心的—第二主要電極的部份。設置在各個 材料二」t—絕緣材料（沒有圖示出來），這些絕緣 錢―^值的材料，而且具有一大於 的方體魏财’辦闕料電結構沿著x軸 錢者是対6私屬⑽的賴也可於 更改祕直竭數目也可以加以 由鋼例中’如第6圖中所示的導電結構示 形成。不過，：ί通過—單一紋刻（damascene)的技術而 製造技術也4例中，不_金屬或不同的 J例如通過RIE方法協助圖形化的鋁 32 1310600 合金金屬也可以使用。 參照第3 ®到第6圖巾所酬的被動元件也可以通過 替代性的互連層及通道層整合到傳統的金屬化層中，也可 以通過多個連續的互連層而整合顺設相金屬化層中。
33 1310600 【圖式簡單說明】 其^發明的具體實施方式可參考下列物式加以說明， 第1圖表示通過-積體電路裝置的 ^ 2=示-積體電路裝置的金屬化的三維圖^ ’ ί =示化中的線圈或感應線圈； f圖表讀列在—金屬化中的集成共軸線； 弟5圖表示排列在-金屬化中的線圈；以及 第6圖表示通過具有1成電容器的金屬化的區段。 【主要元件符號說明】 10 12 14 16 18 積體電路裝置 座標系統 X軸 y轴 Z軸 20 半導體基板 22 > 122 接觸層 K2 至 K12 接觸 24、30、44、54、72 絕緣層 26、32、46、56、64、136 辅助層 28 第一金屬化層 34 至 38、48、50、58、66、68、74、76、124、126、128 至 134、 222、226、230、234、322 至 328、422、425、426、430、434 34 1310600
B2 至 B8 D2 至 D8 40、140、224、228、232、 42 52 60 62 70 80 ' Ml 至 M5、Mia 至 M5a 至580 110、210、310、410、510 112、212、312、412、512 120 A2 至 A6、A10 至 A26 220、320、420 221 > 421 321 440 442 521 582 至 654 互連 底部區域 頂部區域 236、424、428、432 通道 第二金屬化層 第三金屬化層 第四金屬化層 介電質 第五金屬化層
Mlb 至 M5b、Mlc 至 M5c、530 金屬化層 電路裝置 座標糸統 半導體基板 區段 基板 線圈 共軸線 開關 連接墊 電容器 導電結構 35

Claims (1)

  1. —....... *^11310600 申請專利範圍： 1. 方向 一種具有-集成組件的積體電路裝置，其特徵在於靠 近基板的-組件互連'一中間組件互連、以及遠離基 板的-組件互連’所述組件互連從一基板處增加距離 而以此順序加以排列，且在—組件區段上具有相同的 所述組件互輕所述組舰財各包含—平面底部區 域與一平面頂部區域， f所述組件區射，各所述組件互連的長度至少是其 寬度的五倍、或至少是其寬度的十倍， ^所述組件區段巾，所述巾間組件互連㈣部區域與 遠離基板的職組件互連的底部區域相鄰， 2. ί所述組魏段巾，所述巾卩物件互連的底部區域與 罪近基板的所述組件互連的頂部區域 如申請專利範_丨項所述的電路裝置，其中所述中 間組件互連（23G)的頂部區域沿著整個組件區段（Α =)或沿著至少5G微米的長度而與遠離基板的所述 、，且件互連⑽）的底部區域相鄰，以及/或其中所述中 間組件互連（230)的底部區域沿著整個組件區段（α =)或沿著至少5G微米的長“與靠近基板的所述 、、且件互連（226)的頂部區域相鄰。 =請專概圍第丨項所賴麵㈣，射所述組 件區段形成-電容！|(521)的電極、或—電容 的電極的-部份’所述電容器，極或所述部分的長 36 3. 1310600 4·
    5.
    度較佳為大於10微米或大於50微米。 二Γΐ專利㈣第3項所述的電路I置，其中所述中 $ /互連^23〇)的頂部區域沿著整個組件區段（Α 放或^著至^ 5Q微米的長度而與遠離基板的所述 '、且互連（234)的底部區域相鄰，以及/或其中所述中 1、’’件互連（230) #底部區域沿著整個組件區段（a 至=)U至少50微米的長度而與靠近基板的所述 、、且件互連（226)的頂部區域相鄰。 如申請專利第3項所述的魏裝置，其中靠近基 ，的所述組件互連的頂部區域沿著整個組件區段或沿 者至少50«的長度與遠雜_所軸件互連的底 部區域相鄰。 6_ -種具有—集成組件的频電路裝置，其職在於靠 近基板的一組件互連與遠離基板的一組件互連，所述 組件互連從-基板處增加距離而以此順序加以排列， 且在一組件區段上具有相同的方向， 所述組件互連於所述組件區段中各包含—平面底部區 域與一平面頂部區域， 在所述組件區段中，各所述組件互連的長度至少是其 寬度的五倍、或至少是其寬度的十倍， 在所述組件區段中，靠近基板的所述組件互連的頂部 區域與遠離基板的所述組件互連的底部區域相鄰。 7.如申請專利範圍第6項所述的電路裝置，其中靠近基 板的所述組件互連的頂部區域沿著整個組件區段或沿 37 8.1310600 9.
    10.
    著至少50微求的長度與遠離基板的所述組件互連的底 部區域相鄰。 一 如申請專利範圍第6項所述的電路裝置，其中所述組 件區段形成一電容器（521)的電極、或一電容器（521) 的電極的一部份，所述電容器的電極或所述部分的長 度較佳為大於1〇微米或大於50微米。 如申請專利範圍第8項所述的電路裝置，其中所述中 間組件互連（230)的頂部區域沿著整個組件區段（a 至G)或沿著至少叫鼓米的長度而與遠離基板的所述 組件互連（234)的底部區域相鄰，以及/或其中所述中 間組件互連（23G)的底部區域沿著整個組件區段（a 至G)或沿著至少5G微米的長度而與靠近基板的所述 組件互連（226)的頂部區域相鄰。 如申請專纖圍第8項所述的電路袭置，其中靠近基 ，的所述組件互連_部區域沿著整她件區段或沿 ，至少50微米的長度與遠絲板的所述組件互連的底 部區域相鄰。 U. t申請專利範圍第1〜1〇項之任—項所述的電路裝 置，其中所述組件互連分別位於—導電結構層中、或 位於各導電結構層f。 以如申請專利範圍第η項所述的電路裝置，射在各所 迷互連的底部區域上排列有不同於互 Γ較佳輕、氮她、欽、氮化鈦、嫣、 38 1310600 13.如申請專利範圍第n項所述的電路裝置， 辛 線路互連的一互連層，且其二 層是-通道層，或其中這 令也，，、0構層疋具有線路互連的互連層。 ϊ4· ”請專利範圍第ί3項所述的電路裝置中在 :互=部區域上排列有不同於互連内部的輪 2為纽、氮脸、敛、氮化鈇、鎢、氮化鶴或 15.;申圍第1〜10項之任-項所述的電路裝 、車肉r 所述互連的底部區域上排列有不同於互 材料，較佳•、氮化知、鈦、氮化鈦、 鎢、虱化鎢或釕。 路13項所述的電路裝置’其中所述線 導雷段’所述中間區段不經由其他 ㈣I /的任何導電結構而相鄰，各所述中間區段 較佳為返離所述互連的末端的。 ==部區域上排列有不同於互連内部的導電材 釕。為組、氮化纽、鈇、氮化鈦、鎮、氣化鶴或 39 1310600 呀年2月2曰修(更)正替換頁; Η—、圖式： 1/3
    1 1310600
    2/3
    第4圖
    2 * 1310600
    3/3
    第
    512
TW095134498A 2005-09-21 2006-09-18 Integrated circuit arrangement having a plurality of conductive structure levels and capacitor, and method TWI310600B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005045056A DE102005045056B4 (de) 2005-09-21 2005-09-21 Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Kondensator

Publications (2)

Publication Number Publication Date
TW200742021A TW200742021A (en) 2007-11-01
TWI310600B true TWI310600B (en) 2009-06-01

Family

ID=37832495

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095134498A TWI310600B (en) 2005-09-21 2006-09-18 Integrated circuit arrangement having a plurality of conductive structure levels and capacitor, and method

Country Status (4)

Country Link
US (1) US7667256B2 (zh)
CN (1) CN100543991C (zh)
DE (1) DE102005045056B4 (zh)
TW (1) TWI310600B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005045059B4 (de) * 2005-09-21 2011-05-19 Infineon Technologies Ag Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Spule sowie Verfahren zur Herstellung
JP4901302B2 (ja) * 2006-05-26 2012-03-21 株式会社東芝 半導体集積回路
US10283443B2 (en) 2009-11-10 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
US9343237B2 (en) 2009-11-10 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical metal insulator metal capacitor
US9941195B2 (en) 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US8810002B2 (en) * 2009-11-10 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical metal insulator metal capacitor
CN102201407B (zh) * 2010-03-24 2016-06-08 北京中星微电子有限公司 芯片上电容
EP2492675B1 (en) * 2011-02-28 2019-01-30 Nxp B.V. A biosensor chip and a method of manufacturing the same
US10181410B2 (en) * 2015-02-27 2019-01-15 Qualcomm Incorporated Integrated circuit package comprising surface capacitor and ground plane
DE102016109853B4 (de) 2016-05-30 2021-08-12 Infineon Technologies Ag Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen sowie Verfahren zur Herstellung einer Umverteilungsstruktur
DE102016125686A1 (de) * 2016-12-23 2018-06-28 Infineon Technologies Ag Halbleiteranordnung mit einer dichtstruktur
US10574026B2 (en) * 2017-03-23 2020-02-25 Infineon Technologies Ag Circuit and method for driving a laser diode

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4776087A (en) * 1987-04-27 1988-10-11 International Business Machines Corporation VLSI coaxial wiring structure
ATE150585T1 (de) * 1990-05-31 1997-04-15 Canon Kk Verfahren zur herstellung einer halbleitervorrichtung mit einer verdrahtungsstruktur hoher dichte
US5943598A (en) * 1995-10-19 1999-08-24 Stmicroelectronics, Inc. Integrated circuit with planarized dielectric layer between successive polysilicon layers
US5977635A (en) 1997-09-29 1999-11-02 Siemens Aktiengesellschaft Multi-level conductive structure including low capacitance material
JP2000269211A (ja) * 1999-03-15 2000-09-29 Nec Corp 半導体装置
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6570210B1 (en) * 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
US6690570B2 (en) * 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
KR100441998B1 (ko) * 2002-07-06 2004-07-30 삼성전자주식회사 반도체 장치에서 셀프 얼라인 콘택홀 형성 방법
TW548779B (en) * 2002-08-09 2003-08-21 Acer Labs Inc Integrated capacitor and method of making same
DE10249192A1 (de) 2002-10-22 2004-05-13 Infineon Technologies Ag Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung
US7319261B1 (en) * 2002-11-21 2008-01-15 Analog Devices, Inc. Integrated MOS one-way isolation coupler and a semiconductor chip having an integrated MOS isolation one-way coupler located thereon
US6770512B1 (en) * 2002-12-10 2004-08-03 Advanced Micro Devices, Inc. Method and system for using TMAH for staining copper silicon on insulator semiconductor device cross sections
KR100672673B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 커패시터 구조 및 그 제조방법

Also Published As

Publication number Publication date
US7667256B2 (en) 2010-02-23
CN1941368A (zh) 2007-04-04
DE102005045056A1 (de) 2007-03-29
DE102005045056B4 (de) 2007-06-21
TW200742021A (en) 2007-11-01
US20070071052A1 (en) 2007-03-29
CN100543991C (zh) 2009-09-23

Similar Documents

Publication Publication Date Title
TWI310600B (en) Integrated circuit arrangement having a plurality of conductive structure levels and capacitor, and method
TWI497660B (zh) 具有穿透基板互連之半導體構造，以及形成穿透基板互連之方法
US7485912B2 (en) Flexible metal-oxide-metal capacitor design
TWI355736B (en) Semiconductor storage device
CN104040684B (zh) 厚的片上高性能布线结构
TW201810591A (zh) 半導體裝置與其形成方法
TW200809974A (en) A semiconductor device and manufacturing method thereof
US11735517B2 (en) Integrated circuit including super via and method of making
TW201246387A (en) Semiconductor device and manufacturing method therefor
TWI708353B (zh) 形成互連及形成半導體結構的方法
TWI285410B (en) Interlayer interconnect of three-dimensional memory and method for manufacturing the same
US10256183B2 (en) MIMCAP structure in a semiconductor device package
TW200843083A (en) Capacitor in an integrated circuit
US9343237B2 (en) Vertical metal insulator metal capacitor
US20130200521A1 (en) Inductors and wiring structures fabricated with limited wiring material
KR100873450B1 (ko) 복수의 도전성 구조체 레벨을 갖는 집적 회로 장치 및 방법
TWI323921B (en) Integrated circuit arrangement having a plurality of conductive structure levels and coil, and method
TWI707401B (zh) 基本原則區域中完全對準介層窗
US20240180045A1 (en) Diamond Shaped Magnetic Random Access Memory
TWI221300B (en) Method of building metal-insulator-metal capacitors in Cu inter-connects
KR20230077451A (ko) 정전용량 향상 및 조절 가능한 실리콘 커패시터 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees