TWI308220B - Bonding impedance detecting method for integrated circuit system - Google Patents

Description

1308220 碎泠(¾正替換頁 - —·—.-.---------- - - I _ !. 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種積體電路系統壓合阻抗檢測方 法。 【先前技術】 目前，由於積體電路具有體積小、集成度高、連線方 便等優點而被廣泛應用於各種電子設備中，尤其在液晶顯 籲示裝置中，積體電路被廣泛應用於液晶面板驅動裝置中。 通常，液晶面板包括二相對基板及夾持於二基板間之液晶 層，並於一基板表面設置有掃描線、資料線、薄膜電晶體、 公共電極等電路結構。為了驅動前述電路機構，業界常利 用COG(ChiPOnGlaSS’玻璃覆晶）接合（B〇nding)技術及 COF(Chip〇nFilm，薄膜覆晶）接合技術將積體電路、玻璃 基板及印刷電路板或軟性電路板對應接合實現電連接，進 而構成一為液晶面板提供所需之驅動電壓及工作訊號之積 I體電路系統。 請參閱圖1 ’係一種先前技術積體電路系統之側視 圖。該積體電路系統ίο包括一第一積體電路η、一第二 積體電路12、一軟性電路板13及一玻璃基板14。該第一 積體電路11藉由COG技術接合於該玻璃基板14上，該第 一積體電路12藉由COF技術接合於該軟性電路板上， 該軟性電路板13之一端藉由COG技術接合於該玻璃基板 14邊緣，該第一積體電路u之各管腳依次經由該軟性電 路板13之金屬走線（圖未示）、該玻璃基板14邊緣設置之 1308220 ……一...................,丨 ’複數透明導電走線（圖未示)對應連接於該第二積體電路12 之各管腳。 請參閱圖2 ’係® 1所示積體電路系統1()之等效電路 圖。通常，該第一積體電路u與該玻璃基板14之間、該 第二積體電路12與該軟性電路板13之間、該軟性電路板 13與該玻璃基板14之間藉由c〇F及c〇g技術進行接合 時’會在接合端產生一定壓合阻抗。 以該第一積體電路11之二管腳113、114與其對應連 接之第二積體電路U之二管腳123、124為例，設該^ 一 積體電路*11之二管腳113、114與該玻璃基板14接合時分 別產生二第-壓合阻抗R1、R4，該軟性電路板13與破璃 基板14接合時產生二第二壓合阻抗R2、R5，該第二積體 電路12之二管腳123、124與該軟性電路板13接合時分 產生二第三壓合阻抗R3、R6。 通系，當前述積體電路系統1〇應用於各電子設備中 時，業界會依據經驗或生產需求設定一最大壓合阻抗，各 該積體電路系統1〇產生之壓合阻抗R1、R2、R3、R4、^、 R6之阻抗超過該最大壓合阻抗時，則會影響經由該積體電 路系統10傳輸之工作訊號，嚴重時將造成工作訊號缺損， 影響電子設備之訊號傳輸可靠性。 、 【發明内容】 有鑑於此，提供一種可檢測積體電路壓合阻抗是否合 格之積體電路檢測方法實為必要。 一種積體電路系統壓合阻抗檢測方法，其包括：步 8 1308220 V\ β 以弟-積體電路電連接之第二積體電路 之二管腳與其對應連接之該第二積體電路之二管：:: 路，各支路由複數壓合阻抗串聯構成；步驟二， 端：Γ=:路Γ管腳短接，該積體電路系統之接地 -串聯電路；步驟三，於該第二積體電路之第一端；= =測試電壓，於該第二積體電路之第二端子心貞測回^ 阻抗是否合格。 來確疋该積體電路系統壓合 一種積體電路系統壓合阻抗檢測方法，其包括+ 二提供-積體電路系統，其包括—第—積體電路及^ Μ第-積體電路電連接之第二積體電路，該第 與該第二積體電路對應連接之二管腳之間形成H該 支路由複數壓合阻抗串聯構成，該支路與 ^ 之設計内阻構成一串聯電路；步驟二，輪入_測試= 該^-積體電路之-管腳’並自對應連接之第二積體電路 之官腳偵測回受電壓，藉由判斷回受電壓大小 路壓合阻抗是否合格。 磾疋忒支 雷蹊路系統壓合阻抗檢測方法對常見積體 電路糸Α之壓&阻抗進行檢測，當測試到壓合阻抗值超過 業界依據經驗或生產需要所設定之最大壓合阻抗時，可對 邊積體電路系統及時進行重工，進而避免後續製程中，有 效避免因壓合阻抗過高而導致該積體電路系統傳輸之工作 1308220 舌fl號不穩定甚至不完啓之門gg 、在 ^々 凡正之問碭，進而保證使用該驅動積體 電路系統電子設備之訊號傳輸可靠性。 【實施方式】 清-併參閱圖3及圖4 ’圖3係利 系統壓合阻抗檢測方法第一實施方m 賴冤路 ^％方式所檢測之積體電路系 統之側視圖，目4係制本發明積體電路系統壓合阻抗檢 測方法第-實施方式檢測該積體電路系統之等效電路示音 圖。該積體電路系統20包括一第一積體電路21、一第： 積體電路23、-軟性電路板25、一印刷電路板^及一玻 璃基板22。該第一積體雷路91兹山 ,w W遐电路21稭由COG技術接合於該玻 ^基板22上，該第二積體電路23藉由c〇f技術接合於該 P刷電路板24上，該軟性電路板25之—端藉由⑽技 術接合於該玻璃基板22邊緣，並經由設置於玻璃基板U 之透月導電走線（未;f示號）與該第一積體電路Μ電連接， 其另-端藉由咖技術接合於該印刷電路板24，經由該 P刷電路板24之金屬走線（未標號）與該第二積體電路 電連接。 、 以該第—積體電路21之二管腳211、212與該第二積 ，電路23二管腳231、232對應電連接為例，設該第一積 體電路21之二管腳211、212與該玻璃基板22接合時分別 /成一第壓。阻抗以及R4’該軟性電路板25與該玻 璃基板22及該印刷轉板24接合時形成二第二壓合阻抗 R2、R5 ’該第二積體電路23與該印刷電路板％接合時形 成二第三壓合阻抗R3、R6。該第_積體電路Μ、該軟性 1308220 電路板25及該第二積體電路23之設計内阻為Rin。 二積積f電路21經由該軟性電路板25與該第 測之等、_接’則在對該積體電路系統2G進行檢 及第該第—壓合阻抗R1、第二壓合阻抗们 及弟二壓合阻拍· P 3描^ # 阳> ^ * 構成—第一串聯支路200,該第一壓合 支;：2·；壓合阻抗R5及“壓合阻抗Μ構成-第 好，==:法,路系…壓合情況是否良 步驟- ’將該第-串聯支路200、該第二串聯支路加 ^該輯味Ri„串騎地，即將第—積 =與第二管腳一將該積體電路系統2丄 一測 處偵測回受電壓V_，該回受電壓ν κ 一&腳232 二端之電壓。 …⑽即為該設計内阻Rin 串』:=算回受電壓V°Ut之最小值min(v』。依據 爭聯電路分壓原理，可知： V = Vout + IRt〇tal V〇ut = IRin 電路之電流 其中，I 為流經串聯 Rtotal = Rl + R2 + R3 + R4 + R5 + R6。 依據經驗或生產要求定義該積體電路系統所允許 11 1308220 之最大壓合阻抗max(RtQtal)，當壓合阻抗超過瓜以化⑻ 犄，表明該積體電路系統20之壓合情況不佳。根據定義之 max(RtQtal)值，可估算得知回受電壓v_之最小值 min(Vout)。 步驟四，比較偵測得到之回受電壓與估算得到之 最小值ιηίη(ν_)。由於輸入測試電壓v保持恆定， 與回受電壓成反比，則當umin(v_)時，表明: 合阻抗Rtotal不超過max(Rt〇tal)，該積體電路系統2〇各電 路模塊壓合情況良好；反之，若v_<min(v_)’則表明

Rtotal過高，該積體電路系統2〇各電路模塊壓合狀況不佳， 需重新進行壓合。 路系統壓合阻抗檢測方法第 統20之專效電路不意圖。對 圖5係利用本發明積體電 一實施方式檢測該積體電路系 該積體電路系統20壓合阻抗進行檢測亦可採取如下檢測 方法： 步驟一，該第一串聯支路200與該設計内阻Rin串聯 接地’於該第二積體電路23之第一管腳231處輸入一測試 電壓Vi ’於該第一積體電路21之第一管腳211處偵測回 受電壓vlQUt。 步驟二’估算回受電壓V1_之最小值min(vl〇ut)。根 據串聯電路分壓原理，可知：

Vi-Vi〇ut + IRitotal ^lout = IRin 其中’ I為流經串聯電路之電流；Ri_i = R1+R2+R3。 12 1308220 依據經驗定義積體電路系統20所允許之最大壓合阻 抗max(RltotaI) ’當壓合阻抗超過max(Rlt〇tai)時，表明該積 體電路系統20之壓合情況不佳。根據定義之max(Rit。⑷) 值，可估算得知回受電壓Vl_之最小值min(ViQut)。 步驟三’比較經估算得到之最小值min(ViQut)與偵測 得到之回受電壓Vlout值。由於輸入測試電壓v保持恆定， I^lt〇tai與回受電壓Vi_成反比，則當min(Vi_)時， 第二串聯支路200之壓合阻抗Rlt〇ul不超過max(Rit〇tai)， 該第一串聯支路200之壓合情況良好；反之，若Vi。^〈 min(Vlout)，則第一串聯支路2〇〇之壓合阻抗過高， 需重新進行壓合。 步驟四，再將該第二串聯支路21〇與該設計内阻 串聯接地，於該第一積體電路21之第二管腳212處輸入—Π 測試電壓v2，於該第二積體電路23之第二管腳232 _ 回受電壓V2Qut。 、 • ㈣五’重複步驟：至步驟三，即可得知該第二串聯 路210之壓合阻抗是否合格，進而可得知 統20各電路結構壓合情況是否良好。 電路糸 〜刚述積體電路系㈣合阻抗檢測方法中，在比較經七 二仔到之最小i min(V〇ut)、min(Vi〇ut)與測試得到之回受零 可藉由一比較1進行比較。首她 异仔狀取小值min(Vc)ut)、min(ViQut)存館於—寄存哭 :楚該比較器分別自該第二積體電路23之第二管腳 或第—積體電路21之第—管腳211及該寄存器中讀取_ 13 1308220 得到之回受電壓vQUt、v1()ut及估算得到之最小值 min(Vout)、min(Vl0Ut)’ 再比較該最小值 min(v_)、min⑺。^ 與該回受電壓vout、vlout之大小’若v〇ut^ min(V-)或Vi_ g mm(Vlout) ’該比較器輸出一高電平，表明該積體電路系 統之壓合電抗合格，壓合情況良好；反之，若v_<min(v_ 或Vlout<min(Vlout)，該比較器輪出一低電平，表明該積 體電路系統之壓合阻抗不合格，壓合情況不佳。 、

利用前述積體電路系統壓合阻抗檢測方法對常見積體 電路系統之壓合阻抗進行檢測，當壓合阻抗超過該積體電 路系統所允許之最大壓合阻㈢，可對該龍f路系统及 時進行重卫，進而避免後續製程中，因壓合阻抗過高而導 f該積體電路系統傳輸之工作訊號不穩定甚至不完整之問 題丄進而保證使㈣積體電路“之電子_之訊ς傳輪 可靠性。 綜上所述，本發明確已符合發明專利之要件，爰依法 φ 〇出專射請。惟，以上所述者僅為本發明之較佳實施方 L ’本發明之範圍並不以上述實施方式為限，舉凡熟習本 =技藝之人士援依本發明之精神所作之等效修飾或變化， ^白應涵蓋於以下申請專利範圍内。 【圖式簡單說明】 圖1係一種先前技術積體電路系統之侧視圖。 圖2係圓i所示積體電路系統之等效電路圖。 圖3係利用本發明積體電路系統壓合阻抗檢測方法第一實 施方式所檢測之積體電路系統之側視圖。 1308220 r----------- - fpW月修(更)正替換頁 '圖4係利用本發明積體電路系統壓合阻抗檢測方法第一實 施方式檢測該積體電路系統之等效電路示意圖。、 圖5係利用本發明積體電路系統壓合阻抗檢測方法第二實 施方式檢測該積體電路系統之等效電路示意圖。 【主要元件符號說明】 積體電路系統 10、20 第一積體電路 11 第二積體電路 12、23 玻璃基板 14 軟性電路板 13、25 印刷電路板 第一壓合電阻 Rl、R4 第三壓合電阻 R3 第二壓合電阻 R2、R5 第—串聯支路 内阻 Rin 測試電壓 V、Vi 第二串聯支路 210 回受電壓 Vout、Vlout、 管腳 113、114、 123、124、211 、212、231、 、21 ' 22 24 ' R6 2〇〇 、V2

15

Claims (1)

1308220 十、申請專利範圍 1. 一種積體電路系統壓合阻抗檢測方法，其包括： 步驟一，提供一積體電路系統，其包括一第一積體電路 及一與該第一積體電路電連接之第二積體電路，該第一 積，電路之二管腳與其對應連接之該第二積體電路之 s腳刀別形成二支路，各支路由複數壓合阻抗串聯構 成； 步驟-’將該第-積體電路之二管腳短接，該積體電路 系統之接地端接地’進而使二支路與該積體電路系統之 設計内阻構成—串聯電路； t驟三，於該第二積體電路之第—端子處輸人-測試電 壓’於該第二龍電路之第二端子處制回受電壓，藉 ^判斷回受電壓大小來確定該積體電路系統壓合阻抗 是否合格。 2·如申請專利範圍第丄項所述之積體電路系統壓合阻抗檢 Μ方法/、中，s又疋該積體電路系統所允許之壓合阻抗 最大值，依據測試電壓等於該回受電壓與麵合阻抗所 承％電壓之和，計算該回受電壓之最小值。 3.如申請專利範圍第2項所述之積體電路系藝合阻抗檢 測方法，其中，麟該積體電路㈣壓合阻抗是否合格 之判斷步驟為：比較偵測得到之回受電壓與計算得到之 回受最小值’若回受電壓大於或等於該最小值，則 該積體電路系統之I合阻抗不超過最大值，積體電路壓 合阻抗合格；反之，該積體電路系㈣合阻抗不合格。 16 1308220 如申δ月專利範圍第3項所述之積體電路系統壓合阻抗檢 、、法其中，利用一比較器比較該回受電壓盘回受電 壓最小值。 、、申明專利範圍第4項所述之積體電路系統壓合阻抗檢 剛方法，其中，利用一寄存器存儲估算之回受電壓最小 比較時，該比較器自該寄存器讀取該回受電壓最小 值。 6· 一種積體電路系統壓合阻抗檢測方法，其包括： H積體電路系統’其包括—第-積體電路 藉牌：該第一積體電路電連接之第二積體電路，該第-體電路與該第二積體電路對應連接之二管腳之間形 ，該支路由複數壓合阻抗串聯構成，該支路與 =積體電路系統之設計内阻構成一串聯電路； :::廡ί入一測試電壓至該第一積體電路之-管腳， 由判斷：：接之第一積體電路之管腳偵測回受電壓，藉 7!二!Γ電壓大小來確定該支路壓合阻抗是否合格。 •測項所述之積體電路系統壓合阻抗檢 片诚、、中，设疋該支路所允許之壓合阻抗最大值， 麼之和，料㈣受合㈣所承受電 8.如申請專利範圍第7項所 測方法，盆巾，浦”胁 電㈣㈣合阻抗檢 之判斷牛驟I /Π 路系統麗合阻抗是否合格 /斷少驟為·比較_得到之回 回受電壓最小值，若0 ^ 堃”计异付到之 值"^文電愿大於或等於該最小值，則 17 1308220 該支路之壓合阻抗不超過最大值，該支路之壓合阻抗合 格；反之，該支路壓合阻抗不合格。 9.如申請專利範圍第8項所述之積體電路系統壓合阻抗檢 測方法，其中，利用一比較器比較該回受電壓與回受電 壓最小值。 10·如申請專利範圍第9項所述之積體電路系統壓合阻抗 ，測方A其中利用|存II存儲估算之回受電墨最

小值，比較時，該比較器自該寄存哭 益碩取該回受電壓最 ’J、值。

18