JPH11337620A - 集積回路、集積回路を含むシステムおよびシステムをテストする方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 集積回路を含むシステム全体のテストカバレ
ージを向上させる。 【解決手段】 集積回路２０は、アナログ素子１０ａに
よって影響を受ける電圧が印加されているノード２２ａ
と、ノード２２ａの電圧に関連する情報を集積回路２０
の外部に出力する出力部２４とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、集積回路、集積回
路を含むシステムおよびシステムをテストする方法に関
する。

【０００２】

【従来の技術】近年、集積回路（例えば、ＬＳＩチッ
プ）およびこれを用いた回路基板の小型化に伴い、これ
ら回路のテスト技術が注目されている。

【０００３】図９は、集積回路９２０と集積回路９３０
とを含む従来のシステム９００の構成を示す。集積回路
９２０と集積回路９３０との間には、配線９１２や抵抗
９１４が接続されている。集積回路９２０の端子には水
晶発振子９１６が接続されている。

【０００４】これらの回路間の接続が完全であるか否か
をテストする必要がある。従来、そのようなテストは、
回路上の各端子にテストピンを立て、その端子間の接続
をチェックすることによって行われていた。しかし、こ
のテスト方法には、以下の１）〜３）に示す課題があっ
た。

【０００５】１）回路の微細化とともにテストピンが立
てにくくなりつつある。

【０００６】２）集積回路が表面実装された場合、端子
がチップの下になりテストピンが接続できない。

【０００７】３）テストピンが容量を持つため被測定回
路に影響を与え正確な測定ができない。

【０００８】これらの課題に対処し得る技術として、バ
ウンダリスキャン技術が注目されている。

【０００９】図１０は、バウンダリスキャン技術を適用
可能な従来のシステム９００の構成を示す。システム９
００は、集積回路９２０と、集積回路９３０と、集積回
路９２０の端子９２７と集積回路９３０の端子９３７と
に接続された抵抗９１４とを含む。

【００１０】集積回路９２０は、抵抗９１４をテストす
る構成として、ディスコネクトスイッチ９２４と、スイ
ッチ９２５、９２６とを有している。集積回路９３０
は、抵抗９１４をテストする構成として、スイッチ９３
５を有している。

【００１１】システム９００が通常動作を行う場合に
は、ディスコネクトスイッチ９２４はオンにされ、他の
スイッチ９２５、９２６、９３５はオフにされる。その
結果、集積回路９２０の内部回路９２２から出力される
信号が抵抗９１４を介して集積回路９３０に伝達され
る。

【００１２】システム９００がテスト動作を行う場合に
は、ディスコネクトスイッチ９２４はオフにされ、他の
スイッチ９２５、９２６、９３５はオンにされる。その
結果、内部回路９２２は、端子９２７から電気的に切り
離される。これは、抵抗９１４が正しく接続されている
か否かのテストに内部回路９２２が影響を与えないよう
にするためである。スイッチ９２６、９３５がオンにさ
れることにより、電流源９２９から出力される定電流Ｉ
が、スイッチ９２６、端子９２７、抵抗９１４、端子９
３７およびスイッチ９３５という順番に流れる。スイッ
チ９３５の一端は接地されている。スイッチ９２５がオ
ンにされることにより、抵抗９１４の両端の電圧Ｖが電
圧計９２８によって検出される。抵抗９１４の値Ｒは、
Ｒ＝Ｖ／Ｉによって求められる。

【００１３】集積回路９２０と集積回路９３０との間に
接続されるアナログ素子が容量やインダクタである場合
にも、同様にして、そのアナログ素子に定電流を流し、
そのアナログ素子の両端の電圧を測定することにより、
そのアナログ素子のインピーダンスの値を計算によって
得ることができる。この場合には、電流源９２９を交流
信号源とし、電圧計９２８を交流電圧計にすればよい。

【００１４】

【発明が解決しようとする課題】このテスト方法によれ
ば、テストピンを用いることなく回路の完全性のテスト
が可能である。しかし、このテスト方法には、以下の
１）〜４）に示す課題がある。

【００１５】１）ディスコネクトスイッチ９２４はオン
抵抗９２３を有する。オン抵抗９２３は、通常100Ω以
下にすることは困難である。従って、オン抵抗９２３が
回路特性に影響を与える場合には、このテスト方法は用
いることができない。

【００１６】２）ディスコネクトスイッチ９２４のオン
抵抗９２３は電圧依存性を有するため、信号ひずみが発
生する。従って、信号ひずみが低レベルであることを要
求する回路にはこのテスト方法は用いることはできな
い。

【００１７】３）電圧計や電流源は寄生容量の大きなア
ナログバスを介して被テスト回路に接続されるため、こ
の寄生容量が回路動作に影響を与える回路にはこのテス
ト方法を用いることはできない。

【００１８】４）この方法では集積回路外部の回路のテ
ストは可能であるが集積回路内部のアナログ回路のテス
トを行うことができず、集積回路を含む回路全体のテス
トを行うことができない。

【００１９】従って、従来のテスト方法では適用範囲が
限られており回路不良の発見に限界があった。

【００２０】本発明の目的は、従来技術の課題を解決
し、集積回路を含むシステム全体のテストカバレージを
向上させることが可能な集積回路、集積回路を含むシス
テムおよびシステムをテストする方法を提供することで
ある。

【００２１】

【課題を解決するための手段】本発明の集積回路は、第
１素子によって影響を受ける電圧が印加されている第１
ノードと、前記第１ノードの電圧に関連する情報を集積
回路の外部に出力する出力部とを備えており、これによ
り、上記目的が達成される。

【００２２】前記第１ノードの電圧に関連する情報は、
前記第１ノードの電圧であってもよい。

【００２３】前記集積回路は、前記第１ノードの電圧と
所定の値とを比較する比較部をさらに備えており、前記
第１ノードの電圧に関連する情報は、前記第１ノードの
電圧と前記所定の値との比較結果であってもよい。

【００２４】前記集積回路は、前記第１ノードと前記出
力部との間に設けられたバッファ回路をさらに備えてい
てもよい。

【００２５】前記バッファ回路は、入力インピーダンス
が高くなり、かつ、出力インピーダンスが低くなるよう
にインピーダンスを変換するインピーダンス変換器を含
んでいてもよい。

【００２６】前記バッファ回路は、前記第１ノードの電
圧に対応する信号の周波数を変換する周波数変換回路を
含んでいてもよい。

【００２７】前記周波数変換回路は、標本化回路であ
り、前記第１ノードの電圧に対応する信号の周波数より
低い周波数を有する２種類の標本化信号を使用してもよ
い。

【００２８】本発明の他の集積回路は、第１素子によっ
て影響を受ける電圧が印加されている第１ノードと、第
２素子によって影響を受ける電圧が印加されている第２
ノードと、前記第１ノードの電圧に関連する情報と前記
第２ノードの電圧に関連する情報とを集積回路の外部に
選択的に出力する選択出力部とを備えており、これによ
り、上記目的が達成される。

【００２９】前記選択出力部は、バスと、前記第１ノー
ドと前記第２ノードとを前記バスに選択的に接続するス
イッチとを備えていてもよい。

【００３０】本発明の方法は、第１素子と、第１ノード
を含む集積回路とを含むシステムをテストする方法であ
って、前記第１素子が前記集積回路に含まれる前記第１
ノードの電圧に影響を与えるステップと、前記第１ノー
ドの電圧を検出するステップと、前記第１ノードの前記
検出された電圧に基づいて、前記第１素子の機能を検査
するステップとを包含しており、これにより、上記目的
が達成される。

【００３１】前記システムは、第２素子をさらに含み、
前記集積回路は、第２ノードをさらに含み、前記方法
は、前記第２素子が前記集積回路に含まれる前記第２ノ
ードの電圧に影響を与えるステップと、前記第２ノード
の電圧を検出するステップと、前記第２のノードの前記
検出された電圧に基づいて、前記第２素子の機能を検査
するステップとをさらに包含してもよい。

【００３２】本発明のシステムは、第１素子と、前記第
１素子によって影響を受ける電圧が印加されている第１
ノードを含む集積回路と、前記第１ノードの電圧を検出
する検出部と、前記検出部によって検出された前記第１
ノードの電圧に基づいて、前記第１素子の機能を検査す
る検査部とを備えており、これにより、上記目的が達成
される。

【００３３】前記システムは、第２素子をさらに含み、
前記集積回路は、前記第２素子によって影響を受ける電
圧が印加されている第２ノードをさらに含み、前記検出
部は、前記第２ノードの電圧をさらに検出し、前記検査
部は、前記検出部によって検出された前記第２のノード
の電圧に基づいて、前記第２素子の機能を検査してもよ
い。

【００３４】前記検出部は、バスと、前記第１ノードと
前記第２ノードとを前記バスに選択的に接続するスイッ
チとを備えていてもよい。

【００３５】前記システムは、前記第１素子に電圧を印
加する電圧印加部をさらに備えていてもよい。

【００３６】

【発明の実施の形態】はじめに、本発明の原理を説明す
る。

【００３７】図１Ａは、アナログ素子１０ａと、集積回
路２０とを含むシステム１の構成を示す。アナログ素子
１０ａと集積回路２０とが協動することにより、システ
ム１は所望の機能を実行すると仮定する。システム１が
所望の機能を実行するためには、アナログ素子１０ａお
よび集積回路２０のそれぞれが所望の機能を実行する必
要がある。

【００３８】集積回路２０は、アナログ素子１０ａが所
望の機能を実行するか否かをテストする（すなわち、ア
ナログ素子１０ａの「機能テスト」を行う）構成を有し
ている。すなわち、集積回路２０は、アナログ素子１０
ａの「機能テスト」を行う構成として、ノード２２ａ
と、出力部２４とを有している。

【００３９】ノード２２ａには、アナログ素子１０ａに
よって影響を受ける電圧が印加されている。ノード２２
ａは、集積回路２０に含まれる任意のノードであり得
る。ノード２２ａは、集積回路２０の内部のノードであ
ってもよいし、集積回路２０を他の回路と接続するため
の接続端子であってもよい。

【００４０】本発明では、テスト対象であるアナログ素
子１０ａによって影響を受ける電圧が印加されているノ
ード２２ａが存在することが要求される。さらに、本発
明では、アナログ素子１０ａが所望の機能を実行するか
否かとアナログ素子１０ａがノード２２ａの電圧に与え
る影響とが所定の関係を有していることが要求される。
すなわち、アナログ素子１０ａが所望の機能を実行する
場合には、アナログ素子１０ａは、ノード２２ａの電圧
に第１の影響を与える。アナログ素子１０ａが所望の機
能を実行しない場合には、アナログ素子１０ａはノード
２２ａの電圧に第１の影響とは異なる第２の影響を与え
る。

【００４１】しかし、アナログ素子１０ａがどのような
態様でノード２２ａの電圧に影響を与えるかは本発明に
とって重要ではない。例えば、アナログ素子１０ａが集
積回路２０に電気的に接続されている場合には、アナロ
グ素子１０ａから出力される電気信号によってノード２
２ａの電圧が変動され得る。あるいは、アナログ素子１
０ａから出力される光信号によってノード２２ａの電圧
が変動されてもよい。

【００４２】出力部２４は、ノード２２ａの電圧に関連
する情報Ｉａを接続パッド２６ａを介して集積回路２０
の外部に出力する。情報Ｉａは、例えば、ノード２２ａ
の電圧である。あるいは、情報Ｉａは、ノード２２ａの
電圧と所定の電圧との比較結果であってもよい。

【００４３】接続パッド２６ａから出力される情報Ｉａ
をモニターすることにより、アナログ素子１０ａがノー
ド２２ａの電圧に与える影響を分析することが可能にな
る。その分析結果が期待値に一致する場合には、アナロ
グ素子１０ａは所望の機能を実行していると判定され
る。その分析結果が期待値に一致しない場合には、アナ
ログ素子１０ａは所望の機能を実行していないと判定さ
れる。このようにして、アナログ素子１０ａの「機能テ
スト」が行われる。

【００４４】図２は、システム１をテストする方法の手
順を示す。

【００４５】ステップＳ１では、アナログ素子１０ａに
よって影響を受ける電圧がノード２２ａに印加される。

【００４６】ステップＳ２では、ノード２２ａの電圧が
検出される。ノード２２ａの電圧は、例えば、電圧計に
よって検出され得る。

【００４７】ステップＳ３では、ステップＳ２において
検出されたノード２２ａの電圧に基づいて、アナログ素
子１０ａの機能が検査される。例えば、ノード２２ａの
電圧に関連する情報Ｉａとしてノード２２ａの電圧が出
力部２４から出力される場合には、出力電圧をモニター
することにより、または、出力電圧と所定の値とを比較
することにより、アナログ素子１０ａの機能が検査され
る。

【００４８】なお、システム１がテスト対象となる複数
のアナログ素子を含む場合には、その複数のアナログ素
子のそれぞれについて、上記ステップＳ１〜Ｓ３の手順
を繰り返せばよい（ステップＳ４）。

【００４９】例えば、図１Ｂおよび図１Ｃに示すよう
に、システム１がアナログ素子１０ａ、１０ｂおよび１
０ｃを含み、集積回路２０は、アナログ素子１０ａ、１
０ｂおよび１０ｃによって影響を受ける電圧が印加され
るノード２２ａ、２２ｂおよび２２ｃを有していると仮
定する。この場合には、出力部２４は、ノード２２ａの
電圧に関連する情報Ｉａとノード２２ｂの電圧に関連す
る情報Ｉｂとノード２２ｃの電圧に関連する情報Ｉｃと
をそれぞれ集積回路２０の外部に出力する。

【００５０】情報Ｉａ、ＩｂおよびＩｃは、図１Ｂに示
されるように、集積回路２０に設けられた互いに異なる
接続パッド２６ａ、２６ｂおよび２６ｃを介して集積回
路２０の外部に出力されてもよいし、図１Ｃに示される
ように、集積回路２０に設けられた共通の接続パッド２
６ｄを介して集積回路２０の外部に出力されてもよい。

【００５１】なお、情報Ｉａ、ＩｂおよびＩｃが、図１
Ｃに示されるように、集積回路２０に設けられた共通の
接続パッド２６ｄを介して集積回路２０の外部に出力さ
れる場合には、それらの情報は、互いに識別可能な態様
で集積回路２０の外部に出力される必要がある。例え
ば、情報Ｉａ、ＩｂおよびＩｃは、予め決められた順番
に従って１つずつ集積回路２０の外部に出力される。あ
るいは、情報Ｉａ、ＩｂおよびＩｃは、対応するノード
を識別する識別情報とともに出力されてもよい。

【００５２】なお、テスト対象となるアナログ素子の数
およびアナログ素子によって影響を受ける電圧が印加さ
れているノードの数は、１以上の任意の整数であり得る
ことはいうまでもない。

【００５３】本発明のテスト方法によれば、従来のアナ
ログバウンダリスキャン技術（図１０）に基づくテスト
方法と異なり、集積回路２０内にディスコネクトスイッ
チを設ける必要がない。従って、ディスコネクトスイッ
チのオン抵抗に起因する課題が解決される。すなわち、
本発明のテスト方法によれば、ディスコネクトスイッチ
のオン抵抗によってシステム１の回路特性が影響を受け
たり、信号ひずみが発生したりすることがない。

【００５４】また、本発明のテスト方法によれば、アナ
ログバスを介して電流源や電圧計を集積回路２０に接続
する必要がない。従って、アナログバスの寄生容量に起
因する課題が解決される。すなわち、本発明のテスト方
法によれば、アナログバスの寄生容量によってシステム
１の動作が影響を受けることがない。

【００５５】さらに、本発明のテスト方法は、集積回路
２０の外部に接続されたアナログ素子のみならず、集積
回路２０の内部に含まれるアナログ素子にも適用され得
る。これにより、本発明のテスト方法を広い範囲のアナ
ログ素子に適用することが可能となる。

【００５６】以下、図面を参照しながら、本発明の実施
の形態を説明する。

【００５７】（実施の形態１）図３は、本発明の実施の
形態１のシステム１００の構成を示す。システム１００
は、アナログ素子１１０と、集積回路１２０とを含んで
いる。実施の形態１では、アナログ素子１１０を集積回
路１２０に接続した場合において、アナログ素子１１０
の機能テストを実行する例を説明する。

【００５８】アナログ素子１１０は、水晶発振子１１２
と容量１１４とを含む。アナログ素子１１０は、接続パ
ッド１２９を介して集積回路１２０の内部に設けられて
いるインバータ１２７の入力と出力とに接続される。そ
の結果、水晶発振器１１２と容量１１４とインバータ１
２７とによって発振回路１１６が形成される。

【００５９】発振回路１１６の出力（すなわち、インバ
ータ１２７の出力）は、バッファ１２８を介して内部回
路１３０に供給される。

【００６０】集積回路１２０は、アナログ素子１１０の
「機能テスト」を実行する構成として、ノード１２２
と、出力部１２４とを有している。

【００６１】ノード１２２には、バッファ１２８から出
力される電圧が印加される。ノード１２２の電圧は、ア
ナログ素子１１０によって影響を受ける。すなわち、ア
ナログ素子１１０が正常に機能する場合には、ノード１
２２の電圧は、発振回路１１６の発振動作に応じた所望
の周波数および振幅で変動するはずである。

【００６２】出力部１２４は、スイッチ１２４ａと接続
パッド１２４ｂとを含む。スイッチ１２４ａは、システ
ム１００が通常動作を行う場合にはオフにされている。
スイッチ１２４ａは、システム１００がテスト動作を行
う場合のみオンにされる。その結果、システム１００が
テスト動作を行う場合には、ノード１２２の電圧が接続
パッド１２４ｂを介して集積回路１２０の外部に出力さ
れる。

【００６３】スイッチ１２４ａのオンオフは、集積回路
１２０に設けられたスイッチ制御回路１３１によって制
御される。スイッチ制御回路１３１は、クロック信号Ｃ
ＬＫに同期したスイッチデータＤａｔａに従ってスイッ
チ１２４ａのオンオフを制御する。クロック信号ＣＬＫ
とスイッチデータＤａｔａとは、集積回路１２０の外部
からスイッチ制御回路１３１に供給される。

【００６４】システム１００がテスト動作を行う場合に
は、接続パッド１２４ｂにモニター１３２が接続され
る。接続パッド１２４ｂを介して出力される電圧が発振
回路１１６の発振動作に応じた所望の周波数および振幅
で変動するか否かがモニター１３２によってモニターさ
れる。これにより、アナログ素子１１０が正常に機能し
ているか否かが判定される。

【００６５】従来のアナログバウンダリスキャン技術
（図１０）に基づくテスト方法では、電流源と電圧計と
を用いてアナログ素子１１０のインピーダンスを測定
し、その測定結果に基づいてアナログ素子１１０が集積
回路１２０に正しく接続されているか否かを判定してい
た。本発明のテスト方法によれば、アナログ素子１１０
のインピーダンスを測定することなく、アナログ素子１
１０の「機能テスト」を実行することができる。従っ
て、本発明のテスト方法によれば、従来のテスト方法で
は評価することが困難であった複雑なインピーダンス特
性を有するアナログ素子（例えば、水晶発振回路）を容
易に評価することが可能になる。

【００６６】このように、本発明のテスト方法は、アナ
ログ素子のインピーダンスを測定することにより回路の
完全性を評価する従来のテスト方法とは根本的に異な
り、アナログ素子が集積回路の内部に設けられた回路に
与える影響を測定することにより回路の完全性を評価す
るものである。

【００６７】また、本発明のテスト方法によれば、アナ
ログ素子１１０とインバータ１２７との間にディスコネ
クトスイッチを設ける必要がない。従って、システム１
００が通常動作する場合において、ディスコネクトスイ
ッチのオン抵抗によって発振回路１１６の発振動作が影
響を受けることはない。同様の理由により、寄生容量や
寄生インダクタンスが発振回路１１６に付加されること
もない。その結果、発振回路１１６の発振条件がずれた
り、発振周波数が変化したり、発振が停止したりする不
都合が生じない。

【００６８】図４は、集積回路１２０（図３）の変形例
である集積回路１２０ａを含むシステム１００ａの構成
を示す。集積回路１２０ａは、集積回路１２０（図３）
に含まれる構成要素に加えて、比較部１３４と、基準電
圧出力部１３６とをさらに含む。図４において、図３に
示される構成要素と同一の構成要素には同一の参照番号
を付し、その説明を省略する。

【００６９】比較部１３４には、ノード１２２の電圧と
基準電圧出力部１３６から出力される基準電圧とが供給
される。比較部１３４は、ノード１２２の電圧と基準電
圧出力部１３６から出力される基準電圧とを比較し、そ
の比較結果を出力部１２４を介して集積回路１２０ａの
外部に出力する。その比較結果は、例えば、ノード１２
２の電圧と基準電圧とが一致したか否かを示すデジタル
信号によって表される。

【００７０】基準電圧がＤＣ電圧である場合には、比較
部１３４として、例えば、ウインドコンパレータなどの
比較器が使用され得る。基準電圧がＡＣ電圧である場合
において、ノード１２２の電圧の周波数と基準電圧の周
波数とを比較する場合には、比較部１３４として、例え
ば、位相比較器などを用いた周波数比較器が使用され得
る。基準電圧がＡＣ電圧である場合において、ノード１
２２の電圧の振幅と基準電圧の振幅とを比較する場合に
は、比較部１３４として、例えば、全波整流回路とウイ
ンドコンパレータなどが使用され得る。

【００７１】システム１００ａによれば、集積回路１２
０ａからノード１２２の電圧と基準電圧との比較結果が
出力される。その比較結果はデジタル信号によって表現
可能であるため、ノード１２２の電圧をアナログ信号と
してモニターする場合に比べて、アナログ素子１１０の
テストの精度を向上させることができる。また、その比
較結果はマイクロコンピュータなどのプロセッサによっ
て簡単に処理され得るため、アナログ素子１１０の機能
テストを自動化することが容易となる。

【００７２】なお、図４の例では、基準電圧出力部１３
６は、集積回路２０の内部に設けられている。しかし、
基準電圧出力部１３６を集積回路２０の外部に設けるよ
うにしてもよい。

【００７３】（実施の形態２）図５は、本発明の実施の
形態２のシステム２００の構成を示す。システム２００
は、アナログ素子１１０、２１０と、集積回路２２０と
を含んでいる。実施の形態２では、アナログ素子１１
０、２１０を集積回路２２０に接続した場合において、
アナログ素子１１０、２１０の機能テストを実行する例
を説明する。図５において、図３に示される構成要素と
同一の構成要素には同一の参照番号を付し、その説明を
省略する。

【００７４】アナログ素子２１０は、演算増幅器２２７
の発振を防止するための位相補償用容量である。アナロ
グ素子２１０は、接続パッド２２９を介して集積回路２
２０の内部に設けられている演算増幅器２２７に接続さ
れる。

【００７５】演算増幅器２２７の出力は、内部回路２３
０に供給される。なお、バッファ１２８の出力が供給さ
れる内部回路１３０と演算増幅器２２７の出力が供給さ
れる内部回路２３０とは異なる回路であってもよいし、
同一の回路であってもよい。

【００７６】集積回路２２０は、アナログ素子１１０、
２１０の「機能テスト」を実行する構成として、ノード
１２２と、ノード２２２と、選択出力部２２４とを有し
ている。

【００７７】ノード１２２には、バッファ１２８から出
力される電圧が印加される。ノード１２２の電圧は、ア
ナログ素子１１０によって影響を受ける。すなわち、ア
ナログ素子１１０が正常に機能する場合には、ノード１
２２の電圧は、発振回路１１６の発振動作に応じた所望
の周波数および振幅で変動するはずである。

【００７８】ノード２２２には、演算増幅器２２７から
出力される電圧が印加される。ノード２２２の電圧は、
アナログ素子２１０によって影響を受ける。すなわち、
アナログ素子２１０が正常に機能する場合には、ノード
２２２の電圧は、発振しないはずである。

【００７９】出力部２２４は、スイッチ２２４ａ、２２
４ｂとバス２２４ｃと接続パッド２２４ｄとを含む。ス
イッチ２２４ａ、２２４ｂは、システム２００が通常動
作を行う場合にはオフにされている。スイッチ２２４
ａ、２２４ｂは、システム２００がテスト動作を行う場
合のみ選択的にオンにされる。アナログ素子１１０の機
能テストを実行する場合には、スイッチ２２４ａがオフ
にされ、かつ、スイッチ２２４ｂがオンにされる。この
場合、ノード１２２がバス２２４ｃに電気的に接続され
る。その結果、ノード１２２の電圧が接続パッド２２４
ｄを介して集積回路２２０の外部に出力される。アナロ
グ素子２１０の機能テストを実行する場合には、スイッ
チ２２４ａがオンにされ、かつ、スイッチ２２４ｂがオ
フにされる。この場合、ノード２２２がバス２２４ｃに
電気的に接続される。その結果、ノード２２２の電圧が
接続パッド２２４ｄを介して集積回路２２０の外部に出
力される。

【００８０】このように、ノード１２２の電圧とノード
２２２の電圧とは、共通の接続パッド２２４ｄを介して
集積回路２２０の外部に出力される。このような構成
は、テスト対象となるアナログ素子の数が増加しても、
接続パッドの数を増加させなくてすむという利点を提供
する。

【００８１】スイッチ２２４ａ、２２４ｂのオンオフ
は、集積回路２２０に設けられたスイッチ制御回路２３
１によって制御される。スイッチ制御回路２３１は、ク
ロック信号ＣＬＫに同期したスイッチデータＤａｔａに
従ってスイッチ２２４ａ、２２４ｂのオンオフを制御す
る。クロック信号ＣＬＫとスイッチデータＤａｔａと
は、集積回路２２０の外部からスイッチ制御回路２３１
に供給される。

【００８２】システム２００がテスト動作を行う場合に
は、接続パッド２２４ｄにモニター１３２が接続され
る。アナログ素子１１０の機能テストを実行する場合に
は、接続パッド２２４ｄを介して出力される電圧が発振
回路１１６の発振動作に応じた所望の周波数および振幅
で変動するか否かがモニター１３２によってモニターさ
れる。これにより、アナログ素子１１０が正常に機能し
ているか否かが判定される。アナログ素子２１０の機能
テストを実行する場合には、接続パッド２２４ｄを介し
て出力される電圧が発振しているか否かがモニター１３
２によってモニターされる。これにより、アナログ素子
２１０が正常に機能しているか否かが判定される。

【００８３】本発明のテスト方法によれば、アナログ素
子２１０と演算増幅器２２７との間にディスコネクトス
イッチを設ける必要がない。従って、システム２００が
通常動作する場合において、ディスコネクトスイッチの
オン抵抗や寄生容量によって演算増幅器２２７の位相補
償条件が影響を受けることはない。

【００８４】なお、実施の形態２のシステム２００によ
っても、実施の形態１のシステム１００と同様の効果が
得られることはいうまでもない。

【００８５】図６は、集積回路２２０（図５）の変形例
である集積回路２２０ａを含むシステム２００ａの構成
を示す。集積回路２２０ａは、集積回路２２０（図５）
に含まれる構成要素に加えて、バッファ回路２３２、２
３４をさらに含む。図６において、図５に示される構成
要素と同一の構成要素には同一の参照番号を付し、その
説明を省略する。

【００８６】システム２００ａがテスト動作を行う場合
には、バス２２４ｃの容量がノード１２２、２２２に対
して並列に接続される。このことは、ノード１２２、２
２２の電圧に影響を与える可能性がある。また、ノード
１２２、２２２の電圧が高周波信号である場合には、バ
ス２２４ｃを駆動することができないため、出力信号の
レベルが大幅に低下する可能性がある。

【００８７】システム２００ａは、ノード１２２、２２
２の電圧をバッファ回路２３２、２３４を介して集積回
路２２０ａの外部に出力することにより、上述した課題
に対処できるようにしたものである。

【００８８】バッファ回路２３２は、入力インピーダン
スが高くなり、かつ、出力インピーダンスが低くなるよ
うにインピーダンスを変換する。これにより、ノード２
２２に接続される寄生容量や寄生抵抗、寄生インダクタ
ンスの影響を最小限にすることが可能である。

【００８９】バッファ回路２３４は、標本化信号に同期
してノード１２２の電圧を標本化し、標本化された電圧
を出力する。標本化信号は、接続パッド２３６を介して
標本化信号生成器２３８から供給される。このように標
本化された電圧は、一定の期間一定の電圧値をとる。バ
ッファ回路２３４は、ノード１２２の電圧を標本化する
ことにより、ノード１２２の電圧が高周波信号である場
合でもその高周波信号を変化の小さい信号に変換するこ
とができる。バッファ回路２３４から出力される信号を
用いてバス２２４ｃが駆動される。これにより、バス２
２４ｃが大きい容量を有する場合でも、出力信号のレベ
ルが低下することはない。

【００９０】図７Ａは、バッファ回路２３２の構成を示
す。バッファ回路２３２は、入力インピーダンスが高く
なり、かつ、出力インピーダンスが低くなるようにイン
ピーダンスを変換するインピーダンス変換器２４２を含
む。インピーダンス変換器２４２の電圧利得は、通常、
１に設定される。しかし、インピーダンス変換器２４２
の電圧利得を１以上に設定してもよい。

【００９１】図７Ｂは、バッファ回路２３４の構成を示
す。バッファ回路２３４は、標本化信号に同期して入力
信号を標本化する標本化回路２４４を含む。バッファ回
路２３４において、通常は、標本化回路２４４の前後に
インピーダンス変換器２４２が挿入される。しかし、イ
ンピーダンス変換器２４２は省略されてもよい。図７Ｃ
は、バッファ回路２３４ａの構成を示す。バッファ回路
２３４ａは、バッファ回路２３４と置換可能である。バ
ッファ回路２３４ａは、変換信号に同期して入力信号の
周波数を変換する周波数ミキサ２４６を含む。バッファ
回路２３４ａにおいて、通常は、周波数ミキサ２４６の
後にインピーダンス変換器２４２が挿入される。しか
し、インピーダンス変換器２４２は省略されてもよい。
バッファ回路２３４ａは、周波数ミキサ２４６を用いて
ノード１２２からの高周波信号を低周波信号に変換する
ことができる。バッファ回路２３４ａから出力される信
号を用いてバス２２４ｃが駆動される。これにより、バ
ス２２４ｃが大きい容量を有する場合でも、出力信号の
レベルが低下することはない。

【００９２】なお、バッファ回路２３４を使用する場合
には、入力信号の周波数よりも低い周波数を有する２種
類の標本化信号を使用することが好ましい。１種類の標
本化信号を使用したのでは、ノード１２２からの高周波
信号を評価することができないからである。

【００９３】以下、２種類の標本化信号を用いて、ノー
ド１２２からの高周波信号を評価する手順を説明する。

【００９４】バッファ回路２３４の標本化回路２４４か
ら出力される出力信号の周波数ｆ_{ou t}は、標本化定理に
基づき、（数１）および（数２）によって表される。た
だし、より高い周波数成分は、フィルタなどにより除去
されていると仮定する。

【００９５】

【数１】ｆ_out＝ｆ_in−Ｎ・ｆ_s≦ｆ_s／２

【００９６】

【数２】ｆ_in＝ｆ_out＋Ｎ・ｆ_s ここで、ｆ_inは標本化回路２４４に入力される入力信号
の周波数を示し、ｆ_sは標本化信号の周波数を示す。

【００９７】（数１）および（数２）において、Ｎは０
以上の任意の整数である。標本化信号の周波数ｆ_sが入
力信号の周波数ｆ_inよりも低い場合には整数Ｎの値を特
定することができない。整数Ｎの値を特定するために、
周波数（ｆ_s＋Δｆ_s）を有するもう１つの標本化信号が
使用される。

【００９８】周波数（ｆ_s＋Δｆ_s）を有する標本化信号
を用いて、入力信号を標本化した場合の出力信号の周波
数ｆ_outdは、（数３）によって表される。また、（数
３）から（数４）が導出される。

【００９９】

【数３】ｆ_outd＝ｆ_in−Ｎ・（ｆ_s＋Δｆ_s）＝ｆ_out−
Ｎ・Δｆ_s

【０１００】

【数４】Ｎ＝（ｆ_out−ｆ_outd）／Δｆ_s （数４）によって特定された整数Ｎを（数２）に代入す
ることにより、入力信号の周波数ｆ_inが算出される。

【０１０１】このようにして、標本化回路２４４と２種
類の標本化信号とを用いることにより、ノード１２２か
らの高周波信号を評価することが可能になる。これによ
り、本発明のテスト方法の実際的な適用範囲が飛躍的に
拡大する。

【０１０２】（実施の形態３）図８は、本発明の実施の
形態３のシステム３００の構成を示す。システム３００
は、アナログ素子３１０と、集積回路３２０と、集積回
路３３０とを含んでいる。実施の形態３では、アナログ
素子３１０を集積回路３２０と集積回路３３０との間に
接続した場合において、アナログ素子３１０の機能テス
トを実行する例を説明する。

【０１０３】アナログ素子３１０は、抵抗３１２と容量
３１４とを含む。アナログ素子３１０は、集積回路３２
０の電圧印加部３２６（例えば、Ｄ／Ａコンバータ）に
よって印加される電圧をフィルタして、フィルタされた
電圧を集積回路３３０の電圧制御発振器３３７の制御端
子に供給する。

【０１０４】電圧制御発振器３３７は、アナログ素子３
１０によってフィルタされた電圧に応じて、発振周波数
を変化させる。電圧制御発振器３３７の出力は、バッフ
ァ３３８を介して内部回路３４０に供給される。

【０１０５】集積回路３３０は、アナログ素子３１０の
「機能テスト」を実行する構成として、ノード３３２
と、出力部３３４とを有している。

【０１０６】ノード３３２には、バッファ３３８から出
力される電圧が印加される。ノード３３２の電圧は、ア
ナログ素子３１０によって影響を受ける。しかし、集積
回路３２０の電圧印加部３２６は、ロジック回路３２２
からの信号に応じて電圧を印加するため、ロジック回路
３２２の論理状態が変化しない限り、ノード３３２の電
圧レベルも変化しないことになる。このような状況下で
は、ノード３３２の電圧をモニターすることによって、
アナログ素子３１０の機能を評価することは困難であ
る。

【０１０７】このような課題を解決するために、集積回
路３２０は、アナログ素子３１０の「機能テスト」を実
行する構成として、スイッチ３２４と、接続パッド３２
８とを有している。

【０１０８】システム３００が通常動作を行う場合に
は、スイッチ３２４は、ロジック回路３２２と電圧印加
部３２６とを電気的に接続するように制御される。シス
テム３００がテスト動作を行う場合には、スイッチ３２
４は、信号源３２９と電圧印加部３２６とを電気的に接
続するように制御される。

【０１０９】スイッチ３２４のオンオフは、集積回路３
２０に設けられたスイッチ制御回路３２１によって制御
される。スイッチ制御回路３２１は、クロック信号ＣＬ
Ｋに同期したスイッチデータＤａｔａに従ってスイッチ
３２４のオンオフを制御する。クロック信号ＣＬＫとス
イッチデータＤａｔａとは、集積回路３２０の外部から
スイッチ制御回路３２１に供給される。

【０１１０】信号源３２９は、ロジック回路３２２から
出力される信号をシミュレートするテスト信号を接続パ
ッド３２８を介して電圧印加部３２６に供給する。その
結果、テスト信号に応じた電圧がアナログ素子３１０に
印加され、アナログ素子３１０によってフィルタされた
電圧が電圧制御発振器３３７に供給される。このように
して、テスト信号に対応する電圧信号がノード３３２に
現れる。

【０１１１】出力部３３４は、スイッチ３３４ａと接続
パッド３３４ｂとを含む。スイッチ３３４ａは、システ
ム３００が通常動作を行う場合にはオフにされている。
スイッチ３３４ａは、システム３００がテスト動作を行
う場合のみオンにされる。その結果、システム３００が
テスト動作を行う場合には、ノード３３２の電圧が接続
パッド３３４ｂを介して集積回路３３０の外部に出力さ
れる。

【０１１２】スイッチ３３４ａのオンオフは、集積回路
３３０に設けられたスイッチ制御回路３４１によって制
御される。スイッチ制御回路３４１は、クロック信号Ｃ
ＬＫに同期したスイッチデータＤａｔａ’に従ってスイ
ッチ３３４ａのオンオフを制御する。クロック信号ＣＬ
ＫとスイッチデータＤａｔａ’とは、集積回路３３０の
外部からスイッチ制御回路３４１に供給される。

【０１１３】システム３００がテスト動作を行う場合に
は、接続パッド３３４ｂにモニター１３２が接続され
る。接続パッド３３４ｂを介して出力される電圧が信号
源３２９から出力されるテスト信号に応じた所望の波
形、発振周波数および応答時定数を有しているか否かが
モニター１３２によってモニターされる。これにより、
アナログ素子３１０が正常に機能しているか否かが判定
される。

【０１１４】なお、図８に示される例では、集積回路３
２０の電圧印加部３２６によって、デジタル信号がアナ
ログ信号に変換される。そのアナログ信号がアナログ素
子３１０に印加される。しかし、集積回路３２０におい
てＤ／Ａ変換を行うことは、本発明にとって必須ではな
い。集積回路３２０においてＤ／Ａ変換を行うことな
く、アナログ信号を直接的にアナログ素子３１０に印加
してもよい。

【０１１５】さらに、図８に示される例では、アナログ
素子３１０は、２つの集積回路間に接続されている。ア
ナログ素子３１０は３以上の集積回路間に接続されてい
てもよく、同一の集積回路に接続されていてもよい。

【０１１６】このように、本発明のテスト方法は、アナ
ログ素子のインピーダンスを測定することにより回路の
完全性を評価する従来のテスト方法とは根本的に異な
り、アナログ素子に意図的に電圧を印加してその電圧が
集積回路の内部に設けられた回路に与える影響を測定す
ることにより回路の完全性を評価するものである。すな
わち、本発明のテスト方法は、アナログ素子に印加した
電圧に基づきそのアナログ素子の伝達関数を求めること
に特徴がある。

【０１１７】また、本発明のテスト方法によれば、アナ
ログ素子３１０と電圧制御発振器３３７との間にディス
コネクトスイッチを設ける必要がない。従って、システ
ム３００が通常動作する場合において、ディスコネクト
スイッチのオン抵抗によって電圧制御発振器３３７の発
振動作が影響を受けることはない。

【０１１８】

【発明の効果】本発明のテスト方法によれば、アナログ
素子のインピーダンスを測定することによりそのアナロ
グ素子を含む回路系の完全性を評価する従来のアナログ
バウンダリスキャン技術に基づくテスト方法とは異な
り、アナログ素子によって影響を受ける電圧に基づいて
そのアナログ素子の機能を検査することによりそのアナ
ログ素子を含む回路系の完全性が評価される。

【０１１９】本発明によれば、アナログ素子のインピー
ダンスを測定しないため、従来のアナログスキャン技術
に不可欠であったアナログ素子と内部回路とを遮断する
ディスコネクトスイッチを設ける必要がない。従って、
従来、ディスコネクトスイッチによって引き起こされて
いた不都合は生じない。すなわち、ディスコネクトスイ
ッチのオン抵抗によってシステムの周波数特性やひずみ
特性が悪化することはない。

【０１２０】また、本発明によれば、集積回路の外部に
接続されたアナログ素子に加えて、従来のアナログバウ
ンダリスキャン技術では不可能であった集積回路の内部
に含まれるアナログ素子をテストすることが可能とな
る。本発明によれば、集積回路の内部のノードの電圧を
モニターすることができるからである。

【０１２１】さらに、本発明によれば、バッファ回路を
用いて、アナログバスの容量が被測定ノードの電圧に与
える影響を抑制することができる。また、本発明によれ
ば、標本化回路およびミキサー回路などの周波数変換回
路を用いて、高周波の被測定信号を低周波の信号に変換
することにより、高周波信号の減衰や測定精度劣化を招
くことなく被測定ノードの電圧を評価することができ
る。

【図面の簡単な説明】

【図１Ａ】本発明の原理を説明するためのシステム１の
構成を示す図である。

【図１Ｂ】本発明の原理を説明するためのシステム１の
他の構成を示す図である。

【図１Ｃ】本発明の原理を説明するためのシステム１の
他の構成を示す図である。

【図２】システム１をテストする方法の手順を示す図で
ある。

【図３】本発明の実施の形態１のシステム１００の構成
を示す図である。

【図４】システム１００の変形例であるシステム１００
ａの構成を示す図である。

【図５】本発明の実施の形態２のシステム２００の構成
を示す図である。

【図６】システム２００の変形例であるシステム２００
ａの構成を示す図である。

【図７Ａ】バッファ回路２３２の構成を示す図である。

【図７Ｂ】バッファ回路２３４の構成を示す図である。

【図７Ｃ】バッファ回路２３４ａの構成を示す図であ
る。

【図８】本発明の実施の形態３のシステム３００の構成
を示す図である。

【図９】従来のシステム９００の構成を示す図である。

【図１０】従来のシステム９００の構成を示す図であ
る。

【符号の説明】

１ システム １０ａ アナログ素子 ２０ 集積回路 ２２ａ ノード ２４ 出力部 ２６ａ 接続パッド

Claims (15)

【特許請求の範囲】
1. 【請求項１】 第１素子によって影響を受ける電圧が印
   加されている第１ノードと、 前記第１ノードの電圧に関連する情報を集積回路の外部
   に出力する出力部とを備えた集積回路。
2. 【請求項２】 前記第１ノードの電圧に関連する情報
   は、前記第１ノードの電圧である、請求項１に記載の集
   積回路。
3. 【請求項３】 前記集積回路は、前記第１ノードの電圧
   と所定の値とを比較する比較部をさらに備えており、 前記第１ノードの電圧に関連する情報は、前記第１ノー
   ドの電圧と前記所定の値との比較結果である、請求項１
   に記載の集積回路。
4. 【請求項４】 前記集積回路は、前記第１ノードと前記
   出力部との間に設けられたバッファ回路をさらに備えて
   いる、請求項１に記載の集積回路。
5. 【請求項５】 前記バッファ回路は、入力インピーダン
   スが高くなり、かつ、出力インピーダンスが低くなるよ
   うにインピーダンスを変換するインピーダンス変換器を
   含む、請求項４に記載の集積回路。
6. 【請求項６】 前記バッファ回路は、前記第１ノードの
   電圧に対応する信号の周波数を変換する周波数変換回路
   を含む、請求項４に記載の集積回路。
7. 【請求項７】 前記周波数変換回路は、標本化回路であ
   り、前記第１ノードの電圧に対応する信号の周波数より
   低い周波数を有する２種類の標本化信号を使用する、請
   求項６に記載の集積回路。
8. 【請求項８】 第１素子によって影響を受ける電圧が印
   加されている第１ノードと、 第２素子によって影響を受ける電圧が印加されている第
   ２ノードと、 前記第１ノードの電圧に関連する情報と前記第２ノード
   の電圧に関連する情報とを集積回路の外部に選択的に出
   力する選択出力部とを備えた集積回路。
9. 【請求項９】 前記選択出力部は、バスと、前記第１ノ
   ードと前記第２ノードとを前記バスに選択的に接続する
   スイッチとを備えている、請求項８に記載の集積回路。
10. 【請求項１０】 第１素子と、第１ノードを含む集積回
    路とを含むシステムをテストする方法であって、 前記第１素子が前記集積回路に含まれる前記第１ノード
    の電圧に影響を与えるステップと、 前記第１ノードの電圧を検出するステップと、 前記第１ノードの前記検出された電圧に基づいて、前記
    第１素子の機能を検査するステップとを包含する方法。
11. 【請求項１１】 前記システムは、第２素子をさらに含
    み、 前記集積回路は、第２ノードをさらに含み、 前記方法は、前記第２素子が前記集積回路に含まれる前
    記第２ノードの電圧に影響を与えるステップと、 前記第２ノードの電圧を検出するステップと、 前記第２のノードの前記検出された電圧に基づいて、前
    記第２素子の機能を検査するステップとをさらに包含す
    る、請求項１０に記載の方法。
12. 【請求項１２】 第１素子と、 前記第１素子によって影響を受ける電圧が印加されてい
    る第１ノードを含む集積回路と、 前記第１ノードの電圧を検出する検出部と、 前記検出部によって検出された前記第１ノードの電圧に
    基づいて、前記第１素子の機能を検査する検査部とを備
    えたシステム。
13. 【請求項１３】 前記システムは、第２素子をさらに含
    み、 前記集積回路は、前記第２素子によって影響を受ける電
    圧が印加されている第２ノードをさらに含み、 前記検出部は、前記第２ノードの電圧をさらに検出し、 前記検査部は、前記検出部によって検出された前記第２
    のノードの電圧に基づいて、前記第２素子の機能を検査
    する、請求項１２に記載のシステム。
14. 【請求項１４】 前記検出部は、バスと、前記第１ノー
    ドと前記第２ノードとを前記バスに選択的に接続するス
    イッチとを備えている、請求項１３に記載のシステム。
15. 【請求項１５】 前記システムは、前記第１素子に電圧
    を印加する電圧印加部をさらに備えている、請求項１２
    に記載のシステム。