TWI305682B - Bottom substrate for liquid crystal display device and the method of making the same - Google Patents

Bottom substrate for liquid crystal display device and the method of making the same Download PDF

Info

Publication number
TWI305682B
TWI305682B TW095129754A TW95129754A TWI305682B TW I305682 B TWI305682 B TW I305682B TW 095129754 A TW095129754 A TW 095129754A TW 95129754 A TW95129754 A TW 95129754A TW I305682 B TWI305682 B TW I305682B
Authority
TW
Taiwan
Prior art keywords
layer
light transmissive
metal
metal layer
substrate
Prior art date
Application number
TW095129754A
Other languages
English (en)
Other versions
TW200810126A (en
Inventor
Yi Wei Lee
Ching Yun Chu
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW095129754A priority Critical patent/TWI305682B/zh
Priority to US11/797,679 priority patent/US8110452B2/en
Publication of TW200810126A publication Critical patent/TW200810126A/zh
Application granted granted Critical
Publication of TWI305682B publication Critical patent/TWI305682B/zh
Priority to US13/343,176 priority patent/US8431932B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Description

13〇5682 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種液晶顯示裝置及其製備方法，尤指 種具有低阻抗導線結構之液晶顯示裝置及其製備方法。 【先纟ί]技術】 由於積體電路製作成本與元件操作速度的考量，積體 電路製％技術已邁入ULSI (ultra large scale integration)階 奴，使得後段金屬連線製程朝向多層化及微細化發展。然 10 7 ’伴隨金屬連線微細化製程所產生的問題，首先面臨的 疋’金屬導線間介電層產生的電容效應而造成訊號傳遞速 度下降的問題。 15 20 電路彳s號傳遞的快慢是決定於電阻與電容（c)乘 積’ RC乘積值越小，則傳遞速度越快。因&，傳統解決内 連金屬導線訊號延遲的方法常㈣有❹較低電阻係數的 ^屬作為金屬導線，或者使用較低介電常數的材料作為金 屬層間的介電材料’以提升導線的訊號傳輸速度。 液曰曰,.、、員不4置相較於傳統的映像管監視器，具有低耗 電量、小體積及無輻射的優 昧#咕._ L , 的優點。隨者薄膜電晶體液晶顯示 态曰趨大里化、高解析度之雷戈 而求，金屬導線訊號傳輸的延 遲現象（RC Delay)將變為载去 + 重。為了提升薄膜電晶體驅動 訊號的傳輸速度，目前 銅、銀、或金等，作為平面1用低電阻率的金屬，例如： 以解w m、 基板之金屬導線或閘電極， 以解決驅動说遗延遲的問題。 5 1305682 然而，銅材料應用尚存在待克服的問題，例如 氧化及濕氣腐兹、黏附性不佳、層間擴散等，所 夕、 層結構解決上述缺點，但此多層結構之銅 = 續蝕刻製程的困難度。 θ S 口後 一般傳統面板内金屬導線設計都以A1/Ti或者 Tl/A1/Tl(TlN)來生產，但習用設計有片電阻（細erectro st)過向的問題。且當面板内有斷線或者異物阻斷電 路’往往需經由修復線路(repairlme)完成修復，但訊號所 經路控將變為原有的2〜3倍。以圖1A說明，面板上原本由 SATB5導線所提供之電路a發生斷線5⑻時，將改由修 路（電路B)進行電流供應，而此修復線路之路徑比原本路經 長，將因而導致RC delay的時間增加且訊號衰減變形，而 造成無法修復的弱線，因此修復的機制也無法發揮效果。 10 此外，經傳統製程之薄膜電晶體結構中，閘極ι〇〇外 15型（Gate Profile)在乾蝕刻之後，其與基板〇〇接觸之角度— 般需呈60〜80度夾角，如圖2A所示。但在實作上，閘極1〇〇 卻易形成異常型式’即呈近乎90度的外型，如圖2β。此時 閘極絕緣層200濺鍍上去時，閘極絕緣層的階梯覆蓋率 (step coverage)較差，容易造成裂開（wack)現象2〇ι，進而 20 造成源極與閘極之漏電（S-G leakage)，進而影響良率。因 此如改以鑲嵌式閘極導線，則可避免上述缺失。 雖然習知可使用銅製程來改善傳統面板設計時面臨 之上述困難，但是阻值不易匹配的問題仍待解決，因此如 果從材料本身進行改善，將可避免如上述面板設計時之困 1305682 難 ，同時提升面板製作之效率 【發明内容】 本么月提ί、種液晶顯示器用薄膜電晶體陣列基板 (TFT板）之製作方法，其可直接形成具有鑲嵌式閉極導線之 薄膜電晶體結構，且可作為修復線路之導線結構，可有效 降低面板内拉線的阻值，對於斷線的修復有很大助益，間 接也提间產σσ的良率’避免產品開發時為了修斷線需再增 加其他元件，增加開發時的成本。 10 15 本發明液晶顯示器用基板（TFT板）之製作方法，包括 提供—基板；⑻形成—圖案化之透光層於基板表面，並中 圖案化透光層係具有複數個凹槽；⑷$成—第—阻障層於 凹槽表面;⑷填充一第一金屬層於第一阻障層上，並‘第 序=層：表面與透光層之表面位於同一平面;以及⑷依 f形成ϋ緣層與—半導體層於第—金屬層與部 光層上。 陣列:？本Γ:方法之上述步驟’可完成-液晶顯示器用 製作;構。而本發明液晶顯示器用陣列基板之 ㈣成一圖案化之第二金屬層於半導 t表面與部分之圖案化透光層表面，並暴露出部分半導 =，以形成一薄膜電晶體之一汲極結構與—源; =及(g)形成-透明導電層於部分透光層、與没極結構 刀第二金屬層表面。經步驟⑺與（）， 體結構之製作。 A、（g) 了叫完成薄膜電晶 20 1305682 本毛明更包括-種具有鑲嵌式閘極導線之薄臈電晶 、’4 :包括·一基板；-具有複數個凹槽之透光層，其中 凹槽係填充有第一阻障 么匾 ^ 在W於筮一八纪 爭層”第-金屬層，且弟-阻障層係 5 15 一 ；i屬層與透光層之間；一絕緣層，係形成於第 :屬層上’一半導體層’係形成於絕緣層上；—源極金 屬曰與一沒極金屬層，係形成於半導體層之部分週緣，且 原才"玉屬層與;及極金屬層係不電性連接；以及一透明導電 層，形成於部分透光層與部分沒極金屬層上，且透明導^ 層與汲極金屬層係電性連接。 本發明具有鑲嵌式閘極導線之薄膜電晶體結構中 -金屬層與絕緣層之間更可包括一第二阻障層。 ▲於本發明方法或結構中，適用之半導體層材料不限， =佳為非曰曰石夕層或一多晶石夕層。而適用之透光層材料亦 J制’可為習用任一種具透光或半透光之材料，或是— 1:定：Γ具備透光效果之材料’較佳為厚度範圍在 000A之一非晶矽層（a Si:H)。 本發明第-阻障層的形成可以使片電阻較易於控制， 使隨後形成之第一金屬層的片電阻控制在理想範圍中。同 時:可避免基材中的驗金屬離子擴散至晶種層，且避免銅 =曰曰種f的材料擴散至底層基板’因此，於晶種層沈積於 土板之前，本發明之第一阻障層較佳可先沈積於基板上。、 於本發明中，較佳之第—阻障層材料不限，較 =一選自㈣切、氮切（SlNx)、氧化銘、氧化组'、、氮 lN)、氧化銦錫、碳化矽、氮與氧摻雜之碳化矽、鉬、 20 1305682 絡、鈦、鎳、鎢、舒、敍、填以及其組合所组成之材料， 且更佳之第一阻障層材料可為氮化鈦。 本發明方法中’步驟⑷係利用一物理氣相沈積、化學 氣相沈積、蒸鑛、義、或電鑛，以沈積第—阻障層於基 板之表面。其中電鑛係可為有電電鍵、無電電鑛或i ^ 化電鍵（auto catalytic plating)。較佳者，本方法中步驟 係可以無電電鑛或自身催化電鎮方式，沈積第一阻障層於 基板之表面。而所沈積之第一阻障層之厚度不限制，較佳 之厚度範圍在500人〜1〇〇〇人之間。 10 15 於本發明方法之步驟⑷之後，步驟⑷之前，更包括一 形成—晶種層於第—阻障層表面。本發明晶種層 之材料無限制，較佳的晶種層材料可包括—選自由金'銀、 :、鎳、鎢，、姑、舒、鈦、锆、給，、艇、鈒、路、 ::广、翻、叙、以及其组合所組成之金屬。此外， 述金屬合金、摻雜，例如磷、硼等之上述金屬衍生物， 或與:導線層相同之材料，亦可作為本發明晶種層材料。 Α材底種層可抑制或減少第一金屬層的金屬擴散至 二門:並且可增加基材底層材料與第-金屬層材 著性。本發明一較佳實施例中，晶種層的形成 ^ 3金屬類、PH值調整劑、界面活性劑、 濕满劑、以及酸性觸媒等成分之晶種溶液形成。 日^㈣成晶種層之步驟可為任何-種於基板上 離Hi屬層之製程’較佳可利用一物理氣相沈積，例如 離子化金屬電漿之物理氣相沈積（祕pvd);化學氣相沈 20 Ϊ305682 5 10 15 20 屬電二辅助化學氣相沈積及熱化學氣相沈積;蒸锻， 萄Q錢，濺鍍’例如長拋濺鍍及準直濺鍍；或電锻， J如濕式製程之無電電鍍、有電電鍍，以沈積—晶種層於 本發明平面顯示基板之表Φ。 s 較佳的是，本發明方法中晶種層可以無電電鍍方式或 自身催化電鍍方式，沈積於基板之表面。 層之厚度約WA〜4_A。 ^曰曰種 本發明中一較佳實施例之第一金屬層的形成，係可以 2學錄或自身催化電鑛等方式，將—金屬沈積於基板上透 “層之凹槽内’為-第—金屬層。本發明中較佳第一金屬 Z係包含—鋼或銅合金。且本發明中第一金屬層之厚度範 圍較佳可為1500 A〜4000 A之間。 本發明方法之步驟⑷之後，更可包括一步驟⑷），於 金屬層表面形成一第二阻障層。第二阻障層之材料不 触係包括一選自由氧化矽、氮化矽、氧化鋁、氧化 氮化鈦、氧化銦錫、碳化石夕、氮與氧推雜之碳化石夕、 鉻鈦鎖、鶴、釕、銘、構以及其組合所組成之材 於：發：方法中’步驟⑷中使第二阻障層之表面與透 表錄於同―平面，較佳的方式，是料餘刻或 化學機械拋光處理（CMP)，以透光層為韻刻終點，藉 :阻障層之表面與透光層之表面位於同—平面。此外，2 本發明中之第二阻障層係經回火處理，使本發明中一較佳 列為’於銅層之第-金屬層表面形成—_化物（⑽⑷， 第限 is.銦料 10 1305682 因而可使作為導線之銅金屬具有較低之接觸電阻。同時， 本發月中第一阻障層之厚度範圍不限，較佳為5〇〇人〜⑼人 之間。 於本龟明中，較佳濕餘刻係利用一含過氧化氫 (2〇2)硫酉夂（H2S04)、乙醢苯胺（acetaniHde)、紛石黃酸鈉 (sodium phenol sulfonate)、及硫代硫酸鈉所組成之蝕刻液 進行。 此外，本發明液晶顯示器用陣列基板之製作方法中，
所適用之平面顯示基板無限制，較佳可為一矽基板、一玻 璃基板、或一塑膠基板。且更佳可為一適用於主動矩陣驅 動型之平面顯示基板，例如但不限於此：未摻雜之矽玻璃、 石4摻雜玻璃（psG)、硼-磷摻雜玻璃、鈉鈣玻璃、硼矽酸鹽 玻璃&朋石夕^納鹽玻璃、驗金屬之蝴;5夕酸鹽玻璃、石夕酸銘 鹽玻璃、鋁硼矽酸鹽玻璃、鹼土金屬之鋁硼矽酸鹽玻璃、 或其組合。 本發明平面顯示陣列基板之製備方法可應用於任一種 平面顯示基板’而較佳可應用於薄膜電晶體液晶顯示器的 薄膜電晶體製程中，以同時形成一薄膜電晶體，以及一可 作為修復線路之金屬導線。 【實施方式】 實施例1、導線之製備 首先’提供一主動矩陣驅動型之平面顯示基板丨〇，於 基板10上以濺鍍方式形成一透光層2〇，如圖3A所示。於本 11 !3〇5682 例中’透光層為一非晶矽層（a_si:H)。然後利用第一光罩3〇 進订曝光顯影，配合蝕刻，進行透光層之圖案化，藉以定 義出複數個作為導線位置之四槽21，如圖3B所示。經過曝 光顯影與餘刻，本例中最終之透光層20厚度範圍在500A 〜2〇〇〇a之間。
20 接著’以濺鍍方式，於透光層20與部分基板10上全面 1"生的形成一第—阻障層4〇，如圖3C。本例中係以氮化鈦（TiN) 作為第一阻障層40。然後於基板10上全面性塗覆上一層負 型光阻50，並以上述同樣之第一光罩30進行曝光顯影，如 圖3D所示。蝕刻掉凹槽以範圍以外之第一阻障層4〇後，接 著移除負型光阻50，暴露出第一阻障層40，如圖3E所示。 接著’鍍上一作為第一金屬層之銅層6〇，如圖邛。本 例*中，第—金屬層60的形成，係可以化學鑛或自身催化電 鍍等方式，將基板的欲鍍面先浸在含有銅晶種溶液，形成 —銅晶種層（圖未示）之後，再浸入含有硫酸銅、硫酸、鹽酸、 料劑、平整财的溶液中，湘通人電流後，使銅離子 遥原在銅晶種層的表面以沈積成—銅層6()。本例中，銅層 :厚度範圍在1500 A〜4_ A之間。之後，經濕蝕刻的； 式，以透光層20為蝕刻終點’使銅層6〇之表面與透光㈣ 之表面位於同一平面，如圖3G。 本例中濕Ί虫刻的進扞，县去丨m ^ _ 液， 胺、 各種 J逍仃疋利用硫酸雙氧水做為蝕刻 其組成至少包括：過氧化氫、1G〜15%之硫酸、乙酿苯 齡磺酸㈣及韻魏料。濕㈣时式可適用在 尺寸的《基b於本财，較佳之藝_作 12 1305682 在40C〜50C之間。化學機械撤光處理（CMp)同樣可適用於 本發明，但疋在大型玻璃基板之操作時，則可採用濕蝕刻 方法。一般而言，濕蝕刻方法可適用各種尺寸的玻璃基板， 並具有量產性。 5 最後，依序於銅層60與部分透光層20上，以電漿增強 式化學蒸氣沈積法，於小於攝氏3〇〇度之溫度下，形成一第 -絕緣層70與-半導體層8G。於本實施例中係以梦氮化物 (SINX)、矽氧化物（SI〇x)、或石夕氧氮化物（si〇xNy)作為第一 絕緣層70之材料，且所形成之厚度範圍在i5〇〇A〜4〇〇〇人之 10間。而半導體層80於本實施例中為一摻雜式非晶形石夕歐姆 接觸層（n+/a-Si:H layer)，其厚度範圍在5〇〇A〜4〇〇〇A之間。 最後完成可作為修復線路之導線結構，如圖3H所示。 如圖3H’本例係形成一鑲丧式之導線結構，其結構包括基 板10，透光層20,鑲嵌於透光層2〇間之銅層6〇;夾置於銅 15層60與透光層20之間，防止銅離子游離至透光層2〇上之第 一阻障層40 ;以及全面性形成於基板上的絕緣層7〇以及半 導體層80。 實施例2、導線之製備 2〇 本實施例之製備方式可參考圖4A-圖41。其中圖4A-圖 4⑽示之步驟與實施例1圖3AJ3G相同。不同的是，本實 知例在鑛上一作為第一金屬層之銅層並使銅層⑼之表 面與透光層20之表面位於同一平面之後，接著形成一第二 阻障層90於銅層60之表面，如圖4h。 25 f—阻障層9G之形成，於本例中係以化學氣相沈積法 13 1305682 電漿增強式化學瘵氧沈積法（PEcvm，、s λ a (LVD)通入矽曱烷（SiH4)氣 體，於350°C温度下進杆,、& 又广迴仃回火（anneal)處理，以使得銅層6〇 表面反應成-層鋼考化物（CuSix)，其厚度為丨％ A.人之 5 間。第二阻障層9〇可使銅金屬製成之導線表面具有較低的 接觸電阻。 最後，依序於第二阻障層9〇與部分透光層2〇上形成一 第-絕緣層70與-半導體層8〇，即完成作為修復線路之導 線結構，如圖41。本實施例所製備出之導線結構，包括： 基板10，透光層20 ;鑲嵌於透光層2〇間之銅層6q ;爽置於 1〇銅層6〇與透光層20之間，防止銅離子游離至透光層20上之 第阻P半層40，夾置於銅層6〇與第一絕緣層間之第二阻 障層90;以及全面性形成於基板上的絕緣層7〇以及半導體 層80。 本例完成之結構亦可參考圖1B所示，其為圖丨八中匸區 15域之結構剖面圖。第一阻障層4〇以及第二阻障層％的形成 可將銅層60完全包覆住，可達到避免銅金屬氧化及濕氣腐 蝕、黏附性不佳、或層間擴散等習知缺點，使銅金屬維持 其原有之優異特性，增加其應用範圍。 20 實施例3、薄膜電晶體結構之製備 實施例1完成之導線，如圖3H之基板結構（即圖5A)，可 接著進行薄膜電晶體結構之製備。 »月參考圖5B-圖5G。首先塗覆一負型光阻5〇於半導體層 =上，並以相同於實施例丨之第一光罩3〇進行曝光顯影，以 25定義出作為薄膜電晶體結構之島區，如圖SB。隨後蝕刻並 14 1305682 移除光阻50，只在島區位置留下第一絕緣層70與一半導體 層80，並暴露出透光層20，如圖5C。 _ 、接者將-第二金屬層61全面性的塗覆於半導體層與 透光層20上，再於第二金屬層61上全面性的塗覆一層光阻 5 5〇後，利用一第二光罩31進行曝光顯影。於本例中，第二 金屬層61係可以是由氮化鈦（TiN)、鋁/銅合金（A1_Cu)、鈦， =是氮化鈦、鋁/矽/銅合金（A1_Si_Cu)、鈦之多層結構形成， 厚度約為1000A〜3000A，結構如圖5D所示。 隨後進行蝕刻，並移除光阻50，以將第二金屬層61定 10義出薄膜電晶體結構上之源極結構62與汲極結構63，並露 出半導體層80，如圖5E所示。接著第二金屬層61、半導體 層80與透光層20表面，全面性的依序塗覆上—透明導電層 25(如，lZO*IT〇)與一層光阻5〇，使透明導電層乃直接與 透光層20作接觸。於本實施例中，因為第二金屬層61之銘/ 15銅合金或鋁/矽/銅合金不易對ΙΖΟ反應，所以省去保護層 (passivation layer)的使用，而直接使透明導電層乃與透光層 20作接觸。本例中透明導電層25之厚度約為5〇〇 A〜3〇〇〇人。 接者利用苐二光罩32，以圖案化透明導電層25，如 圖5F，其中透明導電層25係與汲極結構63電性連接。最後 20移除光阻並進行蝕刻後，即完成薄膜電晶體結構之製備， 如圖5G。 圖5G中之結構，係一具有鑲嵌式閘極導線之薄膜電晶 體結構，其包括：基板10 ;透光層20 ;鑲嵌於透光層20間， 作為閘極之銅層60;夾置於銅層60與透光層2〇之間，防止 15 1305682 銅離子游離至透光層2〇上之第一 1 1單層40 ,形成於銅層60 上的I緣層70;形成於絕緣層上的半導體層⑽；形成 導體層80之部分週緣之源極62與祕〇，且源祕與汲極 =不電性連接；以及形成於部分該透光層與部分該汲極 金屬層上，與汲極63電性連接之透明導電層。 實施例4、薄膜電晶體結構之製備 實施例2完成具有第二阻障層9G之修復線路導線，如圖 41之基板結構（即圖6A)’可接著進行薄膜電晶體結構之製 10 備。 /6B-圖6G示意之製備流程圖，纟步驟係相$於實施例 3所示之圖5B-圖5G。完成之薄膜電晶體結構如圖6⑽示。 圖6G中之結構，係一具有鑲喪式閘極導線之薄膜電晶 體結構，且為更完整保護銅金屬，纟例料鬧極之銅層係 15 被第一阻障層40與第二阻障層90所包覆。結構包括：基板 10;透光層20;鑲嵌於透光層20間，作為閘極之銅層6〇; 夾置於銅層60與透光層20之間，防止銅離子游離至透光層 20上之第一阻障層40 ;夾置於銅層6〇與第一絕緣層7〇間之 第二阻障層90 ;形成於第二阻障層9〇上的絕緣層7〇 ;形成 20於絕緣層70上的半導體層80 ;形成於半導體層80之部分週 緣之源極62與汲極63，且源極62與汲極63係不電性連接； 以及形成於部分該透光層與部分該汲極金屬層上，與汲極 63電性連接之透明導電層。 本發明方法採用低電阻率的金屬作為平面顯示基板之 25金屬導線或閘電極，可進而提升薄膜電晶體驅動訊號的傳 16 1305682 同時因為阻障層的存 濕氣腐蝕、黏附性不 輸速度，解決驅動訊號延遲的問題。 在，而可使銅金屬使用時易於氧化及 佳、層間擴散等缺點迎刃而解。 上达貝加例僅係為了方便說明而舉例而已 主張之權利自應_請專利範圍 ^所 於上述實施例。 述為丰，而非僅限 【圖式簡單說明】 圖1Α係習用面板上—電路斷蠄 电峪靳線時，修復線路之路徑示意圖。 圖1B係本發明結構中且第_ ^ ”弟―阻障層之修復線路結構剖面 圖0 圖2A係習用之薄膜電晶體結構中正常之閘極外型。 15 20 _'習用之薄膜電晶體結構中異常之間極外型。 =A_3H係本發明實施例1中修復線路之導線結構製備流程 圖4A-4I係本發明實施例2巾 — ^ ^ 中具弟二阻Ρ早層修復線路之導線 結構製備流程圖。 圖5Α-圖5G係本發明竇故加，丄 圖。 只&例3中薄膜電晶體結構之製備流程 圖6 A -圖6 G係本發明管· # γ 燔少制扯* 貫知例4中具第二阻障層薄膜電晶體結 構之製備流程圖。
【主要元件符號說明 電路A 17 1305682 基板00 閘極100 閘極絕緣層200 裂開現象201 斷線500 基板10 透光層20 凹槽21 第一光罩30 第二光罩31 第三光罩 32 透明導電層25 第一阻障層4 0 負型光阻 50 第一金屬層60 第二金屬層61 源極結構 62 汲極結構63 第一絕緣層70 半導體層 80 第二阻障層90
18

Claims (1)

1305682 十、申请專利範圍： 1·-種液晶顯示器用基板之製作方法，包括： (a)提供一基板； ⑻形成-圖案化之透光層於該基板表面 案化透光層係具有複數個凹槽；、μ圖 (c)形成一第—阻障層於該等凹槽表面； ⑷填充一第—金屬層於該第一阻障層上 金屬層之表面與該透光層之表面位於同一平面；以及弟〜 夕依序形成—第—絕緣層與一半導體層 屬層與部分該透光層上。 ^ ^ 2·如申請專利範圍第1項所述之方法，其更包括： (f)形成-圖案化之第二金屬層於該半導體層表 部分之該圖案化透光„ ’、 以开Μ層表面’亚暴露出部分該半導體層， 15 20 y 4膜電晶體之—汲極結構與-源極結構；以及 之上導電層於部分該透光層、與沒極結構 之口 I5刀該弟二金屬層表面。 僻 阻障i二？專利範圍第1項所述之方法，其中，該第〜 化ri選自由氧切、氮切（施）、氧化紹、氧 化錮錫、碳切、氮與氧摻雜之碳 成之#料。° 〜H銘、罐以及其組合所組 ⑷二:如中請專利範圍第,項所述之方法，其中，該步驟 或電梦物理氣相沈積、化學氣相沈積、蒸鑛、減鑛、 錢’以沈積該第—阻障層於該基板之表面，㈠钱 19 1305682 catalytic plating) 5.如 ::為有電電鍍、無電電鑛或自身催化電鑛㈣。 申清專利範圍第1項所、+、 ⑷之後，該步驟⑷之前包叹方法，其中於該步驟 層於該第-阻障層表面。括—步驟⑹，形成-晶種 遠弟一金 a 6·如申請專利範圍第1項所述之方法，並中 屬層係包含銅或銅合金。 / /、 7.如申請專利範 ί(Γ)之德、斤迷之方法，其中於該步驟 ⑷之後更包括一步驟( 少鄉 10 15 20 二阻障層。 於°玄第一金屬層表面形成一第 阻二專利範圍第7項所述之方法，其中，該第二 氮一選自由氧切、氣切、氧化銘、氧化紐、 ‘氧化銦錫、碳㈣、氮與氧摻雜之碳切、翻、 、鈦、鎳、鎢、釕、鈷、磷以及其組合所组成之材料。 9.如申請專利_第7項所述之方法 障層之表面與該透光層之表面係位於同—平面。第一阻 。10·如申請專利範圍第！項所述之方法，其中該步驟⑷ 係以濕㈣方式或化學機械Μ光處理（CMp),使該第一金屬 層之表面與該透光層之表面位於同一平面。 ^ U·如申請專利範圍第1項所述之方法，其中該透光層 係—非晶矽層（a-Si:H)。 12·如申請專利範圍第丨項所述之方法，其中該透光層 之厚度範圍在500A〜2000A。 13. —種具有鑲嵌式閘極導線之薄膜電晶體結構，包 20 1305682 括： 一基板； —具有複數個凹槽之透光層，其中 一絕緣層，係形成於該第一金屬層上； 半導體層，係形成於該絕緣層上； =極金屬層與—㈣金屬層，係形成於該半導體層 ω接緣，且該源極金屬層與該汲極金屬層係不電性連 -透日轉電層’形成於部分料光層舆部分該沒極金 屬層上，且該透明導電層與該汲極金屬層係電性連接。 I4.如申請專利範圍第13項所述之結構，其中該第一金 屬層與該絕緣層之間更包括一第二阻障層。 立b·如申請專利範圍第13項所述之結構，其中該第一阻 15早層係包括-選自由氧化石夕、氮化秒⑼叫、氧化紹、氧化 ，、虱化鈦（TiN)、氧化銦鍚、碳化矽、氮與氧摻雜之碳化 矽、鉬、鉻 '鈦、鎳、鎢、釕、鈷、磷以及其組合所組成 之材料。 16.如申請專利範圍第13項所述之結構，其中該第一金 屬層與該第一阻障層之間更包括一晶種層。 17·如申請專利範圍第13項所述之結構，其中該第一金 屬層係包含銅或銅合金。 18.如申請專利範圍第14項所述之結構，其中該第二阻 21 1305682 p早層係包括一選自 氮化鈦1化銦錫化石夕、氮化石夕、氧化銘、氧化組、 絡、欽ι·ι切、氮與氧掺雜之碳切、翻、 、、、了、鈷、磷以及其組合所組成之材料。 .〇申請專利範圍第14項所述之結構，其中該第二阻 早曰之表面與該透光層之表面係位於同一平面。 20. 如申請專利範圍第13項所述之結構，其中該透光層 係一非晶石夕層（a_Si:H)。
21. 如申請專利範圍第π項所述之結構，其中該透光層 之厚度範圍在50〇A -2000A。 10 22
TW095129754A 2006-08-14 2006-08-14 Bottom substrate for liquid crystal display device and the method of making the same TWI305682B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW095129754A TWI305682B (en) 2006-08-14 2006-08-14 Bottom substrate for liquid crystal display device and the method of making the same
US11/797,679 US8110452B2 (en) 2006-08-14 2007-05-07 Liquid crystal display device and manufacturing method thereof
US13/343,176 US8431932B2 (en) 2006-08-14 2012-01-04 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095129754A TWI305682B (en) 2006-08-14 2006-08-14 Bottom substrate for liquid crystal display device and the method of making the same

Publications (2)

Publication Number Publication Date
TW200810126A TW200810126A (en) 2008-02-16
TWI305682B true TWI305682B (en) 2009-01-21

Family

ID=39049811

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095129754A TWI305682B (en) 2006-08-14 2006-08-14 Bottom substrate for liquid crystal display device and the method of making the same

Country Status (2)

Country Link
US (2) US8110452B2 (zh)
TW (1) TWI305682B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI382429B (zh) * 2010-11-29 2013-01-11 Efun Technology Co Ltd A transparent conductive film with copper wire
KR20140061030A (ko) * 2012-11-13 2014-05-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
CN106558564B (zh) * 2015-09-29 2019-08-27 稳懋半导体股份有限公司 半导体元件背面铜金属的改良结构
WO2017099770A1 (en) * 2015-12-09 2017-06-15 Intel Corporation Semiconductor devices having ruthenium phosphorus thin films
CN105552077B (zh) * 2016-02-16 2019-05-03 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、触摸显示面板
US20190196285A1 (en) * 2017-12-26 2019-06-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of array substrate and its upper electrode line pattern and liquid crystal display panel
US12040409B2 (en) * 2021-02-09 2024-07-16 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a dielectric diffusion barrier and methods for forming the same
CN113655647B (zh) * 2021-08-20 2022-12-06 深圳市华星光电半导体显示技术有限公司 阵列基板的断线的修补方法及修补装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62285464A (ja) * 1986-06-03 1987-12-11 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ基板及びその製造方法
JPH03159174A (ja) 1989-11-16 1991-07-09 Sanyo Electric Co Ltd 液晶表示装置
EP0566838A3 (en) * 1992-02-21 1996-07-31 Matsushita Electric Ind Co Ltd Manufacturing method of thin film transistor
US6008877A (en) * 1996-11-28 1999-12-28 Sharp Kabushiki Kaisha Liquid crystal display having multilayered electrodes with a layer adhesive to a substrate formed of indium tin oxide
JP4175437B2 (ja) * 1997-09-16 2008-11-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100399556B1 (ko) * 1998-12-14 2003-10-17 엘지.필립스 엘시디 주식회사 배선, 이를 사용한 박막 트랜지스터 기판, 및 그제조방법과 액정표시장치
US6624272B2 (en) * 1999-12-20 2003-09-23 Jsr Corporation Hollow crosslinked cationic polymer particles, method of producing said particles, and paint composition, cationic electrodeposition paint composition, resin composition, filled paper, paper coating composition, and coated paper
KR100629174B1 (ko) 1999-12-31 2006-09-28 엘지.필립스 엘시디 주식회사 박막트랜지스터 기판 및 그의 제조방법
GB0013473D0 (en) * 2000-06-03 2000-07-26 Univ Liverpool A method of electronic component fabrication and an electronic component
ATE456863T1 (de) * 2001-02-19 2010-02-15 Ibm Verfahren zur herstellung einer dünnfilmtransistorstruktur
JP2004343018A (ja) * 2003-03-20 2004-12-02 Fujitsu Ltd 半導体装置及びその製造方法
JP4299717B2 (ja) * 2004-04-14 2009-07-22 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとその製造方法
JP4543385B2 (ja) * 2005-03-15 2010-09-15 日本電気株式会社 液晶表示装置の製造方法
TWI261929B (en) * 2005-06-13 2006-09-11 Au Optronics Corp Switching device for a pixel electrode and methods for fabricating the same

Also Published As

Publication number Publication date
TW200810126A (en) 2008-02-16
US20080035925A1 (en) 2008-02-14
US8431932B2 (en) 2013-04-30
US8110452B2 (en) 2012-02-07
US20120104400A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
TWI305682B (en) Bottom substrate for liquid crystal display device and the method of making the same
US7696088B2 (en) Manufacturing methods of metal wire, electrode and TFT array substrate
TWI297952B (en) A method to form metal lines using selective electrochemical deposition
TWI424239B (zh) Thin film transistor substrate and thin film transistor substrate manufacturing method
TWI282120B (en) Etchant for wire, method of manufacturing wire using etchant, thin film transistor array panel including wire and manufacturing method thereof
TWI285784B (en) Method for manufacturing thin film transistor allay
US7336324B2 (en) Array substrate for liquid crystal display device and fabricating method thereof
TWI307171B (en) Method for manufacturing bottom substrate of liquid crystal display device
EP1981085A1 (en) Tft substrate, reflective tft substrate and method for manufacturing such substrates
TW571444B (en) A thin film transistor array panel and a method for manufacturing the same
TWI300626B (en) Liquid crystal display device and method for fabricating the same
TW502382B (en) A wiring and a method for manufacturing the wiring, and a thin film transistor array panel including the wiring and method for manufacturing the same
WO2013013599A1 (zh) 阵列基板及其制作方法、液晶面板、显示装置
JP2001230321A (ja) 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法
JP2007134691A (ja) 配線、これを含む薄膜トランジスタ基板、及びその製造方法
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
WO2015000267A1 (zh) 薄膜晶体管及其制作方法、阵列基板及显示器
TW201128779A (en) Thin film transistor and method of forming the same
TWI527118B (zh) 薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法
TWI273329B (en) Copper gate electrode of liquid crystal display device and method of fabricating the same
KR20140056696A (ko) 어레이 기판의 제조방법
WO2013139135A1 (zh) 阵列基板及其制作方法、显示装置
TWI358820B (en) Active device array substrate and fabrication meth
CN1953188A (zh) 具有薄膜晶体管的液晶显示器件及其制造方法
TWI307442B (en) Display device and method for manufacturing the same