TWI304719B - Circuit board structure having embedded compacitor and fabrication method thereof - Google Patents

Description

1304719 九、發明說明： 【發明所屬之技術領域】 本發明係有關一種嵌埋電容元件之電路板結構及其 •製法，尤指一種整合有電容元件及線路結構之電路板結構 ^ 及其製法。 【先前技術】 隨現代各式電子產品輕薄短小化之發展趨勢，半導體 業界係將電子元件埋入封裝基板中以因應此一趨勢。例 如半‘體業界大多數採用將係如電阻、電容或電感等被 動元件甘人埋A基板中，之後於該基板上製作線路結構以 形成嵌埋被動元件之電路板結構以供接置半導體晶片 動元件。 旦阳、 如第1A至1C圖所示係為習知嵌埋電容元件之電路板 結構之製法剖面示意圖。 晴蒼閱第1A圖，传於一 ^ ® 1 ^ , 係於心層板1之二相對表面凸出 #形成有線路層10及第—電極板lla，且具有至少一 芯層板之電鑛導通孔12，以電性連接該些線路層1〇貝。牙°〆 請參閱第1w，於該芯層板！、線路層10及第 圣板11 a之表面形成一高介電材料層丨3。 :二閱第1C圖’於該高介電材料層13上對應該第— 介電，層13及第-電極板lla構m = 白知電路板結構之高介電材料層13之 介電常數材料，於該電路板έ士構 枓係為，、阿 电路板釔構之製程中，該高介 19666 5 1304719 層13係透過壓合方式形成於該芯層板1、線路層1 〇及第 一電極板11 a之表面；由於該高介電材料層13之材料中填 充有較高比率之陶瓷材料，在進行壓合製程時，該高介電 材料層13之流動性不佳，使該高介電材料層13不易結合 在心層板1的表面上，因而導致南介電材料層13與芯層板 1之間產生脫層的現象。

I 又該線路層10及第一電極板11 a係凸出於芯層板1 表面’使該線路層10與芯層板1表面之間，或第一電極板 11 a與芯層板1表面之間具有階梯狀的斷差，使該高介電 材料層13形成於该芯層板1、線路層1 〇及第一電極板11 & 的^面時，易於該階梯狀的斷差中產生氣泡，因而容易在 後績熱製程中產生爆板的情況，使該電路板結構之可靠度 降低。 上—此外，該線路層10及第一電極板lla係凸出形成於 忒〜層板1的表面，使該尚介電材料層丨3形成於該芯層板 1、線路層10及第-電極板lla表面上時，其所形成的厚 度不均，進而造成該電容㈣u之電容值變量較大而不易 控制精度。 '為解決上述習知技術之缺失，業界隨提出另一習知麥 埋電容^件之電路板結構之製法，如第2A及2B圖所示^ =閱第2A圖’係於—芯層板2二相對表面形成有 -及至少一第一電極板21a’且具有至少一 導通孔22貫穿該芯層板2以電性連接該些線路層20，並又 於該芯層板2表面形成有一填充層23(如樹脂材料），其中 19666 6 1304719 該填充層23與該線路層2〇及第一電極板21a表面齊平。 凊麥閱第2B圖，於該填充層23及線路層20及第一 電極板21a之表面形成一高介電材料層24，再於該高介電 •材料層24之表面形成有第二電極板21b，且該第二電極板 • 2比相對應於該第一電極板21a之位置處，使該第一電極 板11a、咼介電材料層24及第二電極板21b構成一電容 件21。 上述習知結構雖可採用填充層23填充於該芯層板2 的表=，以使該芯層板2表面呈平整狀，進而克服後續形 成的局介電材料層24與芯層板2產生分層，或是高介電材 料層24中έ有氣泡導致電路板結構可靠度降低的情況； 然該習知結構之製法中需增加形成該填充層23之掣程以 ^芯層板表面平整的目的，致使製程成本提高另因在 芯層板2表面形成填充層23，要表面平坦化之均—性難度 相對提高，而不適用於薄型基板之生産。 、又 •、口此如何提供一種嵌埋電容元件之電路板結構及並 :法’以避免習知技術所引起的種種缺失，實已成爲目前 業界亟待克服之課題。 ’ 【發明内容】 鑒於以上所述習知技術之缺點，本發明之主要目 在，供電容元狀電路板結構及其製法，得保持 =層板表面之平整性，以避免後續形成之高介電材料居 與芯層板之間產生分層。 q 本么明之又一目的係在提供一種嵌埋電容元件之電 19666 7 1304719 路板結構及其製法，得避免在該高介電材料 泡，進而避免在後續製程中產生爆板的情形。 θ 虱 本杳明之另一目的係在提供一命^ 路板結構及其製法，得於芯層板表面直接里;：=電 層，而無需於該高介電材料層與芯層板之間埴=讀料 可簡化製程以降低製程成本。才反之間填充層，進而 本發明之再一目的在於提供 路板結構及其製法，得 1入埋书谷几件之電 介電材料層，而得嵌埋有==構中形成均勻厚度的高 應用於細線路^Γ _值之電容元件，並可 為達上述及其他目的，本發明提 之電路板結構，係包括：一芯 ^入埋包今讀 未貫穿該芯層板之凹_..' 夕―表面具有複數 〆、 凹耗，—線路層及至少一第一兩搞此 係形成於該芯層板之凹槽中，且該 ^ % ， 與該芯層板表面齊平；至小—上:曰及第—電極板係 芯層板、、㈣層及電材料層，細彡成於該 〆 弟电極板上；以及至少一第—命朽柅 係形成於該高介電材料層 弟1極板， 哕篦一帝托也一人 /、ϋ亥第一電極板相對應，使 件一極板、’介電材料層及第二電極板構成—電容元 層Γ形成複數電鑛導通孔以電性連接該 ::Γ=Γ路層；又於電容元件上形成-線路增層 至該線路層及電容元件之第二電極板。 “生連接 該線路增層結構包括有介電層、疊置於該介電層上之 19666 8 1304719 線路層及形成於該介電層中之導電結構，又 ㈣成有複數電性連接墊，復於該線路 :面復盡-防焊層’且該防焊層，具有複： 垓線路增層結構外表面之電性連接墊。 路出 依上述之結構，本發明提出一種嵌埋電容 板結構之製法，係包括：提 ^ 之電路 5, 叔仏心層板，並於該芯声柘少 >、-表面形成有複數凹槽；於該芯層板之 ^ 線路層及至少一第一電極板，並中：成- ’與該芯層板表面齊平；於該芯層板、線路;;板 上形成-高介電材料層；以及於該高介電二= ^極板相對應位置形成—第二電極板，藉以與該^ 材料層及第一電極板構成電容元件。 該線路層及第-電極板之製程係包括：於該芯層板及 ”凹槽處表面形成—導電層；於該導電層上形成—阻層， 且於該阻層巾形成複數開孔以露出該芯層板凹槽中之^ 於該阻層開孔中之導電層上電鑛形成該線路層及第: 電極板，且使該線路層及第—電極板與該芯層板表面齊 平；以及移除該阻層及覆蓋在其下之導電層。 片 、上述製法之進一步實施係於該芯層板中形成複數電 ，導通孔以電性連接該芯層板兩表面之線路層；又於該電 :兀件上形成一線路增層結構，且該線路增層結構中具有 複數$笔結構以電性連接至該線路層及電容元件之第二電 極板。 上述製法之另一實施係形成至少一電鍍導通孔貫穿 19666 9 1304719 ==Γ連接該芯層板兩表面之線路層，且物 =通孔表面與該芯層板表面齊平，以及 :鑛 成一線路增層結構，且 π件上形 構以電性連接至，綠牧1增層結構中具有複數導電結 接至该線路層及電容元件之第二電極 該線路增層結構包括有介電層、疊至於干 線路層及形成於該介電層中之導電結構，又二:二上： ==形成有複數電性連接塾，復於該線路增層二 ’該線路增層結構二具有複數開孔以露出 係於=:至嵌;=牛成之電:板結構及其製法，主要 槽中形成線路層i第！槽，以供後續於該凹 之高介電材料層二==層形成厚… 乂仏後銥形成具尚精度電容值之電容元 且可避免所形成的高介電材料層 :之間軸及該高介電材料層中產生氣泡之;=層 生，進而提升電路板結構之可靠度。 層 料 本 此外，本發明係直接於該芯層板表面形成高介電材料 而無須於該芯層板與高介電材料層之間填充其他材 以使芯層板表面平坦化’俾可簡化製程，降低製程成 同時可應用於細線路製程中。 【實施方式】 、乂下藉由知'疋的具體實施例說明本發明之實施方 式，熟悉此技藝之人士可由本說明書所揭示之内容輕易地 19666 10 1304719 瞭解本發明之其他優點及功效。 5月參閱第3A-1、3A-2及3A-3圖，首先提供一芯層板， 該芯層板係可例如為絕緣板3a、複數不同材料層組成之複 合板3b(例如可為複數不同材料之介電層）或具有至少一線 路層之電路板3c，為簡化圖式及説明本發明，以下之實施 例係以絕緣板作說明。 凊I閲第4A至4H圖，係詳細説明本發明之嵌埋電容 -_元件之電路板結構之製法第一實施例。 -I印麥閱第4 A圖，提供一芯層板3，於該芯層板3之至 少一表面形成複數未貫穿該芯層板3之凹槽施，而該凹 槽30a係透過雷射（Lase〇剝除、電漿⑺賺钱刻及 =案::曝光顯影製程其中之一者形成。以下之實施係以兩 面白开y成有複數未貫穿之凹槽3〇a，並形成有至少一 穿之通孔3〇b為例作說明。 、 請參閲第4B圖，接荖，贫 Ά '5 ^ ^ 接者於该心層板3表面、凹槽3〇a

1 ^ 中形成—導電層31，該導電層31主要#作A 電鍍製程之雷冷爲、音— 包日〕1王晋你作為 机專蛉路徑，其可由金屬、 金屬層所構成，如選自銅、：二=層 料之相之其巾—者軸成，或可使用例 為該導電層錢或有機硫聚合物等導電高分子材料以作 請參閲第4C圖，於該兮展 使該阻層3 2覆 方二亥心層板3上形成-阻層3 2，俾 州-例二 芯層板3表面之導電層3卜該阻層 了為例如乾膜或液態光阻等光阻層（ph(n_ 19666 11 1304719 係利用印刷、旋塗或貼合等方式形成於該導電層 再藉，光、，影等方式加以圖案化’俾可形成複數開孔 320以露出邊芯層板3之凹槽3()a及通孔柳。 請參閱第4D圖，再對該芯層板3進行電鍍 ⑻ectropLg)製程，藉由該導電層31具導料性 進行電鍍製程時作為電流傳導路徑，以在露出該阻声％ 之開孔320中的導電層31上電鑛形成有線路層33、曰 墊331及第一電極板341，並於該通孔3〇b中形成—貫* 該芯層板3之電鍍導通孔35,且該接觸墊33ι係位於該帝 鍍導通孔35兩端以電性連接該芯層板3兩表面之線路層' 33。該線路層33、第一電極板341、接觸塾33ι及曰 通孔35之材料可為諸如錯、錫、銀、銅、金、叙、錄、二、 鎳、錯、鎂、銦、碲以及鎵等金屬之其中一者。惟，依實 際操作之經驗，由於銅為成熟之電鍍材料且成本較低，因 此，該線路層33、第一電極板341、接觸墊331及電鍍導 通孔35仙由電㈣所構成者為㈣，但相此為限。 請參閲第4E@，移除該阻層32及其所覆蓋之導電層 3卜其巾’由於移除該阻層32及導電層31之製程係屬^ 知者’故於此不再為文贅述；並於該電鑛導通孔％中進行 塞孔作業以形成導電或不導電之塞孔材料％〗，·且經由平 坦化製耘使该線路層33及第一電極板341與該芯層板3 之表面背平’而該接觸墊331之表面則高於該芯層板3表 面。 因此，本發明主要係透過於該芯層板之表面形成未貫 19666 12 .1304719 穿該芯層板之凹槽，以供徭娣 __♦朽耜B,. . ^ 灸、，、只於该凹槽中形成線路戶及第 “亟板，且使線路層及第_電極 弟 平，猎以保持該芯層板表面之 I板表面背 層板、線路層及第一電極板表“二卑=後續於該芯 料層，以克服習知於芯層板表面吉均勾之高介電材 形成其上的高介電材料層與 致使後、，貝 產生氣泡之情带，以月^ 層及焉介電材料層中 Ϊ W介電材料層之厚度不均等缺失。 .蒼閲第补圖，於該芯層板3 、角失 ,331、箆一雷托此” 接觸墊 弟$極板341、及電鍍導通孔 材料層36。 上烙成一尚介電 請參閱第4G圖，於兮古人+ u Μ β 電極板⑷位置形成一第:^㈣層3 6上對應該第一 …弟一電極板342,藉由該第一電極 板341、咼介電材料層％及第-帝 杜u 及弟一电極板342構成一電容元 ^ 4。此外，於形成該第二電極板342同時，復可於該高 介電材料層36表面形成線路層343,且該線路層⑷ ，過形成於該高介電材料層36中之導電結構仙（例 導電盲孔）電性連接至芯層板3中之線路層Μ。 … 如4H圖所示’於該高介電材料層36、第二電極板342 及線路層3 4 3上形成一線路增層結構3 7，該線路增層社構 37係包括有介電層371、疊至於該介電層π上之線路層 372、以及形成於該介電層中之導電結構373，且該導電結 構373係電性連接至該線路層343及電容元件％之第 極板342 ’並於該線路增層結構37外表面形成有複數電2 連接墊3 7 4 ’又於該線路增層結構3 7外表面覆蓋一防焊層 19666 13 1304719 38,且該防焊層38中具有複數開孔38〇以露出該線路增層 結構37之電性連接墊374。 “ 士弟至5E圖所示，係為本發明之喪埋電容元件之 黾路板〜構之製法第二實施例，與前一實施例不同之處在 於本貫施例之接觸墊與芯層板表面齊平，以供後續形成高 介電材料層。 m 請參閱第5A圖，首先提供一芯層板3,並於該芯層板 3 t兩表面形成複數未貫穿該芯層板3之凹槽3〇a及至少 一貫穿該凹槽30a之通孔30b。 請參閲第5B圖，於該芯層板3、凹槽3〇a及通孔3叽 之表面形成有一導電層31。 請苓閲第5C圖，接著，於該導電層31表面形成—金 屬層（圖式中未表示），⑽經平坦化製程，以移除高於芯 層板表面之金屬層部分’而於該凹槽3〇a中形成線路層 33、接觸墊331與第一電極板341 ’以及於該通孔抑&中 形成電錢導通孔35，而使該線路層33、電鍍導通孔35之 接觸墊331及第一電極板341之表面皆與芯層板3之表面 好；或於該導電層31表面形成—阻層（圖式中未表示）， 且該阻層形成有開孔以露出該凹槽心及通孔鳩中之導 電層3卜然後進行電錢製程以於該凹们〇a及通孔鳥中 之導電層31表面形成金屬層（圖式中未表示），再移除該阻 層及其所覆蓋之導電層3卜之後再進行平坦化製程，以於 該凹槽30a中形成線路層33、接觸墊331與第一電極板 341，以及於該通孔鳩中形成電錢導通孔％，使該線路 19666 14 1304719 層33、接觸墊331、第—電極板34ι及電鑛導通孔μ =與芯層板3之表面齊平；並於該⑽導通孔35中形^ :電之塞孔材料351 ’或如前述實施形成金屬： 之方式而可不填充塞孔材料。 曰 明茶閱第5D圖’於該芯層板3、線路層33、第—％ 導通孔35之接觸塾331上形成高介‘ :層36 ’亚於遠㊅介電材料層％的表面形成對應 電極板341之第二電極板⑷以構成電容元件34，以= 成ί線路層343 ’且使該線路層343經由該導電結構343a 以私性連接至該芯層板3中之線路層％。 a 。月’閲第5E圖’於該高介電材料層％、第二 =及線路層343上形成一線路增層結構η，該： 真-係包括有介電層371、叠至於該介電層上之線二 2以及形成於該介電層中之導電結構373，且該導電結： 373係電性連接至該線路層⑷及電容元件％之第二 板342’並於該線路增層結構37外表面形成複數電=接 墊374,又於該線路增層結構37外表面覆蓋—防焊m 且該防焊層38中具有複數開孔⑽以露出該線路增^結構 3 7外表面之電性連接墊3 74。 依上述製法之第一實施及第二實施，本發 =電容元件之電路板結構，係包括：一芯層板3,該思 曰板3之兩表面係具有複數未貫穿該芯層板之凹槽3〇a; 線路層33及第一電極板341，係形成於該凹槽^中，且 邊線路層33及第-電極板341與芯層板3之表面齊平，·高 19666 15 1304719 介電材料層36,係形成於該芯層板3、線路層33及第一電 極板341上；以及第二電極板342，係形成於該高介電材 料層36上對應該第一電極板341位置，以使該第二電極板 342、該高介電材料層36及第一電極板341構 一 千^4’其中，於該電容元件341上復形成有一線路層343, 且》亥線路層343經由該導電結才籌343&以電性連接 層33。 給 依上述之結構，該芯層板3復包括至少一電鍍導通孔 %以電性連接該芯層板3兩表面之線路層，且該電錢導 =之表面係高於該芯層板3之表面，或與該芯層。 =表面背平；又於該高介電材料層36、線路層3杓、及♦ ^疋:34之第二電極板342上復可形成線路增層結構 ，邊線路增層結構37係包括有介電層371、疊至於該人

Si:;;層Μ以及形成於該介電層中之導電結：1 一7且h電結構373係電性連接至該線路層⑷ =之第二電極板342’並於該線路增層結 ： 面形成禝數電性連接墊374,又於 丨衣 面覆蓋有—防亥、、泉路增層結構37外表 为防；：干層38，且該防焊層中 — 以露出該線路拎戶姓構37外# & 八有稷數開孔380 天^曰盾、衾口構37外表面之電性連接墊374。 法，本發明之嵌埋電容元件之電路板結構及其製 m綠心層板之至少—表面形成複數凹槽以供後姨 形成、，泉路層及第一電極板，且 /、、，只 叙* a /、果路層及弟一電極板得 二:：板之表面背平，俾可於該芯層板表面形成厚产均 -㈣電材料層，以供後續形成具高精度電容值之^容 19666 16 1304719 層與具有線路層之芯 中產生氣泡之形成發 元件且了避免所形成的高介電材料 層板之間產生分層及該高介電材料層 生，進而提升電路板結構之可靠度。 此外，本發明係直接於該絕緣板表面形成高介 層而無須於該芯層板與高介電材 埒 以使芯層板表面平坦化，俾遍二之間填充其他材料， 同時可應用於細線路製程^間化製程，降低製程成本， 上述實施例僅為例示性說明本發明之原理及盆功 效’而非用於限制本發明。任何熟習此項技藝之工士均可 t不違背本發明之料及範訂，對上述實_進行修 =b本發明之權利保護範圍’應如後述之申請專利範 【圖式簡單説明】 電容元件之電路板結構之 弟1A至1C圖係為習知嵌埋 製法剖面示意圖；

第2A及2B圖係為另一 構之製法剖面示意圖； 習知嵌埋電容元件之電路板結 電容元件 苐3A 1 3A_2、3A-3圖係為本發明之喪埋 之電路板結構之製法中芯層板剖面示意圖； 第4A—至^圖係為本發明之㈣電容元件之電路板結 構之製法第一實施例之剖面示意圖；以及 第5A至5E圖係為本發明之嵌埋電容元件之電路板結 構之製法第二實施例之剖面示意圖。 【主要元件符號說明】 19666 17 1304719 1、2、3 芯層板 3a 絕緣板 3b 複合板 3c 電路板 10、20、33、343、372 線路層 11 、 21 、 34 電容元件 11a、21a、341 第一電極板 lib 、 21b 、 342 第二電極板 • 12 、 22 、 35 電鑛導通孔 13 、 24 、 36 高介電材料層 23 填充層 30a 凹槽 320 、 380 開孔 30b 通孔 31 導電層 • 32 阻層 331 接觸墊 343a、373 導電結構 37 線路增層結構 371 介電層 374 電性連接墊 38 防焊層 351 基孔材料 18 19666

Claims (1)

1304719 十、申請專利範圍： 1. 一種嵌埋電容元件之電路板結構，係包括： 芯層板，至少一表面具有複數未貫穿該芯層板之 凹槽； 第一線路層，係形成於該芯層板之部分凹槽中， 且該第一線路層係與該芯層板表面齊平； 第一電極板，係形成於該芯層板之部分凹槽中， 且該第一電極板係與該芯層板表面齊平； ® 高介電材料層，係形成於該芯層板、第一線路層 及第一電極板上；以及 第二電極板，係形成於該高介電材料層上並與該 第一電極板相對應，使該第一電極板、高介電材料層 及弟二電極板構成電容元件。 2·如申請專利範圍第1項之嵌埋電容元件之電路板結 構，復包括有電鍍導通孔，係貫穿該芯層板以電性連 φ 接該芯層板兩表面之線路層，且該電鍍導通孔表面凸 出於該芯層板表面。 3. 如申請專利範圍第1項之嵌埋電容元件之電路板結 構，復包括有電鍍導通孔，係貫穿該芯層板之凹槽以 電性連接該芯層板兩表面之線路層，且該電鍍導通孔 表面與該芯層板表面齊平。 4. 如申請專利範圍第2或3項之嵌埋電容元件之電路板 結構，復包括有線路增層結構，係形成於該電容元件 表面上，且該線路增層結構中具有複數導電結構以電 19 19666 1304719 性連接該線路層及電容元件之第二電極板。 5.如申請專利範圍第4項之嵌埋電容元 構，立中，兮綠的ρ 包路板結 塾。d _路抑結構外表面具有複數電性連接 6· 如申請專利範圍第5項之嵌埋電容元件 :’復包括有覆蓋於該線路增層結構外表面=: :外具有複數開孔以露出該線二 構外表面之電性連接墊。 a m Π’Γ"ίΐ第4項之後埋電容元件之電路板、结 之=增層結構係包括介電層、4置於該 二層上之線路層’以及形成於該介電層中之導電結 不再0 ° 8· -種，埋電容元件之電路板結構之製法，係包括： 提供-芯層板’並於該芯層板之至 有複數未貫穿之凹槽； 表面屯成 、，於該芯層板之凹槽中形成線路層及第一電極板， 亚使該線路層及第—電極板與該芯層板表面齊平； 於該芯層板、線路層及第—電極板上形成八 電材料層；以及 ° ;1 於該高介電材料層上與該第一電極板相對應位置 形成第二電極板，藉以與該高介電材料層及第 板構成電容元件。 ° 如申請專利範圍f 8項之欲埋電容元件之電路板結構 之製法’其中，該芯層板形成有至少一貫穿兩表面之 19666 9· l3〇47i9 笔錢導通孔，以電性該線路屛， 係凸出於該芯層板表面。0 讀導通孔表面 圍第8項之嵌埋電容元件之電路板結構 槽：：二:r該芯層板形成有至少—貫穿兩表面凹 讀¥射L，以電彳生該線路層，且該㈣導 表面與該芯層板表面齊平。 、 U.如申請專利範圍第9或i。項之嵌埋電 結構之萝、去，漁七4工认# + 牛之笔路板 纟包括Μ電容元件上形成線 構，且該線路增層結構中具有複數 曰、、、° 接該線路層及電容元件之第二電極板“構以氣性連 I專:=Γ項之嵌埋電容元件之電路板結構 電性連接墊。 #卜表面形成有複數 如申請專利範圍第12項之嵌 容 之製法，復包括於該線路增層；;電路板結構 構外表面之電性連^露出該線路增層結 14.如申請專利範圍第8項之嵌拽+ 6 之f、l，1巾、书谷兀件之電路板結構 衣法，其中，该線路層及第一帝 於n m仓 包極板之製程係包括·· 亥心層板及其凹槽處表面形成-導電声. 於該導電層上形成—版展，n 命电層， $t ^ m 4 k且於該阻層中形成複 汗 1孔以路出该心層板凹槽中之導電声 於該芯層板凹槽中之導泰曰， 及第一電極板，且使該_^ 讀形成該線路層 g及第—電極板與該芯層 19666 21 1304719 板表面齊平。 15. 如申請專利範圍第14項之嵌埋電容元件之電路板結構 之製法，復包括移除該阻層及其所覆蓋之導電層。 16. 如申請專利範圍第8項之嵌埋電容元件之電路板結構 之製法，其中，該未貫穿之凹槽係以雷射（Laser)剝 除、電漿（Plasma)蝕刻及圖案化曝光顯影製程其中 之一者形成。

22 19666