TWI304313B - Method for manufacturing a circuit board without incoming line - Google Patents

Description

1304313 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種電路板， 引線之電5^ #制H + 寺別有關於一種無電鍍 時，電丨綠女d非線路區域之面銅的同 电鑛引線亦完全蝕刻移除。 【先前技術】 印刷電路板（printed Circuit ^ ^ ^ ^ ^ 計，將逯桩雨钕帝从 PCB)疋依電路設 .包"的電氣佈線會製成佈線圖形，然後再 以故计所指定的機械加工、表 佬恭抖道舰壬 衣面處理荨方式，在絕緣體上 τ . ¥體重現所構成的電路板。而銅箔板材（C(WerClad lnate，CCL)則是製造印刷電路板之關鍵性基礎材料， 2用絕緣紙、玻璃纖維布或其他纖維材料經樹脂含浸的 ::片（Prepreg)豐合而成的積層板在高溫高壓下於單面 或又面覆加銅箱而得名。習知電路板的製造過程是應用印 刷、照相、蝕刻及電鍍等技術來製造精密的配線，做為支 撐電子零件及零件間電路相互接續的位置。因此，高密度 化及多層化的配線形成技術成為印刷電路板製造業發展的 主流。 ，考第la至lk圖，美國專利公開第mm/o24〗954號， 標題為“印㈣路板之電解式鑛金方法（ΕΐΜ吻^ G仙

Plating Method Of PrintpH η· . ^ ，， nnted Clrcuit Board)，，，其之自承先前 技術揭示-種具有電鑛引線之印刷電路板製造方法。參考 第la圖，上銅H層llb及下銅落層m係塗佈於一絕緣樹 脂層11a之上侧及下側，以形成一銅箱板材（ccL)n。參考 01151-TW/ASE1733 5 1304313 第圖，一貫穿孔（b)係貫穿該絕緣樹脂層ua。參考第卜 圖，一非電解式鍍銅層（EleCtroless Copper piaUng [^以）^ 係形成於整個該上銅箱層llb、該下銅箱層ub上及該貫穿 = (b)之表面上，用以將該上銅猪層Ub電性連接於該下銅 箔層lib。參考第ld圖，一電解式鍍銅層（Eiec㈣Μ。 Copper Plating Layer)13係形成於該鍍銅層12上，其中該 鍍銅層13具有良好物理性質。參考第u圖，一乾膜 Film)20係塗佈於該鍍銅層13上，並藉由一第一曝光顯影 製程以形成一預定圖案。該預定圖案包含該導線、該貫穿 孔、打線接合之端點接墊及電鍍引線。參考第“圖，未覆 蓋有該乾膜20之該上㈣層Ub、該下㈣層m、該鑛 銅層12及該鍍銅層13係被蝕刻，其中該乾膜⑼係作為蝕 刻阻劑。參考第1§圖，該乾膜20係被移除。參考第lh圖， 一防銲層14係塗佈於已圖案化之銅箔板材u。參考第u 圖，一光罩層3 0係配置於該防銲層14上，並具有一預定 圖木芩考第圖，該防銲層14係藉由一曝光顯影製程 而被圖案化成該預定圖案，其中該防銲層14之該預定圖案 ’I疋開口（c) ’亦即打線接合之端點。參考第1 k圖，一 迅解式鍍金層1 5係形成於該防銲層14之開口（c)内。經切 割後，該印刷電路板1〇係被完成，如第2圖所示。 再參考第2圖，上述電鍍引線丨6必須被形成，以作為 進行迅解式电錢製程之用。雖然已被切割，但習知印刷電 路板1 〇仍具有剩餘電鍍引線1 6，如橢圓形虛線所示。然 而’違剩餘電鍍引線於該印刷電路板之電性訊號傳輸時， 將產生‘成或寄生電感（Parasitic Inductance)，而降低印刷 01151-TW/ASE1733 6 1304313 電路板之性能。 因此，無電鍍引線之印刷電路板製造方法目前已被研究 發展，以克服具有電鍍引線之印刷電路板製造方法的缺 點。雖然美國專利公開第2005/0241954號亦揭示一種電解 式鍍孟方法其可製造一種無電鑛引線之印刷電路板4 〇， 如第3圖之橢圓形虛線所示，然而其製造步驟過於繁複， 將增加製程時間。 ❿ 再者，另一種常用習知無電鍍引線之印刷電路板製造方 法，稱為鍍金圖案（Gold Plating pattern ; Gpp)製程。參考 第4a圖，一銅箔板材51係被提供，其包含一絕緣層5ia、 2少一貫穿孔（d)及一第一銅層7〇，其中該貫穿孔（d)係貫 穿該絕緣層51a。該第一銅層具有一面銅72及一孔銅74。 該面銅72係配置於整個該絕緣層51a之上表面％及下表 • 面78上，亦即該面銅包含上銅箔層51b、下銅箔層51b、 ^ 非電解式鍍銅層52。該孔銅74係配置於該貫穿孔（d)之表 驗面上，亦即該孔銅74包含非電解式鍍銅層52。參考第仆 圖，一第二銅層，諸如電解式鍍銅層53係形成於該面銅 72^孔銅74上，其中該鍍銅層兄具有良好物理性質。參 考第圖，一上層乾膜層60及一下層乾膜層60分別形成 於該上表面76及該下表面78之該鍍銅層”上，並藉由一 曝：顯影製程以形成一預定圖案。該預定圖案係為二未包 含導線、貫穿孔及打線接合之端點接墊的非線路區域，亦 即該預定圖案裸露出該貫穿孔（d)、位於該上表面％上之 該鍍銅層53的部分面積、及位於該下表面78上之該鍍銅 層53的部分面積，以界定一線路區域。 01151-TW/ASE1733 7 1304313 ^ '考第4d圖，一電解式鍍金層55係形成於整個線路區 或 參考第4e圖’該上層乾膜層60及該下層乾膜層60 係被移除。參考第4f圖，將未覆蓋㈣鑛金層55之該面 銅：2及鍍銅層53直接蝕刻移除，如此使該線路區域形成 么私路佈線。茶考第4g圖，一防銲層Μ形成於該電路佈 、泉上並於该上表面76裸露出部分之該鍍金層55，以界 定一打線接合之接墊。 雖J白知鍍金圖案（G〇ld piating PM—以Gpp)製程之步 驟車乂為簡單’但是其電解式鍍金層係形成於整個線路區域 上，如此將增加整個製程成本。 因此，便有需要提供一種電路板製造方法，能夠解決前 述的缺點。 【發明内容】 生本卷月之目的在於提供一種無電鍍引線之電路板製 造方法，在餘刻#線路區域之面銅的同冑，電鑛引線亦完 全钱刻移除。 q &本叙明之另一目的在於提供一種無電鍍引線之電路板 裝這方法，其金/鎳鍍層並非形成於整個線路區域上。 制生本^明之又一目的在於提供一種無電鍍引線之電路板 製造方法’其第—光阻層及該第二光阻層係可同時被移除。 為達上述目的，本發明提供一種電路板製造方法，包含 下歹]v恥·（a)提供一基板核心層，其包含一絕緣層、至少 ::穿孔及一第一銅層，其中該貫穿孔係貫穿該絕緣層， 該第-銅層具有-面銅及一孔銅，該面銅係配置於整個該 01151-TW/ASE1733 8 1304313 、、、巴緣層之上表面及下夷面卜 ’该孔銅係配置於該貫穿孔之 表面上’且該面銅具有一預金 士» ^預疋厚度，·（b)將一第一光阻層形 风於该面銅上，並將該箆一也 ^ 光阻層圖案化，以裸露出該孔 銅及部分之該面銅，用以界一 ^ 、、泉路區域；（c)將一第二銅 層％鍍於該線路區域；（d)將—筮_ 弟一光阻層形成於該第二銅 層及該第一光阻層上，並將哕筐—a f w亥弟一先阻層圖案化，以裸露 出該線路區域之該第二銅層的部分面積，其中位於該上表 :上之該第二銅層的該部分面積係用以界定複數個第一電 性接點區域；（e)將一金屬層電 ^ 又么4寺弟一電性接點區域 ’用以於上表面形成複數個第—電性接點；（f)將該第一 ，阻層及該第二光阻層移除；以及（g)將裸露在外之該面銅 及该弟二銅層直接钱刻一預定深度，如此使該線路區域形 成-電路佈線，其中該預定深度係不小於該面銅之預定尸 度。 子 根據本發明之電路板製造方法，在餘刻該非線路… 面銅的同時，電鍍引線（部分之面銅 … )J 70王蝕刻移除，因 此本备明之電路板將不會具有剩餘電鍍引線之問題。再 者，相較於先前技術，由於本發明之該金屬、 驾贋，堵如金/鎳 鍍層並非形成於整個線路區域上，因此將 別 程成本。 不“曰加整個製 為了讓本發明之上述和其他目的、特徵 π 1又和優點能更明 顯，下文將配合所附圖示，作詳細說明如下。 【實施方式】 參考第5圖及第6a至6h圖，其顯示本發 —〜 < 一貫施例 01151-TW/ASE1733 9 1304313 之無電鍍引線之電路板製造方法，包含步驟如下。表考第 2圖，在步驟1〇2中，一基板核心層（諸如一雙層線^之銅 箔板材151)係被提供，其包含一絕緣層15u、至少一貫穿 孔（e)及一第一銅層17〇。該絕緣層15u具有一上表面17 = 一下表面178,該下表面178係相對於該上表面176。該貫 穿孔（e)係由該上表面176延伸至該下表面178，亦即該^ 穿孔（e)係貫穿該絕緣層151a。該第一銅層17〇具有_面= 172及一孔銅174,該面銅172係配置於整個該絕緣層 表面176及下表面178上，且該孔銅174係配置於該 貫穿孔（e)之表面上。詳細而言，該面銅172可包含先前技 術之上銅箔層、下銅箔層、非電解式鍍銅層，且該孔銅I” 可包含先丽技術之非電解式鍍銅層。該面銅i 72具有一預 定厚度，諸如ίο# m，而該孔銅174具有一預定厚度，諸 如7 // m。再者，本發明所屬技術領域中具有通常知識者可 4基板核〜層亦可為經壓合之多層線路層之鋼箔板 材，或者該基板才亥心層亦可為經增層之多層線路層之銅箔 板材。 參考第6b圖，在步驟1〇4中，一第一光阻層，諸如第 上層光阻層160及下層光阻層16〇係分別形成於該上表 面176及忒下表面178之該面銅m上。該第一上層及下 f光阻層160係可為乾膜。然後，該第-上層光阻層及該 第下層光阻層160係藉由一曝光顯影製程以形成一預定 圖木4預疋圖案係、為—未包含導線、貫穿孔及電性接點 的非線路區域’亦即該預定圖案裸露出該孔銅174、位於 /上表面1 76上之該面銅i 72的部分面積、及位於該下表 01151-TW/ASE1733 10 1304313 面178上之該面銅172的部分 不貝用以界疋一線路區域。

由參考第6c圖，在步驟106中，—第二銅層B 由一電解式電鍍製程電鍍於該飨 、j错 , Θ線路區域，其中該第二鋼屑 153具有良好物理性質。該第二 】潛 諸如冗 钔層153具有一預定厚度， 请如25// m，因此該面銅17 又 A 2與该弟二銅層153之總厚度 馮35/ζιη’而該孔銅174與 — # m。 弟一銅層153之總厚度為32 參考第6d圖，在步驟1〇8中，— 二上層及下層光阻層162,苴 @ =如第 /、甲邊弟二上層光阻層162 :成於該上表面广之該第二銅層153及該第一上層光阻 :二〇上’且該第二下層光阻層162係形成於該下表面m 之该弟—銅層153及該第一下層光阻層16G上。該第二上 層及下層光阻| 162係可為乾膜。然後，該第二上層及二 下層光阻| 162係藉由另一曝光顯影製程而圖案化，以 露出該：二銅4 153之部分面積’其中位於該上表面⑺ 上之該第二銅層153的該部分面積係用以界定複數個第— 電性接點區域164,且位於該下表面m上之該第二銅層 ⑸的該部分面積係用以界定複數個第二電性ι; 166 。 - ' ^參考第6e圖，在步驟112中，一金屬層155係可藉由 諸如電解式電鍍製程電鍍於該等第一電性接點區域Η*及 該等第二電性接點區域166上，用以分別於上下表面176、 W8同時形成複數個第一電性接點184及複數個第二電性 二86 ϋ亥孟屬層1 5 5係可為金/鎳錢層。由於金/錄鑛岸 01151-TW/ASE1733 11 1304313 亚非形成於整個線路區域 本。咳第一& 口此將不會增加整個製程成 + β弟包性接點j 84係 一 m ^ Β ^ 、了為一用以打線接合之接墊、 ^以覆S曰接合之接墊、或用以插接端點之 電性接點1 86係可為一用》曰r Μ弟一 你』為用以銲接錫球之接墊。 簽考第6f圖，在步驟u 層16〇、及該第二上声万下思中°亥弟一上層及下層光阻 地，該第一上心下^下層光162阻層係被移除。較佳 《上層及下層光阻層160、及該第二上層及下層 先1 62阻層係可同時被移除。 曰 及/第考弟圖’在步驟116中’將裸露在外之該面銅172 153直接姓刻—預定深度…該預定深度 不小於.(亦即大於或等於)該面銅172之預 也，該預定深度係人於該面銅172夕 ^ ^ ^ 1 〜湏心厗反，由狖該預 ==° 2/"m)係大於該面銅172之預定厚度（l〇# Γ二Γ使該非線路區域之㈣172完全兹刻移除，進 」一〜線路區域形成—電路佈線。3即，該面_ 172與該 弟一銅層1 5 3之總厚度為2 3 ,, *、為"m，而該孔銅174與該第二 曰 之紅、厚度為2〇"m。再者，當該非線路區域之面 銅1 72被顧刻時，電錢引複（ 刻移除。 又引、、表（以（面銅）亦同時完全被钱 參考第❿圖，在步驟118中，將一防銲層154形成於 μ路佈線上，並裸露出該等第_電性接點184及該等第 :電性接點186。經切割後，可形成單一之電路板1〇〇 ,如 第7圖所示。 根據本發明之電路板製造方法，在㈣該非線路區域之 01151-TW /ASE1733 12 1304313 面鋼的同時，電鍍引岣〆八 隻n 、、泉（一刀之面銅）亦完全蝕刻移除，如 弟7圖之橢圓形虛線所示，a 士 & 女斗、 #不因此本發明之t路板將不會呈 有剩餘電鍍引線之問題。AI ^ 八 ηπ 哺再者，相較於先前技術，由於本 毛明之金/鎳鑛層並非 冬 卩形成於整個線路區域上，因此將不合 =整個製程成本。另外，本發明之電路板製造方 Ζ表面料形成複數個第—電性接點及《㈣二電性接 點，以及本發明之兮楚.^ ^ 电r接 被移…，η,…4弟一先阻層及該第二光阻層係可同時 矛、因此可即省製程步驟及時間。 明广χ前述實施例揭示，然其並非用以限定本 脫離本發明之斧袖Ρ 域中具有通常知識者，在不 π 4知叨之積神和範圍去 , , ^ mn田了作各種之更動與修改。 為=本备明之保護範圍當視後附之申請專利範圍所界定者 【圖式簡單說明】 第1 a至1 k圖為先前技術之具有電鍍引绫t g 製造方法之剖面示意目。 J線之印刷電路板 弟2圖為先前技術之具有電鍍引線之 視部份示咅图甘e - P刷弘路板之上 μ圖，/、頦不該印刷電路板仍具有 、 /、百刺餘電鍍引線。 圖為先前技術之無電鍍引線之第一 上視部份示音 Ρ刷電路板之 線。 衣具有剩餘電鍍引 第4a至4g圖為先前技術之無電鍍引 板製造方法之剖面示意圖。 、’<弟二印刷電路 第5圖為本發明之一實施例之無 鐵引線之電路板製 01151-TW / ASE1733 13 1304313 造方法之流程圖。 第6a至6h圖為本發明之一實施例之無電鍍引線之電路 板製造方法之剖面示意圖。

第7圖為本發明之一實施例之無電鍍引線之電路板之 上視部份示意圖，其顯示該電路板未具有剩餘電鐘引線。 【主要元件符號說明】 10 印刷電路板 11 銅箔板材 11a 絕緣樹脂層 lib 銅箔層 12 鍵銅層 13 鍛銅層 14 防録層 15 鍍金層 16 電鍵引線 20 乾膜 30 光罩層 40 印刷電路板 51 銅箔板材 51a 絕緣層 51b 銅箔層 52 鍍銅層 53 鍛銅層 54 防銲層 55 鍍金層 60 乾膜 70 第一銅層 72 面銅 74 孑L銅 76 上表面 78 下表面 100 印刷電路板 151 銅箔板材 151a 絕緣層 153 第二銅層 01151-TW/ASE1733 14 1304313 154 防銲層 155 金屬層 160 第一光阻層 162 第二光阻層 164 第一電性接點區域 166 第二電性接點區域 170 第一銅層 172 面銅 174 孑L銅 176 上表面 178 下表面 184 第一電性接點 186 第二電性接點 b 貫穿孔 C 開口 d 貫穿孔 e 貫穿孔 01151-TW/ASE1733 15

Claims (1)

1304313 十、申請專利範圍·· 、一種電路板製造方法，包含下列步驟： (昀提供一基板核心層，其包含一絕緣層 '至少一貫 二孔及一第一銅層，其中該貫穿孔係貫穿該絕緣層，該 第銅層具有一面銅及一孔銅，該面銅係配置於整個該 、、巴緣層之上表面及下表面上，該孔銅係配置於該貫穿孔 之表面上，且該面鋼具有一預定厚度； ()將第光阻層形成於該面銅上，並將該第一光 阻層圖木化’以裸露出該孔銅及部分之該面銅，用以界 定一線路區域； 將一弟 ⑷將-第二光阻層形成於該第二銅層及該第一光 層上’並將該第二光阻層圖案化，以裸露出該線路區 之該第二銅層的部分面積，其令位於該上表面上之該 二銅層的該部分面積係用以界定複數個第一電性接 區域； 4 ⑷將-金屬層電錢於該等第一電性接點區域上， 以於上表面形成複數個第一電性接點，· (〇將該第-光阻層及該第二光阻層移除；以及 一⑷將裸露在外之該面銅及該第二銅層直接㈣ 疋深度，如此使該線路區域形成—電路佈線，、 定深度係不小於於該面銅之預定厚度。 …亥預 2 依申請專利範圍第〗項之電路板製造方法，其中在步驟 01151-TW/ASE1733 16 l3〇43J3 積俜用：尺：、於/下表面上之該第二銅層的該部分面 另=以界疋稷數個第二電性接點區域；以及在步 ^二:將該金屬層電鍍於該等第二電性接點區域上， :下表面同時形成複數個第二電性接點。 ::請專利範圍第2項之電路板製造方法，另包含下列 ,/h)將—防銲層形成於該電路佈線上，並裸露出該等 昂一電性接點及該等第二電性接點。 依申請專利範圍第丨項之電路板製造方法，其中在步驟 (f)中，將該第-光阻層及該第二光阻層同時 5、 依申請專利範圍第i項之電路板製造方法，其中該第一 光阻層係為乾膜。 又申明專利範圍第i項之電路板製造方法，其中該第二 光阻層係為乾膜。 帝申明專利範圍第丨項之電路板製造方法，其中該第一 包〖生接點係為一用以打線接合之接墊。 8 N $申請專利範圍第丨項之電路板製造方法，其中該第一 包（生接點係為一用以覆晶接合之接墊。 $申請專利範圍第丨項之電路板製造方法，其中該第一 Μ丨生接點係為一用以插接端點之金手指。 〇 一 2申請專利範圍第2項之電路板製造方法，其中該第 一電性接點係為一用以銲接錫球之接墊。 U 依申請專利範圍第1項之電路板製造方法，其中該金 01151-TW/ASE1733 17 1304313 屬層係為金/鎳鍍層。 12、 依申請專利範圍第1項之電路板製造方法，其中該基 板核心層係為一雙層線路之銅箔板材。 13、 依申請專利範圍第1項之電路板製造方法，其中該基 板核心層係為一經壓合之多層線路層之銅箔板材。 14、 依申請專利範圍第1項之電路板製造方法，其中該基 板核心層係為一經增層之多層線路層之銅箔板材。 | 1 5、 依申請專利範圍第1項之電路板製造方法，其中該預 定深度係大於該面銅之預定厚度。

01151-TW/ASE1733 18