TWI302727B - Atomic layer deposited tantalum containing adhesion layer - Google Patents

Atomic layer deposited tantalum containing adhesion layer Download PDF

Info

Publication number
TWI302727B
TWI302727B TW094121932A TW94121932A TWI302727B TW I302727 B TWI302727 B TW I302727B TW 094121932 A TW094121932 A TW 094121932A TW 94121932 A TW94121932 A TW 94121932A TW I302727 B TWI302727 B TW I302727B
Authority
TW
Taiwan
Prior art keywords
layer
conductive material
adhesion layer
molybdenum
dielectric layer
Prior art date
Application number
TW094121932A
Other languages
English (en)
Other versions
TW200616143A (en
Inventor
Steven W Johnston
Kerry Spurgin
Brennan L Peterson
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200616143A publication Critical patent/TW200616143A/zh
Application granted granted Critical
Publication of TWI302727B publication Critical patent/TWI302727B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562Selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Description

1302727 (1) 九、發明說明 【發明所屬之技術領域】 本發明一實施例有關於一種微電子裝置之製造,更詳 而言之,本發明一實施例有關藉由原子層沉積用於金屬接 觸部之含鉬黏附層,以最小化接觸電阻以及最大化接觸部 內之低電阻導電材料。 【先前技術】 微電子裝置產業持續可見到技術大幅度之躍進,允許 了更大密度與複雜度的積體電路,並且同樣戲劇化的降低 耗電量以及封裝尺寸。目前的半導體技術允許將具有以每 秒幾十(或甚至幾百)百萬指令(millions of instructions per second; MIPS)的速度操作之數百個電晶體的單晶片微處 理器封裝於相對小且氣冷的微電子裝置封裝件中。這些電 晶體通常藉由導電跡線以及接觸互相連接或連接至微電子 裝置外之裝置,藉此得以發送以及/接收電子訊號。 形成接觸的一種習知程序稱爲”金屬鑲嵌法’’。於典型 的金屬鑲嵌法中,將電介質材料上之光阻材料圖案化並通 過光阻材料圖案蝕刻電介質材料,以形成延伸至下層電晶 體之源極或汲極之孔洞。接著將光阻材料移除(通常藉由 氧電漿)以及可將黏附層沉積於孔洞中,以防止電介質材 料與後續沉積之導電材料間的脫層。接著通常以導電材料 (如金屬或其之金屬合金)塡充該孔洞。例如,可藉由化學 蒸氣沉積將60_90埃厚度的氮化鉅黏附層沉積於70-80 nm -5- 1302727 * (2) * 直徑的孔洞中(65 nm技術點),並接著以鎢塡充孔洞剩餘 部份。黏附層亦可防止於導電材料沉積過程中破壞電介質 層。例如,氮化鉅黏附層防止用於沉積鎢之六氟化鎢氣體 ^ 對電介質層(諸如二氧化矽)的破壞,這對熟悉該項技藝者 而言爲可理解者。通常以稱爲化學機械硏磨(CMP)將所得 鲁 之結構平面化,其自電介質層表面移除掉不在孔洞內之導 電材料以及黏附層。 • 當然可理解由於黏附層比導電材料具有較高電子阻 抗,導電材料於接觸中必須具有足夠的剖面積以有效地傳 導訊號。惟,隨著連續的技術點電晶體變得更小,接觸之 幾何圖形降低(亦即按比例縮小)。因此,如上述60-90埃 厚度的黏附層會產生問題。例如,在45 nm技術點,接觸 的幾何圖形(亦即寬度)約爲60 nm。因此,90埃厚度的黏 附層將佔接觸寬度的約30%。作爲另一範例,於30 nm技 術點,接觸的幾何圖形約爲40 nm。因此,90埃厚度的黏 ® 附層將佔接觸寬度的約45%。藉由這兩個範例,熟悉該項 技藝者可清楚知道剩餘的接觸寬度難以產生足夠傳導可靠 訊號之於接觸內導電材料的剖面積。 因此,最好能硏發出設備與技術,得以於隨著每一個 連續的技術點電晶體變的更小的趨勢下形成允許接觸尺寸 有效縮小之黏附層。 【發明內容及實施方式】 於下列詳細說明中,參照附圖例示性說明可實施本發 -6 - (3) 1302727 明之特定實施例。這些實施例係以足夠的細節描述以使熟 悉該項技藝者能據以實施本發明。應了解到本發明的各種 實施例,雖有不同,但非絕對互斥。例如,在此與一實施 例相關描述之特定特徵、結構或特色可以其他實施例實施 而不悖離本發明之精神與範圍。此外,應了解可變更於各 揭露的實施例中個別元件之位置或配置而不悖離本發明之 精神與範圍。下列詳細說明因此不應視爲限制性,並且本 發明之範圍應僅由所附之申請專利範圍所定義,更恰當 地,解讀,並連同申請專利範圍之等效者之全部範圍。於 圖示中,相似符號意指貫穿數圖中相似或類似的功能。 第1圖描述槪略電晶體組件1 〇〇,包含第一主動區域 102以及第二主動區域104,由淺溝隔離結構所示之隔離 結構106所分離。第一主動區域102包含第一電晶體 1 1 2,包含源極區域1 1 4以及汲極區域1 1 6佈植於諸如矽 晶圓的微電子基板108中。閘極122定位於第一電晶體源 極區域1 1 4以及第一電晶體汲極區域1 1 6之間。熟悉該項 技藝者可了解到第一電晶體閘極1 22包含閘極電介質 124、閘極電極126、閘極蓋128以及閘極間隔體132以 及 132,。 第二主動區域104包含第二電晶體142,包含源極區 域144以及汲極區域146佈植於諸如矽晶圓的微電子基板 108中。閘極152定位於第二電晶體源極區域144以及第 二電晶體汲極區域1 46之間。熟悉該項技藝者可了解到第 二電晶體閘極152包含閘極電介質154、閘極電極156、 -7- (4) 1302727 閘極蓋158以及閘極間隔體162以及162’。 諸如二氧化矽以及碳摻雜氧化物之類的第一電介質層 164係沉積於第一電晶體閘極122、第一電晶體源極區域 114、第一電晶體汲極區域116、第二電晶體閘極152、第 二電晶體源極區域144以及第二電晶體汲極區域146之 上。諸如二氧化矽以及碳摻雜氧化物之類的第二電介質層 164可沉積於第一電介質層162上。 如第2圖所示,如所示開口 172以及172’的至少一開 口係通過第一電介質層164以及第二電介質層166形成, 並由至少一側所界定,分別如開口 172以及172’的側170 以及170’。開口 172與172’自第二電介質層166的第一表 面168延伸至且暴露出源極以及汲極區域至少之一的至少 一部分,如所示分別延伸至第一汲極區域1 1 6以及第二電 晶體源極區域144。可使用任何此技藝中習知方法(包含 但不限於微影蝕刻技術與碾磨)形成開口 172與172’。可 將矽化物層1 74形成於源極區域或汲極區域至少一者之 上,如所示於第二電晶體源極區域1 44之上。可由噴濺諸 如鎳、鈷、鉅、鉑之類的適當金屬矽化物層1 74並以諸如 3 00 °C以及500 °C之間的適當溫度退化。 如第3圖所示,含鉅黏附層1 76係藉由原子層沉積形 成於第二電介質層第一表面168上,至開口 172與172’至 少之一內,以及源極區域與汲極區域(如所示之第二源極 區域144以及第一汲極區域1 16)至少之一的一部分上。 含鉅黏附層1 7 6可包含但不限於氮化鉅、碳化鉬、碳氮化 (6) 1302727 積、物理沉積之類者。例如,可使用六氟化鎢於化學蒸氣 沉積程序中沉積鎢。於此種程序中,含鉅層不僅作爲黏附 層但亦爲阻障層,以防止六氟化鎢的氟與任何電介質層或 微電子基板1 〇 8中的矽反應。因此,導電材料1 7 8與源極 區域144以及汲極區域1 16產生電性接觸。 如第5圖所示,以諸如化學機械硏磨、蝕刻或之類者 移除導電材料178以及含鉅黏附層176鄰接第二電介質層 第一表面168的部份,藉此留下於開口 172與172’(如第 2圖中所示)內的導電材料178以及含鉬黏附層176,以分 別形成接觸部18Ό與180’。 上述實施例可藉由塡充導電金屬之接觸結構的比例導 致總接觸的電阻降低。此外,可於常見的化學蒸氣沉積室 中執行原子層沉積的含鉅黏附層176之形成以及導電材料 178之沉積,能夠將兩個程序整合至一個工具中,以降低 程序流程複雜度以及降低接觸部180與180’的總製程成 本。 實驗上已顯示,與約1 30埃物理沉雞的含鉬層相比, 10埃的原子層沉積的含鉬層可降低65 nm技術點銅接觸 的接觸電阻60%以上。含鉅層的化學成分可含有約10% 氧、約25%碳以及剩餘的爲鉬與氮(下統稱爲”TaN”)。第 6圖爲描述接觸電阻(歐姆/平方)(ohm/sq)計算的估計圖, 其中"2x3 0 TiN”爲兩層30埃厚度化學沉積的氮化鉅、 ”1x43”爲一層43埃厚度化學沉積的氮化鉅、”20A ALD TaN”爲20埃原子層沉積含鉅物以及”15A ALD TaN”爲15 (7) (7)1302727 埃原子層沉積含鉅物。從第6圖中可見,於45 nm技術點 15埃原子層沉積含鉅黏附層導致約76 ohm/sq接觸電阻相 對於2x30化學蒸氣沉積的氮化鉅黏附層之243 ohm/sq接 觸電阻,以及於30 nm技術點約103 ohm/sq接觸電阻相 對於2x30化學蒸氣沉積的氮化鉬黏附層之861 ohm/sq接 觸電阻。於第6圖中計算的假設爲:0.1 3 // m技術點 -3 00 nm高度以及160 nm直徑的接觸、90 nm技術點 -200 nm高度以及160 nm直徑的接觸、65 nm技術點-1 10 nm高度以及70 nm直徑的接觸、45 nm技術點 -100 nm高度以及50 nm直徑的接觸以及30 nm技術點 -70 nm高度以及35 nm直徑的接觸,皆具有2〇A〇hm-cm電 阻之鎢導電材料。 當然可了解本發明可由多種的結構與組態實施,諸如 於第7圖中所示通過單一電介質層182。此外,如第8圖 所示,熟悉該項技藝者能夠了解本發明可例如用於形成通 過第一層間電介質186之接觸部184與184’,其於第二層 間電介質186’內或上接觸相鄰之接觸部188與188’以及/ 或跡線1 92。顯示跡線1 92連接第二層間電介質接觸部 188’與接觸部18(Τ。 如第9圖所示,形成有本發明之黏附層的封裝件可應 用於手持裝置210中,諸如手機或個人資料助理(PDA)。 手持裝置210可包含外部基板220具有至少一微電子裝置 230,包含但不限於,中央處理單元(CPU)、晶片組、記憶 體裝置、ASIC以及之類者,且於外殼240中具有如上述 -11 - (8) 1302727 的至少一原子層沉積的含坦黏附層。外部基板220可連接 至各種周邊裝置,包含如按鍵250之輸入裝置,以及如液 晶顯不2 6 0的顯不裝置。 如第1 〇圖所示,形成有本發明之黏附層的封裝件可 應用於電腦系統3 1 0中。該電腦系統3 1 0可包含外部基板 或主機板220具有至少一微電子裝置3 3 0,包含但不限 於,中央處理單元(CPU)、晶片組、記憶體裝置、ASIC以 及之類者,且於外殼或機箱340中具有如上述的至少一原 子層沉積的含坦黏附層。外部基板或主機板320可連接至 各種周邊裝置,包含如鍵盤350以及/或滑鼠360之輸入 裝置,以及如陰極射線管營幕3 7 0的顯示裝置。 已詳細描述了本發明之實施例,應了解到由所附之申 請專利範圍所定義的本發明並非受限於上述說明提出的特 定細節,因爲可對於其作出許多明顯之變化而不悖離本發 明之精神與範圍。 【圖式簡單說明】 雖然本說明書以申請專利範圍作結尾,其特別指出且 明確主張認定爲本發明者,當連同附圖由上述詳細說明可 更確定本發明之優點,該附圖中: 第1圖爲根據本發明由至少一電介質層覆蓋的多電晶 體組件一部分的側剖面圖; 第2圖爲根據本發明第1圖之電晶體側剖面圖,其中 開口延伸通過電介質層以暴露出至少一電晶體組件的一部 -12- (9) 1302727 分,如源極以及/或汲極; 第3圖爲根據本發明第2圖之電晶體側剖面圖,其中 黏附層沉積於開口內; 第4圖爲根據本發明第3圖之電晶體側剖面圖,其中 導電材料係位於開口內相鄰黏附層; 第5圖爲根據本發明第4圖之電晶體側剖面圖,其+ 移除並非位在開口內的導電材料; 第6圖爲根據本發明接觸電阻相對於黏附層厚度_罕重 類之圖; 第7圖爲根據本發明另一實施例的電晶體側剖面圖, 其中接觸係通過單一電介質層形成; 第8圖爲根據本發明另一實施例的電晶體側剖面0, 其中接觸係通過層間電介質層形成; 第9圖爲根據本發明具有本發明之微電子組件整#於^ 其中之手持裝置的傾斜圖;以及 第1〇圖爲根據本發明具有本發明之微電子組件整& 於其中知電腦系統的傾斜圖; 【主要元件符號說明】 100 電 晶 體 組 件 102 第 一 主 動 區 域 104 第 二 主 動 區 域 106 隔 離 結 構 108 微 電 子 基 板 -13- 1302727
(10) 1 12 第 一 電 晶 髀 Π3Ζ. 1 14 源 極 區 域 116 汲 極 域 122 閘 極 124 閘 極 電 介 質 126 閘 極 電 極 128 閘 極 蓋 132, 132* 閘 極 間 隔 體 142 第 二 電 晶 體 144 源 極 域 146 汲 極 區 域 152 閘 極 154 閘 極 電 介 質 156 閘 極 電 極 158 閘 極 蓋 162, 162’ 閘 極 間 隔 髀 1 64 第 一 電 介 質 層 166 第 二 電 介 質 層 168 第 —* 表 面 170, 1 70f 側 172, MV 開 □ 1 74 矽 化 物 層 176 含 鉬 黏 附 層 178 導 電 材 料 -14- 1302727
(11) 180, 180* 接 觸 部 182 電 介 質 層 184, 1841 接 觸 部 188, 1 88f 接 觸 部 1 92 跡 線 210 手 持 裝 置 220 外 部 基 板 230 微 電 子 裝 置 組 件 240 外 殼 250 按 鍵 260 液 晶 顯 示 3 10 電 腦 系 統 320 外 部 基 板 330 微 電 子 裝 置 組 件 340 外 殻 350 鍵 盤 360 滑 鼠 370 陰 極 射 線 管 螢 幕 -15-

Claims (1)

1302727 十、申請專利範圍 附件4A : 第94 1 2 1 932號專利申請案 中文申請專利範圍替換本 . 民國97年2月29日修正 1.一種製造接觸部之方法,包含: 4 提供至少一電介質層; 形成至少一開口延伸通過該至少一電介質層,其中該 φ 開口藉由至少一側所界定; 原子層沉積含鉬黏附層於該至少一開口側;以及 沉積至少一導電材料以塡充該開口並與該含鉬黏附層 毗鄰, 其中原子層沉積該含鉅黏附層包含沉積TaCxNySizOw 層,其中X、y、z以及w爲大於〇及小於1之實數。 2·如申請專利範圍第1項之方法,其中原子層沉積該 含鉬黏附層包含提供五(二甲胺基)鉬(pentakis φ (dimethylamido)tantalum)之金屬前驅物以及氨還原劑。 3 .如申請專利範圍第1項之方法,其中原子層沉積該 含鉬黏附層包含提供三丁基亞胺基三(二乙胺基)鉅 (tertbutylimidotris(diethylamido)tantalum)之金屬前驅物 以及氨還原劑。 4.如申請專利範圍第1項之方法,其中原子層沉積該 含鉬黏附層於該至少一開口側包含原子層沉積該含鉅黏附 層於該至少一開口側至大約5至2 5埃之間的厚度。 5 ·如申請專利範圍第1項之方法,其中沉積至少一導 1302727 電材料以塡充該開口並與該含鉅黏附層毗鄰包含沉積鎢以 塡充該開口並與該含鉅黏附層毗鄰。 6·如申請專利範圍第1項之方法,其中提供至少一電 、介質層包含提供至少一電介質層於微電子基板上。 . 7·如申請專利範圍第6項之方法,其中形成至少一開 口延伸通過該至少一電介質層包含形成至少一開口延伸通 過該至少一電介質層至形成於該微電子基板上以及之中之 φ 電晶體之汲極區域。 8 ·如申請專利範圍第6項之方法,其中形成至少一開 口延伸通過該至少一電介質層包含形成至少一開口延伸通 過該至少一電介質層至形成於該微電子基板上以及之中之 電晶體之源極區域。 9· 一種電子設備,包含: 延伸通過至少一電介質層之導電材料;以及 介於該導電材料與該至少一電介質層之間的含鉬黏附 • 層,其中該含鉅黏附層具有大約5至25埃之間的厚度, 其中該含鉬黏附層包含TaCxNySizOw,其中X、y、z以及 w爲大於0及小於1之實數。 10·如申請專利範圍第9項之設備,其中該導電材料 包含鎢。 1 1 ·如申請專利範圍第9項之設備,進一步包含微電 子基板,具有至少一電晶體組件於其上及其中,其中該電 晶體組件包含源極區域以及汲極區域佈植於該微電子基板 中〇 -2- 1302727 1 2 ·如申請專利範圍第1 1項之設備,其中該導電材料 與源極區域以及汲極區域至少之一產生電性接觸。 1 3 · —種電子系統,包含: .於外殼內之外部基板;以及 • 連接至該外部基板的至少一微電子裝置封裝件,具有 至少一接觸部,包括: 延伸通過至少一電介質層之導電材料;以及 φ 介於該導電材料與該至少一電介質層之間的含鉅黏附 層,其中該含鉬黏附層具有大約5至25埃之間的厚度; 以及 與該外部基板接介之輸入裝置;以及 與該外部基板接介之顯示裝置, 其中該含鉬黏附層包含TaCxNySizOw層,其中X、 y、z以及w爲大於0及小於1之實數。 1 4 ·如申請專利範圍第1 3項之系統,其中該導電材料 _包含鎢。 1 5 .如申請專利範圍第1 3項之系統,其中該至少一微 電子裝置封裝件進一步包含微電子基板具有至少一電晶體 組件於其上以及其中,其中該電晶體組件包含源極區域以 及汲極區域佈植於該微電子基板中。 16·如申請專利範圍第15項之系統,其中該導電材料 與源極區域以及汲極區域至少之一產生電性接觸。
TW094121932A 2004-06-30 2005-06-29 Atomic layer deposited tantalum containing adhesion layer TWI302727B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/883,357 US7605469B2 (en) 2004-06-30 2004-06-30 Atomic layer deposited tantalum containing adhesion layer

Publications (2)

Publication Number Publication Date
TW200616143A TW200616143A (en) 2006-05-16
TWI302727B true TWI302727B (en) 2008-11-01

Family

ID=34980392

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094121932A TWI302727B (en) 2004-06-30 2005-06-29 Atomic layer deposited tantalum containing adhesion layer

Country Status (7)

Country Link
US (2) US7605469B2 (zh)
KR (2) KR101170860B1 (zh)
CN (1) CN1977373A (zh)
DE (1) DE112005001489T5 (zh)
GB (1) GB2442993B (zh)
TW (1) TWI302727B (zh)
WO (1) WO2006004927A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076843B2 (en) 2001-05-22 2015-07-07 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
US7955972B2 (en) * 2001-05-22 2011-06-07 Novellus Systems, Inc. Methods for growing low-resistivity tungsten for high aspect ratio and small features
US7605469B2 (en) 2004-06-30 2009-10-20 Intel Corporation Atomic layer deposited tantalum containing adhesion layer
US7772114B2 (en) * 2007-12-05 2010-08-10 Novellus Systems, Inc. Method for improving uniformity and adhesion of low resistivity tungsten film
US8053365B2 (en) * 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US8395168B2 (en) * 2008-06-06 2013-03-12 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor wafers and semiconductor devices with polishing stops and method of making the same
US8058170B2 (en) 2008-06-12 2011-11-15 Novellus Systems, Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US8551885B2 (en) * 2008-08-29 2013-10-08 Novellus Systems, Inc. Method for reducing tungsten roughness and improving reflectivity
US20100267230A1 (en) 2009-04-16 2010-10-21 Anand Chandrashekar Method for forming tungsten contacts and interconnects with small critical dimensions
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US8709948B2 (en) * 2010-03-12 2014-04-29 Novellus Systems, Inc. Tungsten barrier and seed for copper filled TSV
CN110004429B (zh) 2012-03-27 2021-08-31 诺发系统公司 钨特征填充
US9034760B2 (en) 2012-06-29 2015-05-19 Novellus Systems, Inc. Methods of forming tensile tungsten films and compressive tungsten films
US8975184B2 (en) 2012-07-27 2015-03-10 Novellus Systems, Inc. Methods of improving tungsten contact resistance in small critical dimension features
US8853080B2 (en) 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity
US9153486B2 (en) 2013-04-12 2015-10-06 Lam Research Corporation CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications
US9589808B2 (en) 2013-12-19 2017-03-07 Lam Research Corporation Method for depositing extremely low resistivity tungsten
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9613818B2 (en) 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
SG11202001268TA (en) 2017-08-14 2020-03-30 Lam Res Corp Metal fill process for three-dimensional vertical nand wordline
WO2019213604A1 (en) 2018-05-03 2019-11-07 Lam Research Corporation Method of depositing tungsten and other metals in 3d nand structures
JP2022513479A (ja) 2018-12-14 2022-02-08 ラム リサーチ コーポレーション 3d nand構造上の原子層堆積
SG11202111277UA (en) 2019-04-11 2021-11-29 Lam Res Corp High step coverage tungsten deposition

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3107165A (en) * 1961-10-12 1963-10-15 Nat Res Corp Purification of tantalum metal by reduction of the oxygen content by means of carbon
US5835732A (en) 1993-10-28 1998-11-10 Elonex Ip Holdings, Ltd. Miniature digital assistant having enhanced host communication
US6153519A (en) * 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
JP2000049116A (ja) * 1998-07-30 2000-02-18 Toshiba Corp 半導体装置及びその製造方法
US6284655B1 (en) * 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6204204B1 (en) * 1999-04-01 2001-03-20 Cvc Products, Inc. Method and apparatus for depositing tantalum-based thin films with organmetallic precursor
US6337151B1 (en) * 1999-08-18 2002-01-08 International Business Machines Corporation Graded composition diffusion barriers for chip wiring applications
US6635939B2 (en) * 1999-08-24 2003-10-21 Micron Technology, Inc. Boron incorporated diffusion barrier material
US6319766B1 (en) * 2000-02-22 2001-11-20 Applied Materials, Inc. Method of tantalum nitride deposition by tantalum oxide densification
US6627995B2 (en) * 2000-03-03 2003-09-30 Cvc Products, Inc. Microelectronic interconnect material with adhesion promotion layer and fabrication method
WO2002070142A1 (en) * 2000-12-06 2002-09-12 Angstron Systems, Inc. Method and apparatus for improved temperature control in atomic layer deposition
US6951804B2 (en) * 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
KR100466309B1 (ko) 2002-05-21 2005-01-13 삼성전자주식회사 반도체 장치의 금속층 형성 방법 및 장치
KR20030025494A (ko) 2001-09-21 2003-03-29 삼성전자주식회사 루테늄막과 금속층간의 콘택을 포함하는 반도체 장치 및그의 제조 방법
US20030057526A1 (en) * 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
US7049226B2 (en) * 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
US20030059538A1 (en) * 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
US6936906B2 (en) * 2001-09-26 2005-08-30 Applied Materials, Inc. Integration of barrier layer and seed layer
CN1319146C (zh) 2001-10-26 2007-05-30 应用材料公司 作为用于铜金属化的阻挡层的原子层沉积氮化钽和α相钽
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6645853B1 (en) * 2001-12-05 2003-11-11 Advanced Micro Devices, Inc. Interconnects with improved barrier layer adhesion
US7081271B2 (en) * 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
KR100805843B1 (ko) * 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
US6972267B2 (en) * 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US7091131B2 (en) * 2002-03-21 2006-08-15 Micron Technology, Inc. Method of forming integrated circuit structures in silicone ladder polymer
US6846516B2 (en) * 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
TW541659B (en) * 2002-04-16 2003-07-11 Macronix Int Co Ltd Method of fabricating contact plug
US7910165B2 (en) * 2002-06-04 2011-03-22 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
US7041335B2 (en) 2002-06-04 2006-05-09 Applied Materials, Inc. Titanium tantalum nitride silicide layer
US6838125B2 (en) * 2002-07-10 2005-01-04 Applied Materials, Inc. Method of film deposition using activated precursor gases
US6794284B2 (en) * 2002-08-28 2004-09-21 Micron Technology, Inc. Systems and methods for forming refractory metal nitride layers using disilazanes
US6784096B2 (en) * 2002-09-11 2004-08-31 Applied Materials, Inc. Methods and apparatus for forming barrier layers in high aspect ratio vias
US7262133B2 (en) * 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
US6974768B1 (en) * 2003-01-15 2005-12-13 Novellus Systems, Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
JP2004303328A (ja) * 2003-03-31 2004-10-28 Fuji Photo Film Co Ltd 磁気記録媒体
US7276441B1 (en) * 2003-04-15 2007-10-02 Lsi Logic Corporation Dielectric barrier layer for increasing electromigration lifetimes in copper interconnect structures
US7311946B2 (en) * 2003-05-02 2007-12-25 Air Products And Chemicals, Inc. Methods for depositing metal films on diffusion barrier layers by CVD or ALD processes
WO2004113585A2 (en) * 2003-06-18 2004-12-29 Applied Materials, Inc. Atomic layer deposition of barrier materials
US7030430B2 (en) * 2003-08-15 2006-04-18 Intel Corporation Transition metal alloys for use as a gate electrode and devices incorporating these alloys
US6960675B2 (en) * 2003-10-14 2005-11-01 Advanced Technology Materials, Inc. Tantalum amide complexes for depositing tantalum-containing films, and method of making same
US7098150B2 (en) * 2004-03-05 2006-08-29 Air Liquide America L.P. Method for novel deposition of high-k MSiON dielectric films
JP4503356B2 (ja) * 2004-06-02 2010-07-14 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
US7605469B2 (en) 2004-06-30 2009-10-20 Intel Corporation Atomic layer deposited tantalum containing adhesion layer
KR100602087B1 (ko) * 2004-07-09 2006-07-14 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
JP2006120713A (ja) * 2004-10-19 2006-05-11 Tokyo Electron Ltd 成膜方法
US20060121307A1 (en) * 2004-10-22 2006-06-08 Tokyo Electron Limited Film deposition method
US20060102895A1 (en) * 2004-11-16 2006-05-18 Hendrix Bryan C Precursor compositions for forming tantalum-containing films, and tantalum-containing barrier films and copper-metallized semiconductor device structures
JP5053543B2 (ja) * 2005-02-02 2012-10-17 東ソー株式会社 タンタル化合物、その製造方法、タンタル含有薄膜、及びその形成方法
US7341959B2 (en) * 2005-03-21 2008-03-11 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US7314835B2 (en) * 2005-03-21 2008-01-01 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US7435454B2 (en) * 2005-03-21 2008-10-14 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US20060213437A1 (en) * 2005-03-28 2006-09-28 Tokyo Electron Limited Plasma enhanced atomic layer deposition system
US8163087B2 (en) * 2005-03-31 2012-04-24 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US7338901B2 (en) * 2005-08-19 2008-03-04 Tokyo Electron Limited Method of preparing a film layer-by-layer using plasma enhanced atomic layer deposition
US7521356B2 (en) * 2005-09-01 2009-04-21 Micron Technology, Inc. Atomic layer deposition systems and methods including silicon-containing tantalum precursor compounds
KR100727258B1 (ko) * 2005-12-29 2007-06-11 동부일렉트로닉스 주식회사 반도체 장치의 박막 및 금속 배선 형성 방법
US8795771B2 (en) * 2006-10-27 2014-08-05 Sean T. Barry ALD of metal-containing films using cyclopentadienyl compounds
US8026168B2 (en) * 2007-08-15 2011-09-27 Tokyo Electron Limited Semiconductor device containing an aluminum tantalum carbonitride barrier film and method of forming
US8053365B2 (en) * 2007-12-21 2011-11-08 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines

Also Published As

Publication number Publication date
KR101170860B1 (ko) 2012-08-02
KR20110131321A (ko) 2011-12-06
KR101205072B1 (ko) 2012-11-26
WO2006004927A1 (en) 2006-01-12
DE112005001489T5 (de) 2007-05-24
US7605469B2 (en) 2009-10-20
TW200616143A (en) 2006-05-16
GB0620833D0 (en) 2006-12-13
US7601637B2 (en) 2009-10-13
CN1977373A (zh) 2007-06-06
KR20070027650A (ko) 2007-03-09
US20090155998A1 (en) 2009-06-18
GB2442993B (en) 2010-10-27
GB2442993A (en) 2008-04-23
US20060003581A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
TWI302727B (en) Atomic layer deposited tantalum containing adhesion layer
CN105023908B (zh) 复合接触插塞结构及其制造方法
US7312531B2 (en) Semiconductor device and fabrication method thereof
JP2010524261A (ja) ボイドの無いコンタクトプラグ
US20060118968A1 (en) Alloyed underlayer for microelectronic interconnects
CN104934409A (zh) 后道工序互连层上的通孔预填充
JP2003017496A (ja) 半導体装置及びその製造方法
US20110037105A1 (en) Self-aligned selective metal contact to source/drain diffusion region
KR100669141B1 (ko) 오믹막 및 이의 형성 방법, 오믹막을 포함하는 반도체장치 및 이의 제조 방법
US20210091073A1 (en) Semiconductor device with nanowire plugs and method for fabricating the same
KR100226742B1 (ko) 반도체 소자의 금속배선 형성 방법
JP2007194468A (ja) 半導体装置およびその製造方法
JPH09321045A (ja) 半導体装置およびその製造方法
JP5672819B2 (ja) 半導体装置の製造方法
JP5388478B2 (ja) 半導体装置
JP2011154380A (ja) 表示装置の形成方法
US20220367345A1 (en) Hybrid via interconnect structure
CN113161321A (zh) 半导体结构和形成半导体结构的方法
US20070037378A1 (en) Method for forming metal pad in semiconductor device
KR20150112750A (ko) 비아 내에 식각 저항 구조물을 갖는 반도체 구조물 및 그 제조 방법
KR20060016269A (ko) 금속 실리사이드막 형성 방법 및 이를 이용한 반도체소자의 금속배선 형성 방법
KR100741269B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100662967B1 (ko) 실리사이드를 이용한 반도체 배선 형성방법
TW202322235A (zh) 半導體元件及其製造方法
TW202247732A (zh) 半導體裝置和其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees