TWI301730B - - Google Patents

Download PDF

Info

Publication number
TWI301730B
TWI301730B TW095107948A TW95107948A TWI301730B TW I301730 B TWI301730 B TW I301730B TW 095107948 A TW095107948 A TW 095107948A TW 95107948 A TW95107948 A TW 95107948A TW I301730 B TWI301730 B TW I301730B
Authority
TW
Taiwan
Prior art keywords
ring
wafer
plasma
processed
processing chamber
Prior art date
Application number
TW095107948A
Other languages
English (en)
Other versions
TW200626020A (en
Inventor
Akira Koshiishi
Mitsuru Hashimoto
Hideaki Tanaka
Shigeru Tahara
Kunihiko Hinata
Jun Ooyabu
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002027630A external-priority patent/JP4209618B2/ja
Priority claimed from JP2002058833A external-priority patent/JP2003257935A/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200626020A publication Critical patent/TW200626020A/zh
Application granted granted Critical
Publication of TWI301730B publication Critical patent/TWI301730B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32623Mechanical discharge control means
    • H01J37/32642Focus rings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/915Differential etching apparatus including focus ring surrounding a wafer for plasma apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

Γ301730 (1) 九、發明說明 [發明所屬之技術領域] 本發明係關於一種環狀機構及使用該環狀機構之電漿處 理裝置,設置於電漿處理裝置之電極附近,可收斂電漿且實 現均一分布,亦可防止異常放電。 [先前技術] 使用於半導體製造上之電漿處理裝置,具有維持真空狀 態之真空處理腔室、配設於腔室內且可載置如半導體晶圓( 以下簡稱爲「晶圓」)之被處理體的載置台、對腔室內提供 - 處理氣體之氣體供應部、以及在腔室內之特定真空度的處理 ^ 氣體環境下產生電漿之電漿產生部。利用高頻電源提供之高 頻電力產生的電漿,會對載置台上之晶圓實施蝕刻等電漿處 理。 此電漿產生部以相對方式配置著圖上未標示之上部電極 及下部電極,如第4圖所示,載置台1具有下部電極之機能, 而載置台上面則配置著靜電卡盤。 此載置台1之外緣則配置著聚磁環2,具有使電漿收斂至 靜電卡盤上之晶圓W的作用。晶圓w之外緣及聚磁環2之 內緣間隔lmm。 又’利用絕緣材料形成之覆蓋環3會環繞於此聚磁環2之 周圍。此覆蓋環3係由固定於載置台1之基座環4支撐。在以 下之說明中的環狀機構,主要是指含有聚磁環及覆蓋環之機 構。 以此構成產生電漿並實施晶圓w之處理時,聚磁環2會 -5- (2) 1301730 使電漿收斂至晶圓W,而對晶圓W實施蝕刻處理等。以此 種傳統環狀機構將電漿收斂至聚磁環2,在其邊緣部分只會 到達覆蓋環3之附近。因此,會讓高頻電力(高頻電流)流過 晶圓W及聚磁環2,提高晶圓W及聚磁環2之各電位。此時 ,因流過晶圓W及聚磁環2並不一定會相等,故兩者間會產 生電位差。結果,如第4圖所示,晶圓W及聚磁環2間會產 生電弧放電,而有在晶圓上形成之電路元件遭到破壞之問題 等。 發明人針對設於載置台周圍之構成部位間的間隙進行檢 討,發現覆蓋環之構造對電弧放電之產生有很大的影響。 又,電漿處理裝置中以執行蝕刻處理爲目的之裝置,平 行板型蝕刻處理裝置爲大家所熟知。如第19圖所示,此蝕刻 裝置之可保持真空狀態的處理腔室71內,配置著兼用爲下部 電極之載置台72。以和此載置台72之載置面相對的方式配置 上部電極76,並以其間之空間形成處理空間。上部電極76兼 用爲將圖上未標示之氣體供應系提供之處理氣體導入處理腔 室內之氣體供應部。此處理腔室會利用圖上未標示之真空泵 系經由排氣管73進行排氣,形成真空狀態。 前述載置台72之外緣上,設有環繞載置之晶圓W的聚 磁環(內側環)74、及以固定此聚磁環74爲目的之覆蓋環(外 側環)75。此聚磁環74係由導電性或半導電性之材料形成, 而覆蓋環75則由如石英(Si02)之絕緣體形成。利用此種環狀 機構,可使電漿持續收斂至晶圓W,而提高蝕刻率之均一 性。在此實例中,如第20圖所示,覆蓋環75爲凸形狀,上面 內側會形成小於晶圓W之厚度的段77,上面外側則會形成 (3) 1301730 具有壓制覆蓋環7 5之爪部厚度的段7 8。利用此方式,構成上 可使晶圓W之表面、聚磁環74、及覆蓋環75之各上面位於 同一平面上。 又,對覆蓋環75之外緣側實施倒角處理,除了可實排氣 之流動更爲均一,亦具有提高電漿均一性之作用。又,以石 英形成覆蓋環75時,因對石英之蝕刻而產生之氧游離基會發 揮部份對晶圓W之蝕刻處理的作用。 此種聚磁環74會使晶圓W之外緣區域(外端邊緣區域) 之蝕刻率。一般,處理8吋晶圓W時,會使用寬度爲30mm 、厚度爲6.5mm之聚磁環74。此時,如第21圖所示,在晶圓 W之邊緣區域,蝕刻率會呈現急速下降後再急速上昇之傾 向。而此變化較大之部位,一般爲晶圓W之外緣向內l〇mm 左右。 因此,處理形成光阻遮罩之晶圓W時,若蝕刻率在晶 圓之外緣區域會急速變大,則光阻遮罩之開口部分會比晶圓 中央部更廣。因此,蝕刻形成之配線時,雖然光阻遮罩原本 具有相同之線寬,晶圓外緣區域之線寬會大於晶圓中央部之 線寬,而使晶圓整面之線寬均一性降低。 又,因光阻遮罩係利用旋轉塗布方法以均一之厚度塗敷 而成,故外緣區域之光阻遮罩會比晶圓之中央部之光阻遮罩 更快被除去,而會變得更薄。亦即,在處理中可能出現邊緣 區域之光阻遮罩消失而使被遮罩面外露。 因此,因爲晶圓W之外緣側無法配置裝置,而降低產 率。又,因爲電漿處理中之氣體環境壓力的變動對晶圓W 之邊緣區域的蝕刻速度會產生很大影響,故壓力變化之容許 -7- (4) 1301730 範圍會縮小。因此,會變成很難利用處理氣體之壓力變化來 調整蝕刻速度之控制方法。 [發明內容] 本發明之目的,係提供一種環狀機構及使用該環狀機構 之電漿處理裝置,設有以產生電漿爲目的之電極,可防止被 處理體及聚磁環間之電弧放電,且可獲得處理速度均一之電 漿處理。 本發明係由聚磁環及覆蓋環所構成,前述聚磁環係環設 於可保持真空之處理腔室內之載置台上的被處理體周圍,又 ,前述覆蓋環則以和前述聚磁環之外緣保持一定間隙之方式 嵌插,在利用施加高頻電力產生電獎時會使電漿進入位於前 述聚磁環之外緣側的前述間隙,提供可使該電漿朝前述被處 理體之直徑方向外側擴散的環狀機構。 又,本發明提供一種電漿處理裝置,係由可保持真空之 處理腔室、排除前述處理腔室內之氣體形成真空狀態之排氣 系、配置於前述處理腔室內且具有可載置及固定被處理體之 機能的下部電極、配置於前述處理腔室內且具有導入處理氣 體之機能的上部電極、對前述下部電極及前述上部電極施加 不同頻率之高頻電力的高頻電源、環設於載置於前述下部電 極上之前述被處理體周圍之聚磁環、以及和前述聚磁環之外 緣保持間隙之方式嵌插之覆蓋環所構成’且在利用施加高頻 電力產生電漿時會使電漿進入位於前述聚磁環之外緣側的前 述間隙,可使該電漿朝前述被處理體之直徑方向外側擴散。 又,本發明提供一種環狀機構’係由聚磁環及覆蓋環所 -8 - (5) 1301730 構成,前述聚磁環係環設於可保持真空之處理腔室內之載置 台上的被處理體周圍,又,前述覆蓋環則係經由導電體嵌插 於述聚磁環之外緣,且,在利用施加高頻電力產生電漿時, 會經由前述聚磁環之外緣的前述導電體,使該電漿朝前述被 處理體之直徑方向外側擴散。 又,本發明提供一種電漿處理裝置,係由可保持真空之 處理腔室、排除前述處理腔室內之氣體形成真空狀態之排氣 系、配置於前述處理腔室內且具有可載置及固定被處理體之 機能的下部電極、配置於前述處理腔室內且具有導入處理氣 體之機能的上部電極、對前述下部電極及前述上部電極施加 不同頻率之高頻電力的高頻電源、環設於載置於前述下部電 極上之前述被處理體周圍之聚磁環、以及利用導電體嵌插於 前述聚磁環之外緣的覆蓋環所構成,且在利用施加高頻電力 產生電漿時會經由前述聚磁環之外緣側的前述導電體,使該 電漿朝前述被處理體之直徑方向外側擴散。 又,本發明提供一種環狀機構,係由第1環及第2環所構 成,前述第1環係環設於可保持真空之處理腔室內之載置台 上的被處理體周圍,又,前述第2環則係以絕緣材料形成且 其上面低於前述第1環之上面,且,在電漿環境下,利用前 述第1環之上面,防止在前述第2環產生之化學作用對前述被 處理體產生影響。 [實施方式] 以下,詳細說明本發明之實施形態。 第1圖係配置本發明第1實施形態之環狀機構的電漿處理 -9 - (6) Γ301730 裝置之槪略構成圖。又,以下說明之各實施形態中’將含有 聚磁環(內側環)及覆蓋環(外側環)之構成者稱爲環狀機構。 此電漿處理裝置10中,在圖上未標示之真空處理腔室內 ,配設載置如晶圓W之被處理體且具有下部電極之機能的 載置台11、以及位於此載置台11之上方且會形成電漿空間之 特定空間的上部電極12。而在此下部電極13之上面(載置面) 則有靜電卡盤14。 又,下部電極13之外緣部全周會形成2段之環狀段部。 此段部上,上側之段部上會嵌插著聚磁環15,下側之段部上 則會嵌插著基座環17。此聚磁環15係以如矽或陶瓷形成。亦 即,下部電極13上面之內側爲晶圓W之載置面,而其外緣 側則配置著聚磁環15。此時,在上下方向會有間隙,使晶圓 W及聚磁環15不會直接接觸。 其次,下部電極13上,晶圓W之載置面及聚磁環15之 載置面會以氧化鈦等陶瓷、或聚醯亞胺系樹脂等耐熱性樹脂 等電介質形成熱熔噴鍍膜(圖上未標示)。 又,靜電卡盤14在高壓直流電源(圖上未標示)對設於內 部之電極板施加高電壓時,會實施晶圓W之靜電吸附。前 述聚磁環15之周圍,則環繞著配設於其直徑方向之外側的分 割型覆蓋環16。此覆蓋環16則會獲得基座環17之支撐。覆蓋 環16及基座環17皆以石英形成。 又,下部電極13會經由以高頻電力之阻抗匹配爲目的之 匹配電路18A連接於第1高頻電源18。又,上部電極12會經 由以高頻電力之阻抗匹配爲目的之匹配電路19A連接於第2 高頻電源19。此時,第1高頻電源18係輸出之高頻電力頻率 -10- (7) Γ301730 低於第2高頻電源19之高頻電力頻率的電源。又,本實施形 態中,係以對下部電極13及上部電極12雙方施加不同頻率之 高頻電力爲例來進行說明,然而,並未限定於此,當然亦可 對下部電極13或上部電極1 2之其中任一方施加高頻電力並將 其配置於產生電漿之處理裝置上。又,亦可利用高頻電源以 外之裝置來產生電漿。此點在下面說明之第2實施形態至第4 實施形態中亦同。 第2高頻電源19係產生電漿之電源,第1高頻電源18則係 施加偏壓電位之電源。 又,上部電極12具有供應處理氣體之蓮蓬頭(圖上未標 示),可使供應之處理氣體等能在處理腔室內以均一濃度分 散。 分割型覆蓋環16係由如剖面爲矩形之環狀第1構件16A 、及環繞第1構件16A且外側經過倒角處理之環狀第2構件 16B。基座環17係在上下方向之大約中間部位具有凸緣的筒 狀。 覆蓋環16之第1構件16A係以隔著間隙之方式配置於基 座環17,第2構件16B則配置於基座環17之凸緣17A。第1構 件1 6A及第2構件1 6B之間會形成一定之間隙δ 1,如後面所 述,此間隙δΐ具有使電漿朝直徑方向外側擴散之機能。又 ,第1、第2構件16Α、16Β及基座環17之間亦會形成間隙δ2 。此間隙δ2係依覆蓋環16及基座環17之製作公差而定。 其次,在晶圓W上實施電漿處理時,腔室內之靜電卡 盤14上除了會實施晶圓W之靜電吸附以外,尙會對處理腔 室提供處理氣體,形成處理氣體環境,而高頻電源18、19亦 -11 - 1301730 ⑻ 會分別對下部電極13及上部電極12施加高頻電壓,使兩電極 間產生電漿。此電漿會因爲聚磁環15之作用而收斂至晶圓 W,在晶圓W上實施蝕刻等電漿處理。 實施此電漿處理時,晶圓W上會形成均一之高密度電 漿,多多少少會有部份電漿溢至聚磁環之外側。其次,來自 高頻電源19之高頻電流會介由電漿如第1圖之箭頭所示,分 別沿著聚磁環15、覆蓋環16、及腔室之內壁面流過。
此時,晶圓W上雖然和傳統方法一樣會流過高頻電流 ,但流過聚磁環15、覆蓋環16、及內壁面之高頻電流的形態 卻和傳統方法不同。亦即,覆蓋環1 6會被分割成第1、第2構 件16A、16B,而第1構件16A及第2構件16B之間則設置著 設計公差以上之大小的間隙δ 1。電漿可順利進入此間隙δ 1 內,而使聚磁環15外側之電漿朝直徑方向外側擴散。 又,第1構件16Α及第2構件16Β之各相對面上端角部會 實施倒角,可使電漿更容易進入間隙δ 1內。進入此間隙δ 1 內之電漿具有導電媒體之機能,形成高頻電流之電流通路, 高頻電流更容易流入間隙δ 1內。結果,從電漿流入覆蓋環 16之電流値會升高,另一方面,流入下部電極13之電流値則 會降低。第2圖係以等效電路方式表現此狀態。 如第2圖所示,電漿區域Ρ之內部阻抗Rp,會分成流過 聚磁環15、基座環17、及處理腔室內壁面之各高頻電流 IifF/N、Iifc/N、Iifwall 之阻抗成分 RPrl、Rpr2、Rpr3。電漿區 域P及晶圓W、以及聚磁環15和覆蓋環16及上部電極12之 間會形成電漿鞘電容。各電漿鞘電容會和靜電卡盤14、熱熔 噴鍍膜、覆蓋環16之靜電容電性相連。 -12- 1301730 Ο) 又,靜電卡盤14及熱熔噴鍍膜之各靜電容,會經由下部 電極13之傳導連接至接地電位。內壁面之電漿鞘電容會直接 連接於接地電位。高頻電流會分流至晶圓W、聚磁環15、 覆蓋環16、及內壁面,最後則會合流於接地電位。 又,如第1圖所示,覆蓋環16之第1、第2構件16A、16B 間有間隙δΐ,又,覆蓋環16及基座環之間有間隙δ2,故此 間隙δΐ、δ2之電容成分如第2圖所示。在第2圖中,間隙δΐ 、δ2之電容成分分別如框線內所示。因爲間隙δΐ存在電漿 ,故此電漿、以及第1、第2構件16Α、16Β及基座環17間會 形成電漿鞘電容。又,間隙δ2幾乎不會出現電漿。 又,如上面所述,電漿本身具有內部阻抗。此間隙δ1 之電漿鞘電容及內部阻抗,在第2圖中係以框線框住之電漿 區域。結果,高頻電流IifF/R經由覆蓋環16流至接地電位時 之阻抗Zc/R,會因爲間隙δΐ、δ2之電容成分、以及間隙δΐ 內之電漿的內部阻抗及電漿鞘電容而降低。阻抗Zc/R之降 低會導致流過覆蓋環16之電流値Iifc/K升高。 覆蓋環16之電流値Iifc/K升高的結果,流過下部電極13 之電流値Ilfc/K則 會相對降低,晶圓W之電位VWafer及聚磁 環15之電位VF/R會降低而使兩者間之電位差△ VW_F減少。 因此,晶圓W周面及聚磁環15之相對面間的電場強度會降 低,防止其間之電弧放電。 其次,爲了檢討在覆蓋環16之第1、第2構件16A、16B 間設置間隙δ 1時之效果,固定處理條件,實施電場模擬, 求取分別使用本實施形態之分割型覆蓋環及傳統一體型覆蓋 環時之晶圓周面及聚磁環15之相對面間的電場強度。此時’ -13- (10) 1301730 分割型覆蓋環16將第1、第2構件16A、16B之間隙δΐ設定爲 lmm。間隙δ 1內之比電阻値被視爲參數。間隙δ 1內存在導 電體,求取導電體之比電阻値爲ΐΩιη、ΙΟΩιη、及1000ΩΠ1時 之電場強度。此導電體應可爲〇〇。又,其他參數方面,係 假設電漿之比電阻値爲1·5Ωπι、下部電極之比電阻値爲50Ωιη 、電漿區域Ρ之阻抗爲5〜10Ω。 在前述條件下,求取晶圓W及聚磁環15間之電界強度 ,得到第3圖之結果。在第3圖中,□係分割型覆蓋環但間隙 δΐ內未插入導電體,◎係在間隙δΐ插入1ΩΠ1之導電體時, ▼係在間隙δΐ插入ΙΟΩιη之導電體時,◊係在間隙δΐ插入 ΙΟΩπι之導電體時,〇係使用傳統一體型覆蓋環時的結果。 由第3圖之電場模擬結果可知,分割型覆蓋環在間隙δ 1 不存在導電體時,其電場強度亦高於傳統一體型覆蓋環。在 間隙δΐ內插入ΙΟΟΟΩπι之高導電體時,和沒有導電體時幾乎 爲相同結果。然而,降低插入間隙δ 1內之導電體的比電阻 値,電場強度會降低,導電體之比電阻値爲ΙΟΩιη時,會呈 現和一體型覆蓋環大致相同之電場強度。若進一步將導電體 之比電阻値降低爲1ΩΠ1,則確認會遠低於一體型覆蓋環。亦 即,若將導電體之比電阻値設定爲ΙΟΩιη以下之値,電場強 度會低於一體型覆蓋環,確認可防止晶圓W及聚磁環15間 之電弧放電。例如,因電漿之比電阻値爲1.5 Ωπι,故電漿處 理時電漿會進入間隙δ 1內,故確認電漿會具有導電體之機 能而防止電弧放電。 以上,係本實施形態中使聚磁環15之直徑方向外側的電 漿擴散至直徑方向外側之手段,在聚磁環15之外側設置分割 -14- (11) Γ301730 型覆蓋環16,同時在分割型覆蓋環16之第1、第2構件16A、 1 6 B間設置間隙δ 1,故電漿會進入間隙δ 1內,而此電發亦 具有導電媒體之機能。 亦即,此間隙δΐ會成爲來自高頻電源19之高頻電流的 電流通路,除了可讓高頻電流通過以外,尙可降低流過晶圓 W及聚磁環15之高頻電流差,而降低晶圓W及聚磁環15之 電位差。結果,可防止兩者間之電弧放電。 又,前述實施形態中,係針對聚磁環15之外側構件爲分 割型覆蓋環16時進行說明,然而,設置覆蓋環以外之構件時 ,亦可進行構件之分割並裝於間隙。 又,本實施形態中,對使用分割型覆蓋環16的情形進行 說明,然而,亦可使用全周設置間隙或部份設置間隙之一體 型覆蓋環。又,本實施形態中,係將進入分割型覆蓋環16之 間隙δ 1內的電漿當做導電媒體,然而,亦可在間隙δ 1內插 入電漿以外之導電媒體(導電體)。被處理體亦可爲晶圓W 以外之物。 其次,第5圖係配設本發明第2實施形態之覆蓋環狀機構 之電漿處理裝置的構成槪念剖面圖。第6圖係此第2實施形態 之環狀機構的構成平面圖。 此電漿處理裝置具有如鋁等形成之圓筒狀處理腔室21, 此處理腔室21內具有相對配設之上部電極22及下部電極23。 此處理腔室21之側壁部,會形成以搬入或搬出晶圓W 爲目的之開口部27、28。此開口部27、28係利用閘閥29、30 從外側開關,處理腔室21內可保持真空狀態。下部電極23係 兼用做晶圓W之載置台,配設於位於處理腔室21之下部的 -15- (12) 1301730 昇降機構3 6上,故構成上可自由昇降。昇降機構3 6係由如油 壓缸或滾珠螺桿及螺帽之螺合結合機構、以及對此結合機構 執行旋轉驅動伺服馬達等之組合機構等構成。昇降機構36之 周圍及處理腔室21之底壁的內壁間,設有伸縮體37,利用此 方式,可防止在處理腔室21內產生之電漿不會進入下部電極 23 〇 此下部電極23會經由旁通過濾器連接於提供2MHZ頻率 之電壓的高頻電源部39。前述旁通過濾器38具有阻止施加於 上部電極22之高頻成分侵入的作用。 又,下部電極23之上面設有以固定晶圓W爲目的之靜 電卡盤24。此靜電卡盤24係由具導電性之板狀電極板43、及 覆蓋於電極板43之整體表面的聚醯亞胺層44所構成,電極板 43會和產生以固定晶圓W爲目的之庫倫力的直流電源部45 電性相連。又,施加高頻電力時,可增大晶圓W之固定力 〇 又,下部電極23之周圍,設有以如石英所製成的環狀基 座板40,其上面高度和下部電極23之上面高度一致。前述下 部電極23之上面的晶圓W之周圍,以跨越下部電極23及基 座板40之雙方,設有以如矽(Si)之導電體形成且被當做第1 環使用之聚磁環(內側環)25。 此內側環25可擴散晶圓端部較濃之電漿,係以提高電漿 均一性爲目的。此內側環25應以由如2Ω之矽等具優良導電 性之材料形成。然而,並未限定一定爲導電性者,亦可爲半 導電性者。此內側環25之周圍,在基座板40之上面,會設有 利用石英(Si02)形成且被當做第2環使用之環狀覆蓋環(外側 -16- (13) 1301730 環)26。此內側環25及外側環26之配設上,會如第6圖所示, 分別和載置於下部電極23上之晶圓W成同心圓狀。 此外側環26具有將內側環25壓向下部電極23及基座板40 之覆蓋環的機能、提高內側環25及從晶圓W端部至內側環 25之上方爲止之電漿均一性的機能、如後面所述之處理腔室 21內之氣流整流的機能、以及利用石英形成外側環26時可利 用因對石英蝕刻而產生之氧游離基來促進晶圓之蝕刻的作用 〇 第7圖係以內側環25及外側環26構成之環狀的構成剖面 圖。此圖係載置於下部電極23上之晶圓W、內側環25、及 外側環26之上面高度的位置關係圖。內側環25及外側環26之 構成上,具有使晶圓W之表面(被處理面)及上面高度成爲 大致相同高度之平坦面部48、設於此平坦面部48之外側的凸 部49、以及設於凸部49之外側且上面高度較凸部49低之外側 環26 〇 具體實例方面,例如,處理8吋晶圓W時,內側環25具 有和載置於下部電極23之晶圓W外緣只有少許間隔之內端 部50,且具有使前述晶圓W表面及上面高度成爲大致相同 之高度的第1平坦面部48、設於此平坦面部48之外側的凸部 49、及連結前述平坦面部48及凸部49之傾斜部51。 又,內側環25之凸部49的外側,會形成低於凸部49之段 部52,並以將內側環25固定於此段部52之方式載置於外側環 26之內端側。 外側環26載置於此段部52上時,外側環上面會形成平坦 面部(第2平坦面部)46。此平坦面部46之上面高度例如設定 -17- 1301730 (14) 爲和內側環25之平坦面部48上面大致相同之高度。又,外側 環26之平坦面部46外側,會向外形成傾斜部(傾斜面)47。 此種環狀機構中,內側環25及外側環26同時具有上面高 度和載置於下部電極23之晶圓W表面大致相同高度之平坦 面部48、46,內側環25之平坦面部48及外側環26之平坦面部 46間,會形成凸部49。 相對於8吋晶圓W之內側環25及外側環26的尺寸設定實 例,如內側環25整體之寬度A爲29.0mm、第1平坦部48之寬 度a爲18mm、第1平坦部48之厚度b爲6.5mm、傾斜部51之 寬度爲1mm、凸部49之寬度d爲10mm、凸部49之厚度e爲 7.5mm、晶圓W及內側環25之內端部50的距離f爲1mm、第 2平坦面部46之寬度g爲10mm。 如圖所示,晶圓表面及平坦面部48上面設定爲大致相同 高度,代表其高度會達到因爲後面所述之蝕刻而消除形成於 抗蝕劑上之孔部深度方向傾斜的程度。例如,雙方之上面高 度位置差爲1mm以內。又,設於內側環25及外側環26間之 凸部49方面,此凸部49之高度只要使晶圓之邊緣區域的蝕刻 率不會大於其他區域之蝕刻率的高度即可,例如,1mm左 右即可。 又,內側環25之平坦面部48的寬度a方面,由後述之檢 驗例可知,爲l〇mm以上時,可提高抗蝕劑之蝕刻率的面內 均一性,亦不會發生利用鈾刻形成之孔深度方向的傾斜。 前述處理腔室21會在如設於底壁之伸縮體37的外側設置 排氣口,並經由排氣管41連接至真空泵42。利用此真空泵排 除處理腔室21內之處理氣體,故係從下部電極23之周圍進行 -18- (15) 1301730 排氣之方式。此時,因排氣之氣流係沿著外側環26之傾斜面 47,而可從下部電極23之周圍實施均一之排氣。利用此方式 ,外側環26可具有調整處理腔室21之內部氣體流動的作用。 上部電極22係以和下部電極23相對之方式配設於處理腔 室21之內上面壁,爲中空構造,下面(相對)側會形成氣體噴 射孔3 1。此上部電極22上連接著氣體供應管32 ’從氣體供應 管3 2供應之處理氣體會經由這些氣體噴射孔3 1以蓮蓬狀擴散 至處理腔室21內部。利用此構成,上部電極22及下部電極23 之間會形成和晶圓W之大致全面相對之氣體供應區域(處理 氣體環境)。 又,上部電極22係經由低通過濾器33連接至高頻電源部 34。此高頻電源部34會輸出如60MHz頻率之高於高頻電源 部39之頻率的高頻電力。前述低通過濾器33可防止施加於下 部電極23之高頻成分侵入高頻電源部34。上部電極22之相對 面側周圍,由環狀石英構成之屏蔽環35會嵌入外緣部,利用 此方式,可避免電漿接觸到以固定上部電極22爲目的之圖上 未標示的螺栓。 接著,針對電漿處理裝置之電漿處理的作用進行說明。 首先,從外部利用圖上未標示之搬運機構,經由打開之 閘閥29、30將晶圓W載置於處理腔室21內之下部電極23上 ,並利用靜電卡盤24固定。其後,關閉閘閥29、30。此晶圓 W之表面形成抗蝕遮罩。 其次,利用真空泵42實施處理腔室21內之排氣,形成特 定真空狀態後,從上部電極22之氣體噴射孔31以均一擴散方 式導入如蝕刻氣體等特定量之處理氣體。 -19- (16) 1301730 利用真空泵42(或圖上未標示之排氣閥)之控制,使處理 腔室21內產生例如數mTorr〜數十mTorr之真空度的處理環 境。高頻電源部34會在此處理氣體環境下對上部電極22施加 60MHz之高頻電壓,而且,會在如延遲1秒以下之時序的特 定時間由高頻電源部39對下部電極23施加如2MHz之高頻電 壓。施加此種高頻電壓,處理氣體環境中會產生電漿。 此電漿中之反應性離子會對晶圓表面之抗蝕遮罩、及外 露之晶圓W表面進行蝕刻。此時,利用石英形成之外側環 26會隨著蝕刻而產生氧游離基,此氧游離基可提供蝕刻作用 〇 此時,晶圓W之外緣側設有導電性或半導電性之內側 環25,此內側環25之外側則設有絕緣之外側環26。因此,晶 圓端部之較濃電漿會以被內側環25吸引之狀態擴散,又,外 側環26上之電漿亦會被內側環25吸引,故從晶圓端部至內側 環之上方側爲止,電漿之密度會大致均一。 內側環25設有和晶圓表面大致相同高度之平坦面部48、 及比此平坦面部48之外緣側稍高的凸部49。同時,在構成上 ,相鄰之外側環26的上面高度會低於此凸部49。利用此形狀 ,晶圓W表面之抗蝕遮罩的蝕刻特性,可抑止如第8圖所示 之在邊緣區域出現蝕刻率之急升或急降的情形,而使晶圓面 內大致呈現均一,利用此方式,可使晶圓面內獲得均一之蝕 刻處理。 如上所示,可抑制蝕刻率急速上升之理由如下,如第9 圖A所示之外側環26上面低於相鄰凸部49之上面’故因電 漿之蝕刻而從外側環26產生之氧游離基無法越過凸部49 ’而 -20- (17) 1301730 直接飛散至晶圓W之外緣附近區域。 相對於此,如第9圖B所示,內側環25未設置凸部49而 使內側環25、晶圓W、及外側環26之各上面高度大致相同 時,氧游離基會直接從外側瓖26飛散至晶圓W之外緣區域 。此區域中,抗蝕劑會因爲此氧游離基而燃燒,而蝕刻率亦 因此熱量而變大。然而,若在內側環25設置凸部49,則不會 出現晶圓邊緣區域之抗蝕劑因氧游離基而燃燒並使蝕刻率變 大的情形,故可抑止蝕刻率急速上升的現象。 又,亦可抑制晶圓上面之抗蝕劑因蝕刻而形成之孔的深 度方向之傾斜,和上述事項相同,皆可從後述之檢驗例獲得 証實相同。可抑制孔深度方向之傾斜的理由如下所示。內側 環25係以高導電性之矽形成。內側環25和晶圓相鄰之側的上 面高度和晶圓W之上面高度一致,且第1平坦面部48之長度 設定爲10mm以上,故相對於和晶圓鄰接之內側環25的上面 ,電場會朝向垂直射入之方向(參照第10圖A)。 此時,蝕刻用之離子會沿著電場方向運動,故離子在晶 圓W之邊緣區域亦會垂直射入。利用此方式,晶圓W之邊 緣區域的孔亦會獲得垂直之蝕刻。又,因爲在晶圓W邊緣 區域之電場的方向爲垂直射入之方向,故可以高效率實施高 面內均一性之電漿處理,且可確保高鈾刻率之面內均一性。 另一方面,若內側環25之凸部49太靠近晶圓W,內側 環25因具導電性,故相對於凸部49,電場會以彎曲狀態而朝 射入方向傾斜(參照第10圖B)。因此,在接近凸部49之晶圓 邊緣區域,因受到前述影響而使前述蝕刻用離子會以斜向射 入,晶圓邊緣區域之孔亦被以傾斜方向蝕刻,故會出現孔深 •21 - (18) 1301730 度方向的傾斜。 又,如傳統方法所示,內側環之整體厚度若較大,則如 第10圖C所示,電場向量會朝外側傾斜,結果,晶圓邊緣 區域之電場會傾向外側。射入電子因會追隨電場方向,故孔 會彎曲。又,在此晶圓W之邊緣區域,因蝕刻用離子會斜 向射入,和其他垂直射入區域相比,此斜向射入之區域的蝕 刻率會急降。 如上面所述,本實施形態中,因可對晶圓之面內整體實 施均一之電漿處理,故晶圓面內整體會有大致均一之蝕刻率 。因此,可消弭晶圓中央部及邊緣區域間之蝕刻率差異,而 確保利用蝕刻形成之配線的線寬均一性。又,抗蝕遮罩只有 部分會消失,故在結束蝕刻處理前不會有被遮罩面外露的疑 慮。 又,因至晶圓W之外緣區域爲止之蝕刻率爲均一,裝 置區域可擴大至晶圓W之外緣附近,每1晶圓可製作之裝置 數亦可增加。又,因可抑制因電漿而從外側環26產生之活化 種飛散至晶圓W之邊緣區域,故可降低外側環26之材質對 晶圓W之處理的影響,外側環26之材質選擇上可具有更高 之自由度。 其次,說明本發明之第3實施形態。 第11圖係第3實施形態之環狀機構的構成剖面圖。 在前述之第2實施形態中,內側環61之上面設有凸部, 然而,本實施形態中之外側環62的上面高度設定爲比內側環 61上面低1mm。當然,並未限定此差一定要爲1mm,此高度 差只要能使晶圓邊緣部之蝕刻率不會大於其他區域即可。 -22- (19) 1301730 第11圖之上面平坦的內側環61及外側環62之尺寸實例, 如內側環61之寬度h爲29mm、厚度i爲6.5mm、外側環62之 平坦面的寬度j爲10mm、內側環61之內端部64及靜電卡盤 24上之晶圓W外緣的距離k爲1mm、內側環61及外側環62 之高度差爲1mm。 利用此構成,電漿處理時,因由外側環62產生之氧游離 基無法飛越內側環6 1,故不會發生晶圓W之邊緣區域因氧 游離基而燃燒的現象。因此,晶圓面內整體之蝕刻率爲一致 ,而可獲得均一處理。 其次’針對以確認第2實施形態之效果爲目的的檢驗例1 、及以確認第3實施形態之效果爲目的的檢驗例2進行說明。 [檢驗例1 ] 首先,準備如第12圖A至E所示之5種類型的內側環25 、64、65、66、67(內側環65至67係未設置凸部之類型),在 相同處理條件下實施鈾刻,檢驗蝕刻處理之均一性。 (以檢驗爲目的之實驗條件) 第12圖A之類型(實驗例1}係前述實施形態中說明之類 型的內側環25,平坦面部48之長度a爲20mm,平坦面部48 之厚度爲6.5mm,凸部49之厚度爲7.5mm。 第12圖B之類型(實驗例2)係實驗例1內側環64之平坦面 部48的長度a爲l〇mm者。 第12圖C之類型(比較例〇的內側環65爲平坦狀,厚度 爲65mm,晶圓表面及內側環65表面之高度位置大致相同。 -23- 1301730 (20) 第12圖D之類型(比較例2)的內側環66爲平坦狀,厚度 爲75mm,晶圓表面之高度大於內側環66面之高度。 第12圖E之類型(比較例3)的內側環67爲從內側朝外側 逐漸增高之傾斜形狀,內側之厚度爲6.5mm、外側之厚度爲 7.5mm,其高度從原本和晶圓表面大致相同之高度變化成高 於晶圓表面之高度。 此時之處理條件設定如下,針對實驗例1、2及比較例1 、2之內側環25、64、65、66改變處理壓力下,實施相同實 驗。又,蝕刻處理之均一性方面,設定位於晶圓面內之37點 的測量點,測量其蝕刻率,利用其最大値、最小値、及平均 値實施下述計算。 (最大値-最小値)/(2x平均値) (處理條件) 施加於上部電極之高頻電壓:2170W 施加於下部電極之高頻電壓:1800W 蝕刻氣體組成·· C5F8氣體/Ar氣體/〇2氣體 = 15sccm/3 80sccm/19sccm 蝕刻時間:1分鐘 處理壓力:15mTorr、25mTorr、35mTorr、50mTorr (檢驗結果) 結果,由第13圖所示可知,相對於比較例1之內側環, 使用實驗例1、2之類型及比較例2之類型的內側環時,可提 高蝕刻處理之均一性。 -24- (21) 1301730 又,將蝕刻率之晶圓面內的分布形狀數値化,可得到如 第14圖A、B所示之結果。第14圖B中最大區域(以實驗例1 爲例,最大爲▲)爲15 mTorr,最小區域爲35 mTorr,介於 其間者爲25 mTorr。
又,第14圖A中之X係晶圓中央、及距離晶圓外緣之 15mm的內側位置之蝕刻率差,y則係距離晶圓外緣之15mm 的內側位置、及距離晶圓外緣之3mm的內側位置之蝕刻率 差,X、y愈小則分布愈平坦,愈接近原點(〇,〇)則均一性愈 佳。又,圖之周圍係圖之各區域的鈾刻率分布形狀。 由結果可知,實驗例1、2之蝕刻率分布會位於原點附近 ,和比較例1、2相比,具有較佳之蝕刻率均一性。又,相對 於比較例1、2,實驗例1、2之資料變動較小,故蝕刻率之均 一性的壓力依存性較低。 又,使用實驗例1、2、及比較例2、3之內側環,在前述 處理條件下,實施寬度0.3// m、深度2/z m、間隔1.2// m之 孔的蝕刻處理。以剖面SEM確認此孔之形狀,得到第15圖 之結果。此處之「位置1」係晶圓中央、「位置2」係距離晶 圓外緣4.0mm之內側位置、「位置3」則係距離晶圓外緣 2.5mm之內側位置。 結果,實驗例1、2之內側環25時,確認至距離晶圓之外 緣2.5mm的位置沒有孔彎曲之現象,相對於此,在比較例2 、3內側環之距離晶圓外緣4.0mm之位置及2.5m之位置上會 出現孔彎曲之現象。 比較例2、3之內側環66、67之所以會發生孔彎曲之現象 ,在比較例2中,因爲晶圓W之外緣附近的電場會朝向外側 -25- (22) 1301730 ,而在比較例3中,因斜面較長故電場會沿著斜面彎曲。如 上所示,電場會彎曲、及用於蝕刻之離子的射入方向會朝電 場方向,故孔之延伸方向會依個案而朝不同方向彎曲。 依據以上之檢驗,利用使內側環25之內側高度和晶圓表 面之高度大致一致的平坦面部48、及使外側之高度高於此平 坦面部48之高度的凸部49,且使內側環25整體之寬度爲 29mm、使凸部49之高度爲1mm左右、及使平坦面部48之長 度爲10mm以上,而可獲得固定蝕刻率特性,抑制蝕刻率之 急升及急降、以及孔之彎曲,實現均一之蝕刻。 [檢驗例2] (以檢驗爲目的之實驗條件) 本實驗例中,準備如第16圖A、B、第17圖A、B所示 類型之內側環及外側環,在相同處理條件下實施蝕刻,檢驗 蝕刻處理之均一性。 第16圖A之類型(實驗例3)係前述第1實施形態中說明之 類型的內側環25,平坦面部48之長度a爲20mm,平坦面部 48之厚度爲6.5mm,凸部49之厚度爲7.5mm,外側環26之上 面高度設定爲比凸部49之上面高度低1mm。 第16圖B之類型(比較例4)之內側環25和實驗例3相同, 外側環68之上面高度設定爲和凸部49之上面高度相同。 第17圖A之類型(實驗例4)係未設置凸部之類型的內側 環61,其寬度爲29mm,厚度爲6.5mm,外側環62之上面高 度設定爲比內側環6 1之上面高度低1 ni m。 第17圖B之類型(比較例5)之內側環61的外側段部高於 -26- (23) 1301730 實驗例4,外側環69之上面高度設定爲和凸部49之上面高度 相同。 又,蝕刻條件如下所示,改變處理壓力實施相同實驗。 又,蝕刻處理之均一性利用檢驗例1之相同方法求取。 (蝕刻條件) 施加於上部電極之高頻電壓:2170W 施加於下部電極之高頻電壓:1800W 蝕刻氣體組成:C5F8氣體/Ar氣體/02氣體 = 15sccm/3 80sccm/19sccm 蝕刻時間:7分30秒 處理壓力:15mTorr、25mTorr、35mTorr (檢驗結果) 實驗例3及比較例4之結果,實驗例3爲第18圖之□所示 ,而比較例4則爲圖中之〇所示。在此特性圖中,變動幅度 愈小則蝕刻率之均一性愈佳,確認實驗例3之變動幅度較小 ,而具有良好蝕刻率均一性。又,由實驗例4、比較例5之結 果亦可得知,實驗例4之變動幅度較小,而具有良好蝕刻率 均一性。 又,針對實驗例3、4調查利用蝕刻形成之孔在深度方向 之彎曲狀態,確認不會發生孔彎曲。 以上之本發明中,係以蝕刻處理做爲電漿處理之實例來 進行說明,然而,本發明應可應用於電漿CVD裝置、電漿 灰化裝置、及電漿噴濺裝置等其他電漿處理裝置。又,電漿 -27- (24) 1301730 之產生方法方面,並未限定爲本發明之構成,亦可利用線圈 型之高頻天線施加高頻電力來產生電漿。又,被處理體並未 限定爲半導體晶圓,亦可爲LCD基板等。 依據第2、第3實施形態,聚磁環(內側環:第1環)及覆 蓋環(外側環:第2環)之形狀的最佳化,可防止氧游離基在 電漿處理時造成的影響,且可在整個被處理體之面內實施均 一之電漿處理。 其次,針對本發明之第4實施形態進行說明。 第22圖係載置第4實施形態環狀機構之電漿處理裝置的 構成槪念剖面圖。第23圖係第4實施形態之電極及環狀機構 之重要部位的尺寸說明圖。又,本實施形態之構成部位和前 述第5圖所示之構成部位相同,則附與相同參照符號並省略 其說明。 此電漿處理裝置在可保持真空之處理腔室21內,以相對 方式設有兼用做蓮蓬頭之上部電極22、及兼用做晶圓W之 載置台的下部電極23。上部電極22之相對面側會形成複數之 氣體噴射孔3 1,利用此氣體擴散板94可以均一擴散方式導入 處理氣體等,形成處理氣體環境。 此上部電極22係經由低通過濾器33連接著提供如60MHz 之高頻電力的高頻電源部34。而由石英構成之環狀屏蔽環95 則嵌插於上部電極22之外緣部。 前述處理腔室21之側壁部,會形成以搬入及搬出晶圓 W爲目的之開口部27、28,此開口部27、28之外側分別設 有以開關此開口部27、28爲目的之閘閥29、30。 下部電極23具有由鋁所構成之圓柱狀支持體93、設置於 -28- (25) 1301730 此支持體93上之靜電卡盤24,其構成上,可利用設於處理腔 室21之下部的昇降機構36而自由昇降。前述昇降機構36之周 圍、及處理腔室21之底部的內壁間,設有伸縮體37,利用此 方式,可防止在處理腔室21內產生之電漿不會進入下部電極 23。靜電卡盤24係具有導電性之板狀電極板43、及覆蓋於電 極板43之整體表面的聚醯亞胺層44,電極板43會和產生以固 定晶圓W爲目的之庫倫力的直流電源部45電性相連。
又,下部電極23會經由以阻止施加於上部電極22之高頻 成分侵入的旁通過濾器38,連接著提供具有如2MHz之偏壓 用電壓的高頻電源部39。在此實例中,前述電極板43連接著 來自高頻電源部39之電壓供應線。 支持體93之周圍,以和支持體93之上面高度一致的方式 ,設有以如石英所構成之環狀基座體40。在前述下部電極23 之上面(具體而言爲靜電卡盤24之上面)的晶圓W之周圍, 設有跨越九三及基座體40之雙方且以如矽(Si)之導體形成的 環狀第1環(聚磁環:和內側環25相同)91。此第1環91可使晶 圓W之邊緣及其附近之較濃的電漿擴散,而提高電漿之均 一性,因此,此第1環91應以如2Ω之矽等具優良導電性之材 料構成,然而,並不限定一定要爲導電性,亦可以半導電性 之材料構成。 此第1環91之外圍,以環繞此第1環91之方式,在基座體 40之上面環設著第2環(覆蓋環:和外側環26相同)92,此第1 環91及第2環92分別和載置於下部電極23上之晶圓W爲同心 圓狀。 第2環92除了具有將第1環91壓附於下部電極23及基座體 -29- (26) Γ301730 4〇之覆蓋環機能以外,尙有使因第1環91而擴散之電漿靠向 內側,提高晶圓邊緣至第1環91之上方爲止之電漿均一性’ 而使晶圓W之邊緣區域的電漿獲得更高均一性之性能。又 ,第2環92更具有如後述之調整處理腔室21內處理氣體之氣 流的機能、以及以石英構成第2環92時如後述之利用因石英 之蝕刻而產生之氧游離基促進晶圓之蝕刻的機能。 參照第23圖,說明晶圓W、第1環91、及第2環92之相 關尺寸。晶圓W爲例如8吋之尺寸,其直徑al爲200mm。又 ,第1環91之外徑a2在本實施形態中係重點,爲了提高晶圓 W之邊緣區域蝕刻速度之面內均一性,且使該均一性不易 因壓力變動而受到影響,故將該外徑a2設定爲245mm〜 260mm。此處之第1環91的外徑a2,係指曝露於電漿處理空 間之空間,亦即,如前面所述,爲具有使晶圓W之邊緣附 近的電漿擴散之機能的部分之區域外徑,未含第2環92覆蓋 之部分。 在本實施形態中,由晶圓W的外周緣算起,從第1環91 之內緣至外緣的環寬c應爲22.5mm〜30mm。又,第1環91 之設置上十分接近晶圓W,其距離一亦即晶圓W之外緣及 第1環91之內緣的距離b應爲0〜2mm,最好爲1mm。 因此,第1環91之環寬c設定爲21.5mm〜29mm。又, 第2環92之環寬d設定爲如10mm。此環寬d係指第2環92上 具有使電漿靠近內側之機能的部分,例如,指平坦之上面部 分的寬度。 前述處理腔室21之如底壁的伸縮體37之外側,會經由排 氣管41連接著真空泵42,處理腔室21內之處理氣體會從下部 -30 - (27) 1301730 電極2 3之周圍被排出。此時,排氣氣流會沿著第2環9 2之側 面的斜面流過,因此,可從下部電極23之周圍實施均一排氣 ,第2環92因而具有調整處理腔室21內部之氣體流動的機能 〇 其次,針對前述電漿處理裝置之作用進行說明。 首先,打開閘閥29,從圖上未標示之承載室將晶圓W 搬入處理腔室21內,並載置於下部電極23之靜電卡盤24上, 關閉閘閥29。晶圓W之承受係利用圖上未標示之旋臂、及 設於下部電極23側之圖上未標示的昇降銷的協調作用來賓施 。此時,被搬入之晶圓W係表面已形成抗蝕遮罩,而被蝕 刻之膜爲例如矽氧化膜。其次,利用昇降機構36使下部電極 23上昇,使其接近上部電極22。 其次,利用真空泵42經由排氣管41進行排氣,使處理腔 室21內成爲特定之真空狀態,同時,利用氣體供應管32以特 定流量導入如C5H8氣體、Ar氣體、及02氣體之混合氣體的 蝕刻氣體,此蝕刻氣體會經由上部電極22之氣體噴射孔31而 均一擴散。 利用此方式,使處理腔室21內成爲例如數十mTori*真 空度之處理氣體環境,高頻電源部34會對上部電極22及下部 電極23間供應如60MHz之高頻電壓,可使蝕刻氣體電漿化 。又,例如在比此時延遲1秒以下之時序,由高頻電源部39 對下部電極23施加如2MHz之偏壓用電壓。 另一方面,產生之電漿中的反應性離子,會以具有相當 高之垂直性射入承受高頻偏壓之晶圓W表面,利用此方式 ’可以特定之選擇比對晶圓表面上形成之抗蝕遮罩及其下之 -31 - (28) 1301730 矽氧化膜進行蝕刻。此時,由石英構成之第2環92會被蝕刻 而產生氧游離基,此氧游離基可利用於晶圓表面之抗蝕遮罩 的蝕刻上。 又,晶圓W之外緣附近的較濃電漿會在第1環91之吸引 狀態進行擴散,又因爲第2環92之作用,使向外側擴散之電 漿轉向內側,故從晶圓W之邊緣至第1環9 1之上方側爲止, 電獎之密度會大致均一。 本實施形態中,因爲發現晶圓W之外緣區域一例如從 晶圓W外緣至向內側1 0mm之區域的抗蝕劑之鈾刻速度、及 此鈾刻速度下之處理壓力所造成的影響,會依存於從晶圓 W之外緣至第1環91之外緣的寬度(亦即a3),故將其設定爲 15mm〜35mm,最好爲22.5mm〜30mm。又,參照第23圖, 例如200mm之晶圓時之設定上,至外緣之距離a3爲22.5〜 30mm,環寬c爲21.5mm〜29mm,環寬d爲10mm,整體之 外徑 a2爲 245mm 〜260mm。 以此方式設定環寬(或距離a3),由後述之實驗結果可知 ,晶圓W之邊緣區域、及更爲內側之區域間的抗蝕劑的蝕 刻速度會一致,故抗鈾劑之開口部的大小在面內會均一,故 在面內可實施圖案線寬一致之高均一性蝕刻處理。又,即使 處理壓力變動,晶圓外緣區域之蝕刻速度因壓力所造成的變 化、以及晶圓內側區域之蝕刻速度因壓力所造成的變化間之 差異會較小,故壓力對蝕刻速度之面內均一性的影響亦較小 。因此,可取較大之處理壓力範圍,例如,在處理中只改變 壓力,很容易就可調整抗蝕遮罩及被蝕刻膜之蝕刻速度的選 擇比。本實施形態中,並未限定爲對矽氧化膜之蝕刻,亦可 -32- (29) 1301730 應用於多晶矽或氮化矽的蝕刻上。 其次,檢驗前述第4實施形態之效果。 (實驗例1)
A、實驗條件方面,使用第22圖所示之構成的電漿處理 裝置,將第1環91之內緣視爲〇,而將外緣設定爲7.5mm、 17·5πιηι、22.5mm、25mm、30mm、及 40m 之 6種,在各條件 下’將壓力設定爲 15mTorr、25mTorr、35mTorr、及 50mT〇rr之4種。又,因第1環91之內側區域的單位面積之偏 壓電力較外緣更爲一定,故對應前述各外徑a2而將偏壓電 力分別設定爲 1400W、1550W、1585W、1650W、1800W、 及 1950W。 B、 實驗結果方面,在各條件下對距離晶圓W之外緣爲 10mm以內之區域內的16點進行蝕刻速度調查,同時對比該 區域更爲內側之區域內的21點進行蝕刻速度調查,檢視其蝕 刻速度(蝕刻率)之均一性。此均一性可以(最大値·最小値 )χ100/平均値之式來表示。 第1環91之外徑a2及蝕刻之均一性的關係,如第24圖所 示。第24圖中,黑菱形爲15 mTori*、白四角形爲25 mTorr、 黑三角形爲35 mTorr、白圓形爲50 mTorr。触刻速度之均一 性的+側,表示晶圓W之外緣區域的蝕刻速度大於內側區域 之蝕刻速度,蝕刻速度之均一性的-側表示晶圓W之邊緣區 域的蝕刻速度小於內側區域之鈾刻速度。 C、 考察第1環91之環寬c爲7.5mm、17.5mni時,在任 何壓力下前述均一性均超過+10%,又’環寬€爲4〇1«111時, -33- (30) 1301730 則述均一性比-10 %更差。相對於此,壓力爲2 2 · 5 m m、2 5 m m 、及30mm時,前述均一性會因爲壓力而低於10%,整體而 言爲接近0%,且相對於壓力之前述均一性的誤差亦較小。 因此,寬度c應爲15mm〜35mm之範圍,22.5mm〜27.5mm 之範圍更佳。 (實驗例2) 其次,設定晶圓W面內之電束密度的模型,依據此模 型檢討得到第24圖所示之實驗結果的理由。 參照第25圖,若射入距離晶圓W之外緣爲10mm以內之 區域(外緣區域)的電束密度爲N,(1)式會成立。 2π · r0 · h · D . N = Γ 1 + Γ 2 (1) 此時,rO :晶圓W之半徑、h :電漿之厚度、D :擴散 係數、Γ 1 :朝向第1環之電束的密度、Γ 2 :朝向處理容器 側壁之電束的密度。 又,Γ 1、Γ 2可分別以(2)、(3)式來表示。 Γ 1=2π · rO · h · D · Β · np (2) Γ 2 = 2π · Γ〇 · h · D · (δη/δ〇0 (3) 此時’ Β爲移動度、若以Β0爲起始位置(晶圓之邊緣)之 移動度,則B = BO(r2-r〇2)。又,np爲各壓力之晶圓W外緣( 距離中心100mm之位置)的電子密度實測値。^爲直徑方向 -34- 1301730 (31) 上距離晶圓W之中心位置爲r之位置上的電子密度,^可以 (4)式表示。 N = n0(l-kr2) (4) 此時,n0爲晶圓W之外緣的電子密度實測値,κ爲常 數。利用前述(1)、(2)、(3)式求取N,N可以(5)式表示。
Ν = Β · ηρ + (δη/δΓ)0 (4) 此時,針對複數點測量電漿中之直徑方向的電子密度, 求取代表和晶圓W中心部之直徑方向(外緣方向)的距離、 及電子密度之關係的近似式,利用此近似式可求取ηρ。
又,亦可利用此近似式求取(δη/δ〇0之値。利用此方式 ,可調查各壓力(15mTorr、35mTorr、50mTorr)之直徑方向 位置、及射入前述外緣區域之電束密度N之關係。 結果,如第26圖所示。圖中之黑三角形、黑圓形、黑四 角形分別爲對應15mTorr、35mTorr、50mTorr之資料。計算 上,對應15mTorr、35mTorr、50mTorr之各壓力的電紫阻抗 分別爲 5Ωπι、ΙΟΩγπ、30Ωιη〇 又,縱軸之電束密度比係以環內緣爲〇之25mm位置上 ,相對於壓力爲15mT〇rr時之電束密度nl5的比,以下式來 表示。 (Ν-η15)/η15χ100[%] -35- (32) 1301730 針對晶圓W之外緣區域的電束密度之壓力依存度、及 第1環91之外徑a2之關連性,依據第26圖觀察其傾向,前述 環91之環寬a3較小時,電束密度會因壓力而出現誤差,然 而,隨著第1環91之環寬a3的增大,誤差會變小。又,壓力 及電束密度之關係上’壓力愈大則電束密度會愈大。又,第 1環91之環寬c超過某寬度(25mm)時,壓力導致之電束密度 的誤差會再度變大。又’電束密度在壓力愈大時會愈小,兩 者具有反轉關係。 因此,第24圖所不之實際實驗結果、及第26圖所示之模 擬結果呈現大致相同之傾向。 針對爲何會呈現此種傾向進行考察。 第1環91之環寬c較小時,Γ 1對射入晶圓邊緣區域之電 束密度N的影響較小,而Γ 2之影響則較大。因此,前述電 束密度N會因壓力而變動。又,隨著第1環91之外徑a2之增 大,Γ 2之影響會變小,N値因壓力而變動的程度亦會變小 ,各壓力之N値會收斂。 第1環91之環寬c較某特定値更大時,Γ1之影響會變大 ,而N値因壓力而變動的程度也會變大。又,壓力導致N 値變動的原因當中’ Γ 1所造成的影響應大於Γ 2。 因此,第1環91之環寬c爲15m〜35m範圍內,則Γ 1及 Γ 2對N値之影響較小,故推測可獲得前述效果。 (實驗例3) 使用第22圖所示之電漿處理裝置,將第1環91之環寬c -36- (33) 1301730 設定爲17.5m及30mm,對表面上形成氮化矽膜之8吋大小的 晶圓W實施蝕刻,調查蝕刻速度之面內均一性。處理氣體 使用C5F8氣體、Ar氣體、及02氣體之混合氣體,壓力設定 爲3 0mTorr(3990kPa),施加於上部電極之高頻電力爲1530W ,施加於下部電極之高頻電力在環寬c爲17.5mm時爲 1350W、在環寬c爲30mm時爲1600W。 蝕刻速度之面內均一性方面,環寬c爲17.5mm時爲 16.0%、環寬c爲30mm時爲10.8%。因此,多晶矽之蝕刻速 度的面內均一性可利用外徑a2之調整來獲得改善。 以上之本發明中,係以蝕刻處理做爲電漿處理之實例來 進行說明,然而,應可應用於如使抗蝕劑灰化之灰化處理上 。又,電漿之產生方法並未限定爲本發明之構成,利用線圈 型之高頻天線施加高頻電力來產生電漿亦可。 依據第4實施形態,可執行均一之電漿處理,又,即使 處理壓力變動,亦可實施安定之電漿處理。 本發明之產業上的利用可能性如下所示。 本發明因具有以環繞於處理腔室內之載置台(下部電極) 上之晶圓W的聚磁環、以及分割之覆蓋環,故可使電漿朝 聚磁環之直徑方向的外側擴散,且分割之環間設有環狀間隙 δ 1,電漿可進入間隙而消除晶圓W及聚磁環間之電位差, 故爲可防止因爲電漿而使晶圓W及聚磁環間產生電弧放電 之環狀機構。 又,處理腔室內設有環繞載置於下部電極上之晶圓W 的內側環(聚磁環)、以及環繞此內側環而以石英構成之外側 環,使內側環之上面高於外部環之上面、或是使內側環之上 -37- (34) 1301730 面低於外部環之上面,爲可抑制氧游離基導致之現象,且可 實施均一電漿處理之環狀機構。 又,環繞載置台上之晶圓的導電性第1環,因處理壓力 對晶圓邊緣區域之電漿密度、電漿密度均一性的影響,係依 存於晶圓之邊緣至前述環之外緣的距離,故本發明爲將環寬 設定爲22.5mm〜30mm之環狀機構。 [圖式簡單說明] 第1圖係配置本發明第1實施形態之環狀機構的電漿處理 裝置之構成槪念剖面圖。 第2圖係第1圖所示電漿處理裝置之等效電路圖。 第3圖係第1圖所示環狀機構之晶圓及聚磁環間之電場強 度的模擬圖。 第4圖係配設傳統環狀機構之電漿處理裝置的構成槪念 剖面圖。 第5圖係配置本發明第2實施形態之環狀機構的電漿處理 裝置之構成槪念剖面圖。 第6圖係第2實施形態之環狀機構的構成平面圖。 第7圖係第6圖所示之環狀機構的部分構成剖面圖。 第8圖係第2實施形態之蝕刻率特性圖。 第9圖A及B係說明第2實施形態之環狀機構作用的剖 面圖。 第10圖A、B、及C係說明第2實施形態之環狀機構作 用的剖面圖。 第11圖係第3實施形態之環狀機構的構成剖面圖。 -38- (35) 1301730 第12圖A至E係說明第1檢驗例之環狀機構的構成剖面 第13圖係第1檢驗例之蝕刻均一性圖。 第14圖A、B係第1檢驗例之蝕刻率特性圖。 第15圖係第1檢驗例之蝕刻的孔形狀例圖。 第16圖A及B係說明第2檢驗例之覆蓋環機構的構成剖 面圖。
第17圖A及B係第2檢驗例使用之第16圖A及B以外 之覆蓋環機構的構成剖面圖。 第1 8圖係第2檢驗例中不同真空度之蝕刻率特性圖。 第1 9圖係配置傳統環狀機構之電漿處理裝置實例的構成 剖面圖。 第20圖係說明傳統環狀機構之構成剖面圖。 第21圖係傳統環狀機構之蝕刻率特性圖。 第22圖係配置第4實施形態之環狀機構的電漿處理裝置 之構成槪念剖面圖。 第23圖係第4實施形態之電極及環狀機構之重要部位的 尺寸說明圖。 第24圖係環狀機構及蝕刻速度之面內均一性的說明圖。 第25圖係第4實施形態之環狀機構的作用說明圖。 第26圖係聚磁環之外徑及晶圓邊緣部區域之電束密度的 關係圖。 [元件符號之說明] 載置台 1 、 11 、 72 -39- (36) 1301730 2 、 15 、 74 3 、 16 、 75 4、17 10 12 、 22 、 76 13、 23 14、 2 4 16A 16B 16 17A 18A、19A 18 19 21、71 25 、 61 、 64 、 26 、 62 、 68 、 27、28 29、30 31、 32 33 34、39 35 36 聚磁環 覆蓋環 基座環 電漿處理裝置 上部電極 下部電極 靜電卡盤 第1構件 第2構件 分割型覆蓋環 凸緣 匹配電路 第1高頻電源 第2高頻電源 處理腔室 6 5、6 6、6 7 聚磁環(內側環) 69 覆蓋環(外側環) 開口部 閘閥 氣體噴射孔 氣體供應管 低通過濾器 高頻電源部 屏蔽環 昇降機構 -40 (37)1301730 37 伸縮體 38 旁通過濾器 40 基座體 41 排氣管 42 真空泵 43 電極板 44 聚醯亞胺層 45 直流電源部 46、 48 平坦面部 4 7 傾斜面 47、 51 傾斜面 49 凸部 50、 64 內端部 52 段部 73 排氣管 ΊΊ、 78 段 93 支持體 94 氣體擴散板 95 屏蔽環 91 第1環 92 第2環

Claims (1)

1301730 (1) 十、申請專利範圍 1·一種環狀機構,其特徵爲由以下構成: 第1環’環設於可保持真空之處理腔室內之載置台上的 被處理體周圍;以及 第2環,包圍於前述第1環之外周,以具有上面低於前 述第1環之上面的絕緣材料形成;
在電漿環境下,藉由前述第1環之上面,防止在前述第2 環產生之以石英形成之第2環在電漿環境下產生之氧游離基 的蝕刻作用的化學作用對前述被處理體之影響。 2·—種環狀機構,其特徵爲由以下構成: 導電性第1環,係環設於可保持真空之處理腔室內之載 置台上的被處理體周圍;以及 絕緣性第2環,以環繞前述第1環之方式設置; 前述第1環具有:平坦面部,係從內緣朝外側方向設定 爲和前述被處理體之被處理面大致相同之高度;以及凸部, 係在前述平坦面部之外側且設定爲高於前述第2環之高度。 3.如申請專利範圍第2項之環狀機構,其中 前述平坦面部之寬度爲l〇mm以上。 4·如申請專利範圍第2項之環狀機構,其中 前述第2環具有保持前述第1環之機能,且具有調整處理 腔室內之處理氣體流動的機能。 5.—種電漿處理裝置,其特徵爲由以下構成: 處理腔室,可保持真空; 排氣系,排除前述處理腔室內之氣體形成真空狀態; 下部電極,搭載於前述處理腔室內,具有載置及被處理 •42- (2) (2)
1301730 體之機能; 上部電極,搭載於前述處理腔室內,具有導入處理氣體 之機能; 高頻電源,用於對前述下部電極及前述上部電極施加不 同頻率之高頻電力; 導電性第1環,環設於載置於前述下部電極上之前述被 處理體周圍;以及 絕緣性第2環,以環繞前述第1環之方式設置; 前述第1環具有:平坦面部,係從內緣朝外側方向設定 爲和前述被處理體之被處理面大致相同之高度;以及凸部, 在前述平坦面部之外側且設定爲高於前述第2環之高度。 6.如申請專利範圍第4項之環狀機構,其中 前述被處理基板之外周與前述第1環之內周間的前述特 定間隙爲0 m m <間隙^ 2 m m。 7·如申請專利範圍第4項之環狀機構,其中 上述第1環,係具有由內緣側之上述平坦面部連接外 側之上述凸部的斜面。 8·—種環狀機構,其特徵爲由以下構成: 導電性第1環,係環設於可保持真空之處理腔室內之載 置台上的被處理體周圍;以及 絕緣性第2環,以環繞前述第1環之方式設置; 前述第1環具有:上昇傾斜面,係從和前述被處理體之 被處理面大致相同高度之內緣朝外側直至高於上述第2環之 位置爲止呈上昇;以及連接該上昇傾斜面的平坦面部。 -43-
TW095107948A 2001-12-13 2002-12-12 Ring mechanism, and plasma processor using the ring mechanism TW200626020A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001379375 2001-12-13
JP2002027630A JP4209618B2 (ja) 2002-02-05 2002-02-05 プラズマ処理装置及びリング部材
JP2002058833A JP2003257935A (ja) 2002-03-05 2002-03-05 プラズマ処理装置

Publications (2)

Publication Number Publication Date
TW200626020A TW200626020A (en) 2006-07-16
TWI301730B true TWI301730B (zh) 2008-10-01

Family

ID=27347947

Family Applications (2)

Application Number Title Priority Date Filing Date
TW091135997A TWI272877B (en) 2001-12-13 2002-12-12 Ring mechanism, and plasma processing device using the ring mechanism
TW095107948A TW200626020A (en) 2001-12-13 2002-12-12 Ring mechanism, and plasma processor using the ring mechanism

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW091135997A TWI272877B (en) 2001-12-13 2002-12-12 Ring mechanism, and plasma processing device using the ring mechanism

Country Status (4)

Country Link
US (1) US7882800B2 (zh)
AU (1) AU2002366921A1 (zh)
TW (2) TWI272877B (zh)
WO (1) WO2003054947A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701126A (zh) * 2013-12-10 2015-06-10 东京毅力科创株式会社 等离子体处理装置以及聚焦环
TWI496511B (zh) * 2008-10-31 2015-08-11 Lam Res Corp 電漿處理腔室之下部電極組件

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234417B (en) * 2001-07-10 2005-06-11 Tokyo Electron Ltd Plasma procesor and plasma processing method
WO2003054947A1 (en) * 2001-12-13 2003-07-03 Tokyo Electron Limited Ring mechanism, and plasma processing device using the ring mechanism
DE10260645B3 (de) * 2002-12-23 2004-09-16 Infineon Technologies Ag Kompensationsrahmen zur Aufnahme eines Substrats
US7850174B2 (en) * 2003-01-07 2010-12-14 Tokyo Electron Limited Plasma processing apparatus and focus ring
KR101141488B1 (ko) * 2003-03-21 2012-05-03 도쿄엘렉트론가부시키가이샤 처리중의 기판이면(裏面) 증착 감소방법 및 장치
TWI488236B (zh) * 2003-09-05 2015-06-11 Tokyo Electron Ltd Focusing ring and plasma processing device
KR100578129B1 (ko) * 2003-09-19 2006-05-10 삼성전자주식회사 플라즈마 식각 장치
US20050193951A1 (en) * 2004-03-08 2005-09-08 Muneo Furuse Plasma processing apparatus
JP2005303099A (ja) * 2004-04-14 2005-10-27 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
US7713379B2 (en) * 2005-06-20 2010-05-11 Lam Research Corporation Plasma confinement rings including RF absorbing material for reducing polymer deposition
US7988814B2 (en) * 2006-03-17 2011-08-02 Tokyo Electron Limited Plasma processing apparatus, plasma processing method, focus ring, and focus ring component
KR20080001164A (ko) * 2006-06-29 2008-01-03 주식회사 하이닉스반도체 홀 휨 방지를 위한 플라즈마식각장치 및 그를 이용한 식각방법
US8398778B2 (en) 2007-01-26 2013-03-19 Lam Research Corporation Control of bevel etch film profile using plasma exclusion zone rings larger than the wafer diameter
US7718559B2 (en) * 2007-04-20 2010-05-18 Applied Materials, Inc. Erosion resistance enhanced quartz used in plasma etch chamber
US7837827B2 (en) * 2007-06-28 2010-11-23 Lam Research Corporation Edge ring arrangements for substrate processing
CN101919041B (zh) * 2008-01-16 2013-03-27 索绍股份有限公司 衬底固持器,衬底支撑设备,衬底处理设备以及使用所述衬底处理设备的衬底处理方法
US20090221150A1 (en) * 2008-02-29 2009-09-03 Applied Materials, Inc. Etch rate and critical dimension uniformity by selection of focus ring material
US8336891B2 (en) * 2008-03-11 2012-12-25 Ngk Insulators, Ltd. Electrostatic chuck
JP5281811B2 (ja) * 2008-03-13 2013-09-04 東京エレクトロン株式会社 プラズマ処理用環状部品、プラズマ処理装置、及び外側環状部材
US20090291035A1 (en) * 2008-05-23 2009-11-26 Michael Colin Begg Vacuum chamber
US9136105B2 (en) * 2008-06-30 2015-09-15 United Microelectronics Corp. Bevel etcher
JP5255936B2 (ja) * 2008-07-18 2013-08-07 東京エレクトロン株式会社 フォーカスリング及び基板載置台、並びにそれらを備えたプラズマ処理装置
JP2010045200A (ja) * 2008-08-13 2010-02-25 Tokyo Electron Ltd フォーカスリング、プラズマ処理装置及びプラズマ処理方法
US8287650B2 (en) * 2008-09-10 2012-10-16 Applied Materials, Inc. Low sloped edge ring for plasma processing chamber
US20100089315A1 (en) * 2008-09-22 2010-04-15 Applied Materials, Inc. Shutter disk for physical vapor deposition chamber
KR100903306B1 (ko) * 2008-10-08 2009-06-16 주식회사 아이피에스 진공처리장치
US8869741B2 (en) * 2008-12-19 2014-10-28 Lam Research Corporation Methods and apparatus for dual confinement and ultra-high pressure in an adjustable gap plasma chamber
JP5601794B2 (ja) * 2009-05-29 2014-10-08 株式会社東芝 プラズマエッチング装置
KR101559913B1 (ko) * 2009-06-25 2015-10-27 삼성전자주식회사 플라즈마 건식 식각 장치
DE202010014805U1 (de) * 2009-11-02 2011-02-17 Lam Research Corporation (Delaware Corporation) Heissrandring mit geneigter oberer Oberfläche
US20110297088A1 (en) * 2010-06-04 2011-12-08 Texas Instruments Incorporated Thin edge carrier ring
US8869742B2 (en) 2010-08-04 2014-10-28 Lam Research Corporation Plasma processing chamber with dual axial gas injection and exhaust
US9793126B2 (en) 2010-08-04 2017-10-17 Lam Research Corporation Ion to neutral control for wafer processing with dual plasma source reactor
US9117767B2 (en) 2011-07-21 2015-08-25 Lam Research Corporation Negative ion control for dielectric etch
US9184028B2 (en) 2010-08-04 2015-11-10 Lam Research Corporation Dual plasma volume processing apparatus for neutral/ion flux control
US20130000848A1 (en) * 2011-07-01 2013-01-03 Novellus Systems Inc. Pedestal with edge gas deflector for edge profile control
US20130122711A1 (en) * 2011-11-10 2013-05-16 Alexei Marakhtanov System, method and apparatus for plasma sheath voltage control
US20140179108A1 (en) * 2012-12-21 2014-06-26 Applied Materials, Inc. Wafer Edge Protection and Efficiency Using Inert Gas and Ring
US9245761B2 (en) 2013-04-05 2016-01-26 Lam Research Corporation Internal plasma grid for semiconductor fabrication
WO2014209492A1 (en) * 2013-06-26 2014-12-31 Applied Materials, Inc. Single ring design for high yield, substrate extreme edge defect reduction in icp plasma processing chamber
US20150001180A1 (en) * 2013-06-28 2015-01-01 Applied Materials, Inc. Process kit for edge critical dimension uniformity control
US9147581B2 (en) 2013-07-11 2015-09-29 Lam Research Corporation Dual chamber plasma etcher with ion accelerator
US10047457B2 (en) * 2013-09-16 2018-08-14 Applied Materials, Inc. EPI pre-heat ring
JP2015090916A (ja) * 2013-11-06 2015-05-11 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US10658222B2 (en) 2015-01-16 2020-05-19 Lam Research Corporation Moveable edge coupling ring for edge process control during semiconductor wafer processing
US20170002465A1 (en) 2015-06-30 2017-01-05 Lam Research Corporation Separation of Plasma Suppression and Wafer Edge to Improve Edge Film Thickness Uniformity
US10103012B2 (en) * 2015-09-11 2018-10-16 Applied Materials, Inc. One-piece process kit shield for reducing the impact of an electric field near the substrate
KR102709229B1 (ko) * 2015-12-07 2024-09-23 어플라이드 머티어리얼스, 인코포레이티드 병합형 커버 링
US10651015B2 (en) 2016-02-12 2020-05-12 Lam Research Corporation Variable depth edge ring for etch uniformity control
US10438833B2 (en) * 2016-02-16 2019-10-08 Lam Research Corporation Wafer lift ring system for wafer transfer
US10562232B2 (en) * 2016-08-05 2020-02-18 Spm Automation (Canada) Inc. Controlling direction and magnitude of weld force vector during a plastic welding operation
KR102604063B1 (ko) * 2016-08-18 2023-11-21 삼성전자주식회사 정전 척 어셈블리 및 이를 포함하는 기판 처리 장치
US10410832B2 (en) * 2016-08-19 2019-09-10 Lam Research Corporation Control of on-wafer CD uniformity with movable edge ring and gas injection adjustment
KR20180080520A (ko) * 2017-01-04 2018-07-12 삼성전자주식회사 포커스 링 및 이를 포함하는 플라즈마 처리 장치
US10662520B2 (en) 2017-03-29 2020-05-26 Applied Materials, Inc. Method for recycling substrate process components
WO2020081644A1 (en) * 2018-10-18 2020-04-23 Lam Research Corporation Lower plasma exclusion zone ring for bevel etcher
US11875970B2 (en) * 2018-12-17 2024-01-16 Advanced Micro-Fabrication Equipment Inc. China Radio frequency electrode assembly for plasma processing apparatus, and plasma processing apparatus
US11450545B2 (en) * 2019-04-17 2022-09-20 Samsung Electronics Co., Ltd. Capacitively-coupled plasma substrate processing apparatus including a focus ring and a substrate processing method using the same
KR20210117625A (ko) * 2020-03-19 2021-09-29 삼성전자주식회사 기판 처리 장치
CN113496862B (zh) * 2020-04-02 2024-09-06 中微半导体设备(上海)股份有限公司 等离子体反应器及其射频功率分布调节方法
US20220051912A1 (en) * 2020-08-12 2022-02-17 Taiwan Semiconductor Manufacturing Company Limited Gas flow control during semiconductor fabrication
US11499223B2 (en) 2020-12-10 2022-11-15 Applied Materials, Inc. Continuous liner for use in a processing chamber
CN114300336B (zh) * 2021-12-28 2024-02-23 拓荆科技股份有限公司 一种等离子体反应器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262029A (en) * 1988-05-23 1993-11-16 Lam Research Method and system for clamping semiconductor wafers
US5292554A (en) * 1992-11-12 1994-03-08 Applied Materials, Inc. Deposition apparatus using a perforated pumping plate
JP2638443B2 (ja) * 1993-08-31 1997-08-06 日本電気株式会社 ドライエッチング方法およびドライエッチング装置
KR100264445B1 (ko) * 1993-10-04 2000-11-01 히가시 데쓰로 플라즈마처리장치
JP3257741B2 (ja) * 1994-03-03 2002-02-18 東京エレクトロン株式会社 プラズマエッチング装置及び方法
US6902683B1 (en) * 1996-03-01 2005-06-07 Hitachi, Ltd. Plasma processing apparatus and plasma processing method
US5748434A (en) * 1996-06-14 1998-05-05 Applied Materials, Inc. Shield for an electrostatic chuck
US6284093B1 (en) * 1996-11-29 2001-09-04 Applied Materials, Inc. Shield or ring surrounding semiconductor workpiece in plasma chamber
US6210593B1 (en) 1997-02-06 2001-04-03 Matsushita Electric Industrial Co., Ltd. Etching method and etching apparatus
US6042687A (en) * 1997-06-30 2000-03-28 Lam Research Corporation Method and apparatus for improving etch and deposition uniformity in plasma semiconductor processing
US6159299A (en) * 1999-02-09 2000-12-12 Applied Materials, Inc. Wafer pedestal with a purge ring
JP3417328B2 (ja) 1999-02-23 2003-06-16 松下電器産業株式会社 プラズマ処理方法及び装置
US6344105B1 (en) * 1999-06-30 2002-02-05 Lam Research Corporation Techniques for improving etch rate uniformity
WO2001037314A1 (en) * 1999-11-15 2001-05-25 Lam Research Corporation Materials and gas chemistries for processing systems
JP4592916B2 (ja) * 2000-04-25 2010-12-08 東京エレクトロン株式会社 被処理体の載置装置
US6391787B1 (en) * 2000-10-13 2002-05-21 Lam Research Corporation Stepped upper electrode for plasma processing uniformity
KR20020095324A (ko) * 2001-06-14 2002-12-26 삼성전자 주식회사 고주파 파워를 이용하는 반도체장치 제조설비
WO2003054947A1 (en) * 2001-12-13 2003-07-03 Tokyo Electron Limited Ring mechanism, and plasma processing device using the ring mechanism

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI496511B (zh) * 2008-10-31 2015-08-11 Lam Res Corp 電漿處理腔室之下部電極組件
CN104701126A (zh) * 2013-12-10 2015-06-10 东京毅力科创株式会社 等离子体处理装置以及聚焦环

Also Published As

Publication number Publication date
US20050005859A1 (en) 2005-01-13
AU2002366921A1 (en) 2003-07-09
TW200626020A (en) 2006-07-16
US7882800B2 (en) 2011-02-08
WO2003054947A1 (en) 2003-07-03
TW200302035A (en) 2003-07-16
TWI272877B (en) 2007-02-01

Similar Documents

Publication Publication Date Title
TWI301730B (zh)
JP6055783B2 (ja) 基板載置台及びプラズマ処理装置
TWI321814B (zh)
US9941113B2 (en) Systems and methods for using electrical asymmetry effect to control plasma process space in semiconductor fabrication
JP4431402B2 (ja) プラズマエッチング方法
US8012305B2 (en) Exhaust assembly for a plasma processing system
TWI829630B (zh) 成膜方法及電漿處理裝置
US20070227666A1 (en) Plasma processing apparatus
TW200416873A (en) Plasma processing apparatus and method, and electrode plate of plasma processing apparatus
TWI328253B (zh)
KR100894345B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
JP3121524B2 (ja) エッチング装置
TWI324361B (zh)
WO2002052628A1 (fr) Procede et appareil de traitement au plasma
US7858155B2 (en) Plasma processing method and plasma processing apparatus
JP4283366B2 (ja) プラズマ処理装置
KR102107496B1 (ko) 플라즈마 식각 장치
US7943523B2 (en) Plasma etching method and computer readable storage medium
JP4123428B2 (ja) エッチング方法
JP2003229408A (ja) プラズマ処理装置
JP2005167283A (ja) プラズマ処理装置及びプラズマ処理方法
KR20050091854A (ko) 반도체 웨이퍼 제조 장치의 포커스 링
JP2003257935A (ja) プラズマ処理装置
TW201842532A (zh) 有機材料的自我限制蝕刻之實行程序
JP4865951B2 (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees