TWI298905B - Method and apparatus for bilayer photoresist dry development - Google Patents

Method and apparatus for bilayer photoresist dry development Download PDF

Info

Publication number
TWI298905B
TWI298905B TW092136540A TW92136540A TWI298905B TW I298905 B TWI298905 B TW I298905B TW 092136540 A TW092136540 A TW 092136540A TW 92136540 A TW92136540 A TW 92136540A TW I298905 B TWI298905 B TW I298905B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
arc
etching
plasma processing
Prior art date
Application number
TW092136540A
Other languages
English (en)
Other versions
TW200501225A (en
Inventor
Igarashi Yoshiki
Kouichiro Inazawa
Kimihiro Higuchi
Vaidyanathan Balasubramaniam
Eiichi Nishimura
Philip Sansone
Masaaki Hagihara
Ralph Kim
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200501225A publication Critical patent/TW200501225A/zh
Application granted granted Critical
Publication of TWI298905B publication Critical patent/TWI298905B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

1298905 五、發明說明（l) 一、 【發明所屬之技術領域】 案之交叉參考 本正式申請案係基於2002年12月23曰所提出申請之美 國臨時專利申請案第60/435, 286號、2003年6月30日所提 出申請之美國臨時專利申請案第60/ 483, 235號、與200 3年 6月30日所提出申請之美國臨時專利申請案第6 0 /48 3, 2 34 號主張優先權，特於本文引入其内容以供參考。 曼-g^AA之技術領域 本發明係關於基板之電漿處理方法與設備，尤有關於 雙層光阻乾式顯影用之方法。 二、 【先前技術】 在半導體製程期間，可使用（乾式）電漿蝕刻製程技術 在圖$化的矽基板上，對精確線路、貫穿孔 '或接點的材 料進仃，除或蝕刻。一般來說，該電漿蝕刻製程需要在製 私處理室内將具有圖案化、及比方光阻層等保護層的半導 體基板定位。一旦處理室内的基板被定位，該處理室 便以預疋流速引入一種可離子化的解離氣體混合物，而真 空泵則被節流、以達到周圍製程壓力。之後，t部分氣體 ^類因透過電感式或電容式射頻（RF )功率、或者利用比方 電子迴旋加速共振器（ECR)產生之微波功率的轉換所加熱 的電子、而產生離子化的現象時，便形成了電漿。再者， 2加熱的電子乃用以進行周圍氣體種類之部分種類的解 ，並產生適用於暴露表面餘刻化學的反應物種類。一旦 九成電水之後’基板上被選取的表面便由電漿加以蝕刻。
第9頁 1298905
為達到適當條件，需要斟制 Λ板的被撰抱而要對1耘進仃调整，這些條件包括在
^、接點算) 内進行各種表面特徵（例如溝槽、貫穿 需要㈣：其之，”業時的適當期望反應物濃度。這類 料少1石土反材貝包括了二氧化矽（s i 〇2)、低Κ值介電材 枓夕日日矽、與氮化矽。 三、【發明說明】 Μ本發明係關於一種基板之電漿處理的方法與設備、以 及又層光阻乾式顯影用之方法與設備。
在本發明的一個實施態樣中，描述了電漿處理系統 中、對基板上的抗反射塗佈（ARC )層進行蝕刻的方法與設 備。其=引入了一種含有氮（N)、氫（H)、與氧（〇)等一種 以亡之氣體的處理氣體。而電漿係由該電漿處理系統之處 理氣體所形成的。基板則暴露於電漿之中。
*此外’亦描述了一種形成雙層光罩、用以進行基板上 之薄膜餘刻的方法與設備。該薄膜係形成於基板之上。薄 膜上則形成有一層抗反射塗佈（ARC)層。該ARC層上形成有 光阻圖案。藉由使用含有氮（N)、氫（11)、與氧（〇)等一種 以上之氣體的處理氣體來進行ARC層之蝕刻，可使該光阻 圖案轉換成ARC層。 四、【實施方式】 在材料處理的方法論中，圖案蝕刻係包含將例如光阻 劑等光敏材料的薄層塗佈在基板的上層表面，之後再加以 圖案化、以提供相關光罩，用以在蝕刻期間對下方薄膜進 行此圖案的轉換。該光敏材料的圖案化通常包含了利用比
1298905 發明說明（3) 一 =影系統、經由光敏材料的十字標線（與相關光學） 路在放射源，#著再使用顯影劑將該光二 在使用負光阻的情況下)、或者非照 二射二域 阻的情況下）加以移除。A ♦ 、你优用正先 可使用多屛#冒 于為只現薄膜之表面特徵的蝕刻， 曰先罩。比方，如圖1 Α至1 C所示，含有使用習 你支影技術並具有圖荦2之伞％既Q I用 ⑽）層7的雙層3、與有機抗反射塗佈 4思 17用於薄膜4之I虫刻光罩，其中該本 曰、一罩圖案2係在薄膜4的主鈦刻步/利x 同的蝕刻步驟而轉換成ARC層7。 引利用不 在一個實施例中，使用τ —括人士人 氫⑻氣體、▲含氧⑻裔：：：種含有含氮⑻氣體、含 乾式顯影的方*。或者 ：ϋ以作為雙層光阻 (Ν)、氫〇〇、與氧(〇)。 /、體中可包含兩個以上的氮 ⑽3/〇2)為主要成分的化學：種以氨-氧 的方法。在另一個實於^予^口以作為雙層光阻乾式顯影 (ν2/η2/〇2)為主要成“ ’ ，口則^使用一種以氮-氫-氧 作業。或者，可添加或者αα_故輔，有機ΑΚ層的蝕刻 種化學品中的〇 。 本 氧化碳（C0)來取代前述兩 化碳⑽、：氧(0或)者；：處理氣體可包含氨(ΝΗ3)、-氧 ㈤)。藉由這=品田該處理氣體可進-步包含氦 3比1、甚至大於或等、^用，可產生縱寬比大於或等於 根據一個實施例；\ 、即縱寬比較高的表面特徵。 t處理室10、連結該電^之電聚處理系統1包括電 該診斷系統12盥電繁卢採=1Λ至1〇的診斷系統12、與連結 山處理室10的控制器14。該控制器14之
1298905 五、發明說明（4) 配置係為執行含有以上^ /〇2 > NH3/C0 . N2/H2/c〇 . NH^t/CO^Vf βΡΝΗ3/〇2 ' Νζ/Η2 法，藉以進行有機ARC層3 ^ 專）中至少一者的製程方 係為接收至少一個來_ \入 / 。此外，控制器1 4之配置 至少-個終點信號的後：理作；號、並進行該 終點。在所述的實祐 ^ 乂便準確地判定製程的 利用電漿來進行材料處理。將所^描繪的電漿處理系統1係 室。 電水處理糸統1可包括一蝕刻 根據圖3所描繪之杂 漿處理室10、基板支竿盆’電聚處理系統la可包括電 以及真空抽取系統3〇Γ基板25可=定有欲處理之基板Μ、 圓、戋者液曰_ _ ^ 板5 了為比方半導體基板、晶 U 次考液日日顯不态。電漿處理室丨〇之配 貼近基板25之表面的處理區域15 t :在 可離子化氣體或氣體混合物係透過氣體注 加以引人，並對其製程壓力進行調整。比方’，、直圖不） 統3。的節流作業可利用一控制機制(未圖示)來執Π二 預定的材料製冑，可利用電漿來產生特殊材料，並且/ = 者協助將材料由基板25的外露表面錢。而電漿處理系^ 1的配置乃可處理2 〇 〇 mm基板、3 〇 〇 mm基板、或任何尺寸、之 基板。 基板25可透過比方靜電夾緊系統而固定在基板支架2〇 上^再者，基板支架20更可包括比方冷卻系統，其係含有 循環式冷卻劑流，用以接收來自基板支架2〇的熱並與 熱月b父換系統（未圖示）進行熱能轉換，或者在加熱時、將
1298905
五、發明說明（5) 熱能由熱能交換系統轉換進來。再知 面氣體系統傳送至基板2 5的背面，以改=體可透過比方背 架2〇之間的氣隙熱傳導率。在溫度升言:基板25與基板支 統可利用於基板所需的溫度控制$能，二降低時，這類系 統可包含一雙區域的配氣系統，生中 方，背面氣體系 基板25的中心與邊緣之間獨立變化。在=的氣隙壓力可在 基板支架20、以及電衆處理室1〇之室；；：=例中’ h内之任何其他零組件中可包含加熱=電：處理糸J 阻式加熱元件或熱電加熱器/冷卻器。7疋 例如電 在圖3所示的實施例+，基板支架2 可㈣功率經此輕合至製程空間,5中的處：電3聚電比極方， 透過由RF產生器40、再經由阻抗匹配網路5〇而傳輸至基板 = 基板2〇產生RF電壓的電位偏差。該：F偏 加熱並激發電子、以形成並維持電漿的型態。在此 種配置方式中，該系統的操作有如反應性離子蝕刻（rie) ，反應器’其中該處理室與上層氣體注入電極係作為接地 表，。通常RF偏差值的頻率可在大約〇1MHz至大約i〇〇mHz 的範圍内。热悉本技藝者對於電漿處理的RF系統應相當了 解。 極 低 善， η型 或者，功率可在多重的頻率下施加於基板支架電 再者阻抗匹配網路5 0的作用係藉由反射功率的降 使RF功率在電漿處理室丨〇中轉換成電漿的情形獲得改 熟悉本技藝者對於匹配網路的價架構型態（例如L型、 T型等拓樸）與自動控制方法應相當了解。 an· 第13頁 1298905 五、發明說明（6) 真空抽取系統3 0可包括比方每秒抽取速度可達5 〇 〇 〇公 升（以上）的渦輪分子真空泵（TMP )、以及用以進行室壓節 流的閘閥。在習用的乾式電漿蝕刻法所使用的電漿處理裝 置中，通常採用每秒1 0 0 0至3 0 0 0公升的TMP。TMP對於低壓 處理而言相當有用，尤其是5 〇微托爾以下者。對於高壓處 理（亦即大約1 〇 〇微托爾以上）而言，則可使用機械式增壓 泵與乾式粗抽泵。再者，電漿處理室1 〇亦可結合一室壓監 測裝置（未圖示）。該壓力測量裝置可為比方MKS儀器公司 (麻州Andover)所生產之型號628B的商用Baratron絕對電 容式壓力計。 控制器1 4係包含了微處理器、記憶體、與數位I / 〇 瑋’可產生足以傳遞並啟動送往電漿處理系統1 a之輸入信 號、同時監控來自電漿處理系統1 a之輸出信號的控制電 屋。再者，控制器1 4可連接至RF產生器4 0、阻抗匹配網路 5 〇、氣體注入系統（未圖示）、真空抽取系統3 〇、以及背面 氣體傳送系統（未圖示）、基板/基板支架溫度測量系統 (未圖不）、與/或靜電夾緊系統，並與之交換資訊。比 方’儲存於記憶體内的程式可用以根據製程方法來啟動前 述電锻處理系統la之零組件的輸入，以便實行有機ARC層 的#刻方法。控制器1 4的範例之一係為De 11公司（德州
Austin)的DELL PRECISION WORKSTATION 610TM。 該診斷系統1 2可包括一光學診斷子系統（未圖示）。該 光學診斷子系統可包含一偵測器、例如（矽）光電二極體或 光電倍增管（PMT )，用以測量發射自電漿的光的強度。該
第14頁 1298905
衫斷系統1 2更可包括一光學濾波器，例如狹帶干涉渡波 器。在另一個實施例中，該診斷系統丨2至少可包含線性 CCD (電荷耦合元件）、c I D (電荷注入元件）陣列、與光散射 元件（例如光栅或棱鏡）等其中一者。此外，診斷系統丨2亦 可包括用以測量各種給定波長之光線的單色器（例如光栅 /偵測為系統）、或者用以測量光之光譜的光譜儀（例如具 有旋轉光柵者），比方如美國專利公報第5, 888, 337號所^ 述之裝置。 該診斷系統12可包括一高解析度的發光光譜（〇ES)感 測器，例如來自Peak Sensor Systeffls、或Verity
Instruments公司者。這種〇ES感測器具有寬廣的光譜，橫 f 了紫外光（U V)、可見光（v IS)、與近紅外光（N ；[ R)的光譜 等。其解析度接近1 · 4埃，也就是說，該感測器在2 4 〇至 1 0 0 0奈米之間共可收集5 550種波長。比方，該〇ES感測器 可裝配在高感測度的小型光纖訂-νκ —NIR光譜儀之上，使 其與20 48像素的線性CCd陣列互相整合。 該光譜儀接收了經由單一且成捆的光纖所傳送的光， 而由光纖輸出的光再利用固定光栅加以散射、以穿越線性 CCD陣列。與上述配置方式相同，經由光學真空窗口所發 射的光乃透過球面凸透鏡而集中於光纖的輸入端。各自特 別调整成給定光譜範圍⑼V、v丨s、與N丨R)的三個光譜儀形 成了製程處理室所使用的感測器。各光譜儀皆包含一獨立 的A/D轉換器。最後，依據所採用的感測器，每隔〇 · 1至 1 · 0秒可記錄完整的發射光譜。
1298905 五、發明說明（8) 在圖4所示的實施例中，其電漿處理 圖2或圖3之實施例者相似，且更 糸定？可與比方 …且二Κ Ϊ %系 糟以在圖2與圖3所描述 ί mi增加電聚密度、並且，或者改善電聚處 制器14可連接至磁場系統6。，藉以 設計與實現應相當了解。 有者對於鉍轉磁場的 施例中’其電衆處理系統ic可與比方 相似’且更可包含上層電極7〇，以使 =料透過阻抗匹配網路74、由RF產生器72加_合。通 书，把加於上層電極之RF功率的頻率可 的範圍内。此外，通常施加於下層電極之= 頻率可在0.1MHz至大約100龍2的範圍内。再者，控制哭“ 乃^妾至RF產生器72與阻抗匹配網路74，以便控制施:於 上層電極70的RF功率。熟悉本技藝者對於上層電極的設計 與實現應相當了解。 在圖6所示的實施例中，其電漿處理系統^可與比方 圖2或圖3之實施例者相似，且更可包含有感線圈8〇，藉此 可經由RF產生器82並透過阻抗匹配網路84來產生RF功率。 RF功率係從有感線圈80透過介電窗口（未圖示）而感應耦合 至電漿處理區域45。通常，施加於有感線圈8〇之評功率的 頻率可在大約10MHz至大約1 00MHz的範圍内。同樣地，通 常，加於爽頭電極之功率的頻率可在〇1MHz至大約1〇〇MHz 的範圍内。此外，亦可採用溝槽式的法拉弟遮板（未圖示）
第16頁 1298905 五、發明說明（9) 來降低有感線圈80遠電漿之間的電容耦合效應。再者，控 制為1 4乃連接至Rf?產生器82與阻抗匹配網路84，以便控制 施加於有感線圈8 0的R F功率。在另一個實施例中，有感線 圈8 〇可為『螺旋形』或『扁平形』線圈，並連接至變壓耦 合式電漿（TCP)反應器中的上述電漿處理區域15。熟悉本 技藝者對於感應耦合式電漿（丨cp)之來源、與變壓耦合式 電漿（T C P)之來源的設計與實現應相當了解。 或者，可利用電子迴旋共振法（ECR)來形成電漿。在 另一個實施例中，係利用螺旋波的發射來形成電漿。而在 又一個實施例中，則利用行進間的表面波來形成電漿。熟 悉本技藝者對於上述各種電漿的來源應相當了解。 在下述的討論中，提出了利用電漿處理裝置來進行有 機ARC層之蝕刻的方法。比方，該電漿處裝置可包含各種 元件，例如圖2至圖6及其組合所示者。 在一個實施例中，其有機ARC層之蝕刻方法係包含了 以N Ha / 〇2為主要成分的化學品。比方，其製程參數空間可 包括大約2 0至大約1 〇 〇 〇微托爾的室壓、流速範圍在大約5 〇 至大約lOOOsccm之間的NH3處理氣體、流速範圍在大約5至 大約lOOsccm之間的&處理氣體、範圍在大約5〇〇至大約 2000瓦之間的上層電極（例如圖5中的元件偏差值、 以及範圍在大約1 〇至大約5 〇 〇瓦之間的下層電極（例如圖5 中的元件20)RF偏差值。又，該上層電極之偏差頻率可在 大約0 · 1Μ Η z至大約2 0 0 Μ Η z、例如6 0 Μ Η z的範圍内。此外， 該下層電極之偏差頻率可在大約〇· 1 MHz至大約1 oomHz、例
第17頁 1298905 五、發明說明（ίο) 如2MHz的範圍内。 在第I巳例中提出了 一種利用電毁 如圖5所描述者來進行有機ARC層之㈣的方法m 討論的方法並不受限於此範例所提供的範圍=而’所 了：用以下之範例製程方法對有機ARC層進行表二出θ 之表面特徵的關鍵尺寸：室屋=100微托爾；付 ㈣m瓦；下層電冊功率，。瓦 之丄:= 速=36〇/36sccm ;電極7〇(見圖5)之下層表面與力體二 上之基板25的上層表面之間的電極間隔為6〇 ^ ^ 2 極溫度（比如圖5中的基板支架2〇 ) = 2〇;上層電 曰… (比如圖5中的電極7〇) = 6(TC ;室内牆溫度=5〇^ 度 中心/邊緣氮壓=1〇/35托爾；以及184秒的蝕刻時=面的舍 於包含20%的過蝕刻，由比方利用診斷系統12 曰 點偵測方法算起）。 沒彳丁之終 mv〇2 中心 im 上層殘餘报 155 nm 164 nm ±MCD 212 nm 202 nm 200 nm 286 nm CD腦直 + 1 nm + 0nm
表I 在表I與以下表格中’ PR表示光阻劑、而CD則係指關 鍵尺寸。該表格記述了例如ARC層14刻之後的殘餘光阻劑
1298905 五、發明說明（11) j度、ARC表面特徵之上層與底部 寸的偏差值等結果。此外，亦記述關鍵尺寸、、與該關鍵尺 據。該數據顯=了用以保持CD之製程的=邊緣之處的數 在另一個實施例中，製程化學品可進一步包含 e 。將f引亡製程可減低表面特徵之側牆粗糙度: 、、在一第二範例中，表π列出了利用以下之範例製程 j對有機ARC層進行蝕刻所獲得之表面特徵的關鍵尺寸·· 至壓=1 00微托爾；上層電極RF功率=1 2〇〇瓦；下層電極RF 功率=100瓦；關3/02/1^之處理氣體流速：=3 60/ 36/ 1 0〇 seem ;電極70(見圖5)之下層表面與基板支架20上之基板 2 5的上層表面之間的電極間隔為6 0公釐；下層電極溫度 (比如圖5中的基板支架2 0 ) = 2 0 °C ;上層電極溫度（比如圖5 中的電極7 0 ) = 6 0 °C ;室内牆溫度=5 0 °C ;背面的中心/邊 緣氦壓= 10/35托爾；以及168秒的蝕刻時間（相當於包含 1 8%的過蝕刻，由比方利用診斷系統1 2所進行之終點偵測 方法算起）。 5H3/〇2^e 中心 168 nm 171 nm 213 nm 208 nm 202 nm 201 nm + 7 nm + 6 nm 表Π
1298905
ARC声表』1 拉己述了例如ARC層钱刻之後的殘餘光阻劑厚度、 差ΛΛ Λ層與底部關鍵尺寸、與該賴尺寸的偏 ϊϋ:製程的成果。再者，表π之製程的相關記述 結果相類似。然、❿，⑽數據中指出氦的 減低表^特徵之則粗繞度（未圖示），使cd之耗損 運到取小。 在另一個實施例中，其有機ARC層之蝕刻方法可包含 以Ν,/Η^Ο2為主要成分的化學品。其製程參數空間可包括大 約20至大約1〇〇〇微托爾的室壓、流速範圍在大約5〇至大約 lOOOsccm之間的％處理氣體、流速範圍在大約5〇至大約 lOOOsccm之間的％處理氣體、流速範圍在大約5至大約丨〇〇 sc⑶之間的〇2處理氣體、範圍在大約5〇〇至大約2〇〇〇瓦之間 的上層電極（例如圖5中的元件70)RF偏差值、以及範圍在 大約10至大約5 0 0瓦之間的下層電極（例如圖5中的元件2〇) RF偏差值。 在一第三範例中，提出了一種利用電漿處理裝置、例 如圖5所描述者來進行有機ARC層之蝕刻的方法。然而，所 討論的方法並不受限於此範例所提供的範圍内。表丨丨j列 出了利用以下之範例製程方法對有機ARC層進行蝕刻所獲 4于之表面特徵的關鍵尺寸.室壓=1 〇 〇微托爾；上層電極r F 功率=1 2 0 0瓦；下層電極RF功率=1 〇 〇瓦；％ /h2 /〇2之處理氣 體流速= 1 0 0/ 3 0 0 / 3 6 sccm ;電極7〇(見圖5)之下層表面與基 板支架2 0上之基板2 5的上層表面之間的電極間隔為6 〇公
1298905
五、發明說明（13) ,下層電極溫度（比如圖5中的基板支架20) = 20 π ; ^極溫度（比如圖5中的電極70 ) = 60。〇;室内牆溫度=5〇曰 刻時;心，邊緣氦壓=1°/35托爾；以及150秒的钱 丄:間(相备於包含21%的過蝕刻，由比方利 所進行之終點偵測方法算起）。 糸、、此2 n2/h2/o2 中心 」 纖 177 nm 163 nm -h^CD 藤CD 273 nm 295 nm 289 nm 295 nm cd555 94 nm 100 nm 表m 表π ί亦顯示了製程的成果。 在另：個實施例中’製程化學品可 (He )。將氦引入製程可減低表 51 以關3/⑶或NH3/CO/〇2為主要成分的化學品。^ ^ 可包含氣…，其製程參數空間可包括：處=體亦 1 0 0 0微托爾的室壓、流速範圍扃+ S J υ至大、，、勺 心现固在大約50至大約10 間的NHS處理氣體、與流速範圍在大約5至 的CO處理氣體。當處理氣體中j 力 seem之門 至大約1〇〇SCCm之間的範圍内。3心2^空其流速係在大約5 或其他任何實施例之處理氣體含案丄的:匕實施例 匕股3有H e枯，其流速則在大約
1298905
至大約3 0 0s ccm之間的範圍内。上層電極（例如圖5中的元 件7 0 ) R F偏差值之範圍可在大約5 〇 〇至大約2 〇⑽瓦之間、'下 層電極（例如圖5中的元件2〇)RF偏差值之範圍可在大\ι〇 至大約50 0瓦之間，且該上層電極之偏差頻率可在大約 〇·1ΜΗζ至大約20 0MHz、例如60MHz的範圍内，而該下居 ，=差頻率可在大約α. 1MHz至大約1QGMHz、例如2mL的 第四範例中，提出了一種利用電漿處理裝置 在 例 如圖5所描述者來進行有機AR(：層之蝕刻的方法。= 纣淪的方法並不受限於此範例所提供的範圍内。 1 ”用以下之範例製程方法對有機ARC層進行蝕刻、1 之表面特徵的關鍵尺寸：室壓=2 00微托爾；上層電付 率= 1 20 0瓦；下層電極評功率=2〇〇瓦；題3/(：〇之 ^ 速= 30 0 /l00sccm ;電極7〇(見圖5)之下層表面盥 2 〇上之基板2 5的上層表面之間的電極間隔為6 公y反支木 電極溫度U匕如圖5中的基板支架2〇)=2(rc ; 極;^ (比如圖5中的電極70) = 6(rc ;室内牆溫度= 5〇t電北極^度 中心/邊緣氦壓=1 0/35托爾；以及i 8〇秒的蝕刻時二。 ΝΗ,/CO 分SI 雜 『酿 62 nm 68nm PR 深 598 nm 589 nm ^SCD 161 nm 154 nm -2 nm -10 nm
表IV 在表IV中’IL厚度指的是雙層光罩之上層的厚度（亦
第22頁 1298905 五、發明說明（15) 即圖1A至C之光敏層3的厚度）、”深度指的是雙層光罩之 下層的厚度（亦即抗反射塗佈（ARC)47的厚度）、而底部⑶ 指的是上層光敏圖案經由蝕刻作業轉換至下層ARC層之後 的底部表面特徵的關鍵尺寸、至於CD偏差值則指ARC層被 蝕刻前之光敏層的底部表面特徵的關鍵尺寸與ARC層被蝕 刻後之ARC層的底部表面特徵的關鍵尺寸之間的差^。此 外，亦記述了分離的表面特徵（亦即較寬大的表面特徵間 隔)與套疊的表面特徵（亦即較貼近的表面特徵距離）兩^ 的相關數據。該數據顯示了用以保持CD之製程的成果， 別是對於縱寬比大於或等於約3 、甚至大於或 / 比1的表面特徵。、 在一第五範例中，提出了一種利用電漿處理裝置、 如圖5所描述者來進行有機ARC層之蝕刻的方法。然而， 討論的方法並不受限於此範例所提供的範圍内。表v 了利用以下之範例製程方法對有機ARC層進行蝕刻^獏… 之表面特徵的關鍵尺寸：室壓=2〇〇微托爾；上層 =付 率= 1 20 0瓦；下層電極RF功率=2〇〇瓦；NH3/C〇之處理$ ^ 速=2 50 / 1 5 〇3(：(：111;電極70(見圖5)之下層表面與基1加/瓜 20上之基板25的上層表面之間的電極間隔為6〇公釐；木 電極溫度（比如圖5中的基板支架2 〇 ) =2 〇 °C ;上層=極、、w二 (比如圖5中的電極70 ) = 6 0。(：；室内牆溫度=：50。(：；北”&嚴又 中心/邊緣氦壓=1 0/35托爾；以及2 40秒的蝕刻時^。、
第23頁 1298905
NH/CO 分SI s IL駿 93 nm 100 nm 696 nm 643 nm JESK CD 171 nm 174 nm CD^E ~ 7 nm __6 nm
表V mA ^表V I，IL厚度指的是雙層光罩之上層的厚度（亦即 圖1A至C之光敏層3的厚度）、pR深度指的是雙層光罩之下 =厚度（亦即抗反射塗佈（胤）層7的厚度）、而底部⑶指 層光敏㈣經由㈣作t轉換至下層ARC層之後的 ^表面特徵的關鍵尺寸、至於CD偏差值則指arc層被蝕 :敏層的底部表面特徵的關鍵尺寸與ARC層被蝕刻 後之AR(^層的底部表面特徵的關鍵尺寸之間的差距。此 «S亦太°己^ 了分離的表面特徵（亦即較寬大的表面特徵間 = ) /、套疊的表面特徵（亦即較貼近的表面特徵距離）兩者 士目關數據。該數據更進一步顯示了用以保持CD之製程的 =果，特別是對於縱寬比大於或等於約4. 5比丨的表面特 在一第六範例中’提出了一種利用電漿處理裝置、例 如圖4所描述者來進行有機ARC層之蝕刻的方法。然而，所 討論的方法並不受限於此範例所提供的範圍内。表νι列出 了利用以下之範例製程方法對有機ARC層進行蝕刻所獲得 =表面特敛的關鍵尺寸：室壓=1 00微托爾；下層電極RF功 瓦；nh3/〇2/c〇 之處理氣體流速=200 / 1 0 /5〇3(：〇111 ;處 理至1〇之上牆的下層表面（見圖4)與基板支架2〇上之基板
1298905 五、發明說明（17) 2 5的上層表面之間的電極間隔為4 7公董，下層電極溫度 (比如圖4中的基板支架2 0 ) = 40 °C ;處理室之上牆溫度=60 °C ;室内牆溫度=40 °C ;背面的中心/邊緣氦壓=10/40托 爾；以及1 40秒的蝕刻時間（包括1 5%的過蝕刻）。 呵含OE) 1:5 1:3 1 ： 1.5 麵 CD C/E 158/158 nm 156/158 nm 162/155 nm CD趟直C/E -5/ -5 nm -3/-1 nm +2/-5 nm C/E 79/88 nm 擺 C/E -71/-62 nm mv〇2 1:5 1:3 1 ： 1.5 麵 CD C/E 179/158 nm 173/169 nm 178/170 nm CDj&Mfi C/E +16/+12 nm +14/+10 nm +16/+10 nm J^PR 纖 C/E 96/110 nm 擺 C/E -54/-40 nm nh/co/o2 1:5 1:3 1 ： 1.5 CD C/E 164/160 nm 164/159 nm 165/159 nm CD纖直C/E +4/-3 nm +5/0 nm +3/-1 nm 麗 C/E 103/110 nm 上層PR擺C/E -47/-40 nm
表VI
在表VI中，列出了上述所指之化學品（亦即nh3/co/o2) 在三種不同表面特徵間隔（或間距）之下的結果，也就是表 面特徵的寬度對間隔比為1 : 5、1 : 3、與1 : 1. 5。所列出 者包含了基板中心與邊緣（C/E)的結果，其中底部CD指的 是上層光敏圖案經由蝕刻作業轉換至下層ARC層之後的底
第25頁 1298905 五、發明說明（18) 部表面特徵的關鍵尺寸、CD偏差值則指ARC層被蝕刻前之 光敏層的底部表面特徵的關鍵尺寸與ARC層被蝕刻後之AR(： 層的底部表面特徵的關鍵尺寸之間的差距、上層PR殘餘指 的是AR C層被蝕刻後之上層光敏層的厚度、而上層pr耗損 指的是A R C層被餘刻後上層光敏層所殘餘的厚度。 圖V I亦顯示了兩種其他化學品的結果，亦即包含& % 過钕刻之純氨（關3)化學品、與包含了 15%過蝕刻之ΝΗ3/〇2化 學品。在前述的化學品中，其製程方法乃與NH3/c〇/〇2者2類 似，除了下層電極RF功率= 5 0 0W、NH3之處理氣體流速=4〇〇、 seem(無C0與Ο?的流速）、以及9〇秒的蝕刻時間（包括35%的 過餘刻）之外。再者，在後面的化學品中，其製程方法乃 與NH3/co/〇2者類似，A之處理氣體流速= 2〇sccm(無⑶的流 速）、以及135秒的蝕刻時間（包括2〇%的過蝕刻）之外。如L 表所不，在使用純氨的情形下，CD偏差值較低，正好符 合需求；然而，在ARC層的蝕刻期間，底部表面特徵之處 有較為明顯的殘留情形發生。相反地，當製程化學品中添 加了 ％時，於底部表面特徵之處所形成的殘留已被移除· 不過CD偏差值較大。然而，當製程化學品中添加了％與⑶ 時’不但底部表面特徵之處所形成的殘留被移除了，而且 CD驗值”得較低（如同使用純氨的情形）。 :般::’餘刻時間可利用實驗設計（D0E)的技巧加 以決疋，然而，亦可利用終點债測方法來加以決定。一種 可能的終點預測方法係監測一部分由電漿區域所發射之光 的光譜，並在電聚的化學性質因ARC層之姓刻接斤近^完射成之先
1298905 五、發明說明（19) 且接觸到下方的材料膜而發生變化時，予以指#。比方， ，以扣不知種變化的光譜包含了波長為387. 2nm(CN)的部 :，並且可使用光學放射光譜法（0ES)來進行測量。當對 2於這些頻率的發射等級穿過一指定門檻（例如降至零左 ，者乓加至一特定等級之上）時，可視為終點的完 ^二，、他可提供終點資訊的波長亦可被使用。此外，亦可 传* ^ :間、以將過敍刻時期納入，其中該過姓刻時期 的2刻製程啟始與相關終點伯測方法的時間點間之時間 的为數（亦即1至100%)所組成。 季秘η據本發明之一個實施例’顯示了在電漿處理 =、ίΓ闻 的抗反射塗佈（arc)層進行姓刻之方法 序4°° 一開始，係在41°之中將處理氣體引入 體Τ:右H，其中該處理氣體包含了含有氮⑷的氣 ;氧：：：(，的氣體、與含有氧⑻的氣體。比方，該處 =包含雙分子氮u2)、雙原子氫（η2)、與雙 ^理乳 理r可包含氨⑽3)、與-氧化 二乂處理氣體可包含氨（關3)、一氧化碳(co)、盘氧 (Λ。Ϊ者二該處理氣體可包含雙分子氮⑷、雙原子氫 二：氧化碳(⑶)。又或者，該處理氣體^ 在4 2 0中’電漿係利用t匕方圖2至圖6所述的任一 形成及其組合的系統…電漿處理系統中的處理氣體所
第27頁 1298905 五、發明說明（20) 將|43〇中，包含ARC層之基板係暴露在42〇所形成的電 經過第一時間週期後，、结束了步驟4〇〇。比方， =二基板暴露在電襞的期間、即第-時間週期，通 層所需之蝕刻時間、或者光阻圖案轉換至arc層 c所指定。一般而言’光阻圖案經由arc層之厚 二轉換所需之第一時間週期是事先預定的。或者，第 】間週期之後更可增加一第二時間週期、或過蝕刻時間 二如上所述，過蝕刻時間可包含時間的純，例如第 I的1至1〇〇% ’並且，此過钱刻時間亦可包含超 出〜點偵測方法之外的蝕刻延長作業。 =8係根據本發明之另—個實施例，顯示了在電漿處 =、，·先的基板上、形成用以蝕刻薄膜之雙層光罩的方法。 2法係如流程圖50 0所說明’首先在51〇中於基板上形成 f膜。該薄膜可包含-氧化物層、例如二氧化石夕（Si〇2)， 二利用各種不同的製程加以形成，包括化學氣相沉積 在52 0中，該基板上形成了覆蓋在該薄膜之上的抗反 鈒二佈（ARC)層。該ARC層可為比方利用習用技術、例如旋 轉塗佈系統所形成之有機ARC層。 在5 3 0中，該基板上形成了覆蓋在該ARC層之上的光阻 。該光阻膜可利用習用技術、例如光阻劑旋轉塗佈系 j來加以形成。該圖案可利用習用技術、例如步進微影系 、、先、以及顯影劑而形成於光阻膜之中。 在540中，該光阻圖案係被轉換至ARC層之上、以形成
第28頁 1298905 五、發明說明（21) 雙層光罩。圖案的轉換乃利〜 該蝕刻製程係在電漿處理系弋蝕刻技術而元成，其中 之氣體、含有氫（H)之氣體Ϊ與含有利用2 2有氮⑻ 子氧(〇2)。或者，H處r氣體可包含氨⑽3)、與雙5 子峰、與雙原以體D含雙分子氮(…雙;原 (，、與-氧化碳(C。)或者該= (NL)、一 t仆# rrn、 邊恩理乳體可包含氨 人彡八^ (、與氧（〇2) °或者，該處理氣1 含雙分子氮U2)、雙原子氫(H盘一氧=乳體可包 者，該處理氣體可進一 H、虱化妷（co)。又或 芡包含虱（He)。電漿#利用α丄 2至圖6所述的任一糸絲这甘4人a# κ你和用比方圖 系統中的處理氣體=志系統’而由電激處理
所形成的電漿之中。具ARC層之基板暴露在電聚U;；在 即第一時間週期，通常係由ARC層所需之钮刻時間H 光阻圖案轉換至ARC層所需之時間所指定。一般而言= 阻圖案2由ARC層之厚度進行轉換所需之第一時間週期是 事$預定的 '然而，通常第-時間週期之後更可增加一疋第 y時I，期、或過蝕刻時間週期。如上所述，過蝕刻時間 可包含時間的分數，例如第一時間週期的i至1〇〇%，並曰 且此過餘刻時間亦可包含超出終點偵測方法之外的颠 延長作業。 』蚀到 雖然上文僅描述了幾個有關本發明的實施例，麸 =本技藝者將可輕易了解，這些實施例在内容不離；本發 曰之新穎說法與優點的情況下，可以有許多的變化。因
第29頁 1298905
第30頁 1298905 圖式簡單說明 五、【圖式簡單說明】 在附圖中： 圖1 A、1 B、與1 C顯示了薄膜圖案蝕刻之習用製程的示 意圖， 圖2係根據本發明的一個實施例，顯示了電漿處理系 統的簡化示意圖； 圖3係根據本發明的另一個實施例，顯示了電漿處理 系統的示意圖；
圖4係根據本發明的另一個實施例，顯示了電漿處理 糸統的不意圖， 圖5係根據本發明的另一個實施例，顯示了電漿處理 糸統的不意圖， 圖6係根據本發明的另一個實施例，顯示了電漿處理 糸統的不意圖， 圖7係根據本發明的一個實施例，顯示了在電漿處理 系統之基板上進行抗反射塗佈（ARC)層之蝕刻的方法；以 及
圖8係根據本發明的另一個實施例，顯示了在基板上 形成用以蝕刻薄膜之雙層光罩的方法。 元件符號說明： 1〜電漿處理系統 1 a〜電漿處理系統 1 b〜電漿處理系統
第31頁 1298905 圖式簡單說明 1 c〜電漿處理系統 Id〜電漿處理系統 1 0〜電漿處理室 1 2〜診斷系統 14〜控制器 1 5〜處理區域 2〜圖案 2 0〜基板支架
2 5〜基板 3〜光敏層 3 0〜真空抽取系統 4〜薄膜 40〜RF產生器 4 0 0〜程序
410〜引入處理氣體 42 0〜形成電漿 430〜暴露基板 45〜電漿處理區域 5〜基板 50〜阻抗匹配網路 5 0 0〜程序 5 1 0〜形成薄膜 5 2 0〜形成ARC層 5 3 0〜形成光阻圖案
第32頁 1298905 圖式簡單說明 540〜將光阻圖案轉換至ARC層 6〜雙層光罩 6 0〜磁場系統 7〜有機抗反射塗佈（ARC)層 7 0〜上層電極 72〜RF產生器 7 4〜阻抗匹配網路 80〜有感線圈 82〜RF產生器 8 4〜阻抗匹配網路
第33頁

Claims (1)

  1. 修正
    1298905 案號92〗3fifun 六、申請專利範圍 1 · 種在電蒙處理糸統之基板上於有機抗反射塗佈 C ARC )層钱刻一特徵部的方法，包含： | &正 引入含有&、&、〇2及C0的處理氣體； ^丨7〇4/日4充 利用該電漿處理系統中的該處理氣體形成電漿 將具有該ARC層之該基板暴露在該電漿中。 以及 η Μ 2 ·如申請專利範圍第1項的在電漿處理系統之基板上I 進行抗反射塗佈（ARC)層之钱刻的方法，其中該處理氣體更1 含有氦。 3. 如申請專利範圍第1項的在電漿處理系統之基板上^ 進行抗反射塗佈（ARC)層之蝕刻的方法，其中將具有該ARC 層之該基板暴露在該電漿中係在第一時間週期内實行。 i..C 4. 如申請專利範圍第3項的在電漿處理系統之基板上 進行抗反射塗佈（A R C )層之餘刻的方法，其中該第一時間週 期係由終點偵測方法加以決定。 ％ 5·如申請專利範圍第4項的在電漿處理系統之基板上f 進行抗反射塗佈（ARC)層之姓刻的方法，其中該終點偵測方 法包含了光學放射光譜法。 6·如申請專利範圍第3項的在電漿處理系統之基板上 進行抗反射塗佈（ARC )層之蝕刻的方法，其中該第一時間週 期係對應於該ARC層之蝕刻時間，並延長了 一第二時間週 期。 7 ·如申清專利範圍第6項的在電漿處理系統之基板上 進行抗反射塗佈（A R C)層之蝕刻的方法，其中該第二時間週 期係為該第一時間週期的一小部份。
    第34頁 1298905
    用以蝕刻薄膜之雙層光罩的方 案號 92136540 六、申請專利範圍 8. —種在基板上形成 法，包含·· 在該基板上形成該薄模· 在該薄膜上形成_有Λ ’ 在該ARC層上形成―、抗反射塗佈（ARC)層； 利用含有N2、H2、〇及^圖案；以及 由該ARC層之電漿蝕刻、I 的處理氣體，將該光阻圖案藉 9. 如申請專利範圍第:專換至該ARC層之上。 膜之雙層光罩的方法，发 員的在基板上形成用以蝕刻薄 10·如申請專利範園亥處理氣體更含有氦。 膜之雙層光罩的方法，复T項的在基板上形成用以蝕刻薄 期内實行。 /、中該ARc層之蝕刻係在第一時間週 11·如申請專利範jfi楚，n = 聲膜之雙層光罩的方法， 項=在基板上形成用以蝕刻 測方法加以決定。 ^ δ亥第一時間週期係由終點偵 12·如申請專利範ifj楚Ί ·| ^丄 薄膜之雙層光罩的方法 、、基板上形成用以蝕刻 放射光譜法。去’其中該終點谓測方法包含了光學 13·如申請專利範囹隹，Λ u丄 薄膜之雙層光罩的方法，豆兮第f ^板上形成用以蝕刻 ARC層之蝕刻時間，並征〃弟一蚪間週期係對應於該 如申請專利么長第了 13一/= 薄膜之雙層光罩的方法，直中該二^上形成用以蝕刻 時間週期的一小部份。^ X 一守間週期係為該第一 1298905 修正 曰 i 號 9213654Π 六、申請專利範圍 1 5 · —種在基板上進行有機抗反射塗佈（ARC )層之蝕刻 的電漿處理系統，包含： 一電漿處理室，用以輔助電漿藉由處理氣體而形成； 以及 控制為，連接至該電漿處理室，其配置係為利用該 處理氣體來實行製程方法，纟中該處理氣體包含了 ν2、η2、〇2 及⑶。 @如申請專利範圍第15項的在基板上進行抗反射塗 布（j t層之蝕刻的電漿處理系統，其中該系統更包含一連 接至該電漿處理室、並連接至該控制器的診斷系統。 1 7 ·如申睛專利範圍第1 6項的在基板上進行抗反射塗 1 之名虫刻的電装處理系統，其中該診斷系統之配置 係為1接收發射自該電漿之光的信號。 你ί μ如申請專利範圍第1 5項的在基板上進行抗反射塗 氦。 θ之蝕刻的電漿處理系統，其中該處理氣體更含有 佈（Α^·)展如申請專利範圍第16項的在基板上進行抗反射塗 該ARC声二ΐ蝕刻的電聚處理系統，其中該控制器使得具有 2〇9 ϋ亥基板暴露在該電漿中達第一時間週期之久。 佈（ARC);如申請專利範圍第19項的在基板上進行抗反射塗 由該診斷=虫刻的電漿處理系統’其中該第—時間週期係 2工|承統所判定之終點偵測方法加以決定。 佈（ARC) /申請專利範圍第20項的在基板上進行抗反射塗 曰之餘刻的電漿處理系統，其中該診斷系統包含了
    第36頁 1298905 修正
    _92136Β4Π 六、申請專利範圍 一光學放射光譜法的裝置。 22如申請專利範圍第19 佈URC)層之餘刻的電襞處理系統， 進仃抗反射塗 對應於該ARC層之蝕刻時間，並 ^二二弟—苻間週期係 23.如申請專利笳m筮99 s Γ 一弟—時間週期。 号〜乾圍弟22項的在基板上進耔 佈（ARC)層之蝕刻的電漿處理系統，直中該丁抗反射塗 為該第一時間週期的一小部份。η ^ —盼間週期係 24· —種在電漿處理系統之基板上進行 佈URO層之高縱寬比表面特徵蚀刻的方法’包钱人抗反射主 引入含有氨（〇3)及一氧化碳（C〇)的處理氣^ 在該電漿處理系統中藉由該處理氣體形成電漿；以及 將具有該ARC層之該基板暴露在該電聚中，其7中該高縱 寬比表面特徵係縱寬比大於或等於約3比丨者。 25.如申請專利範圍第24項的在電漿處理系统之基板 上進行抗反射塗佈（ARC)層之高縱寬比表面特徵蝕刻的方 法，其中該處理氣體更含有氦。 X 2 6·如申請專利範圍第2 5項的在電漿處理系統之基板 上進彳亍抗反射塗佈IA R C)層之咼縱寬比表面特徵钱刻的方 法，其中氦的流速範圍係在大約5至大約3 0 0 Sccm之"間。 27.如申請專利範圍第24項的在電漿處理系統之基板 上進行抗反射塗佈（ARC)層之高縱寬比表面特徵钱刻的方 法，其中將具有該ARC層之該基板暴露在該電漿中係在第一 時間週期内實行。 28·如申請專利範圍第27項的在電漿處理系統之基板
    第37頁 1298905
    __案號 92136540 六、申請專利範圍 上進行抗反射塗佈（A R C )層之焉縱寬比表面特徵餘刻的方 法，其中該第一時間週期係由終點偵測方法加以決定。 29·如申請專利範圍第28項的在電漿處理系統之基板 上進行抗反射塗佈（ARC)層之高縱寬比表面特徵蝕刻的土方反 法’其中该終點偵測方法包含了光學放射光譜法。、 3 0·如申請專利範圍第2 7項的在電漿處理系統之其板 上進行抗反射塗佈（ARC )層之高縱寬比表面特徵蝕刻的方 法，其中該第一時間週期係對應於該ARC層之蝕刻時間，二 延長了一第二時間週期。 s 亚 31·如申請專利範圍第3 0項的在電漿處理系統之基板 上進行抗反射塗佈（ARC)層之高縱寬比表面特徵蝕刻的"方 法，其中該第二時間週期係為該第一時間週期的一小 份。 3 2·如申請專利範圍第2 4項的在電漿處理系統之基板 上進行抗反射塗佈（ARC)層之高縱寬比表面特徵蝕刻的"方 法，其中NH3的流速範圍係在大約5〇至大約1〇〇〇%^之間。 33·如申請專利範圍第32項的在電漿處理系統之^板 上進行抗反射塗佈（ARC)層之高縱寬比表面特徵蝕刻的&方 法’其中co的流速範圍係在大約5至大約3〇〇sccni之間。 34· 一種在基板上形成用以蝕刻薄膜之雙層光罩的 法，包含： 在該基板上形成該薄膜； 在該薄膜上形成一有機抗反射塗佈（ARC)層； 在該ARC層上形成一光阻圖案；以及 1298905 _案號 92136540_年月日 修正 六、申請專利範圍 利用含有氨（NH3)及一氧化碳（C0)的處理氣體，將該光 阻圖案藉由該ARC層之高縱寬比表面特徵的電漿蝕刻法而轉 換至該ARC層之上，其中該高縱寬比表面特徵係縱寬比大於 或等於約3比1者。 、 35·如申請專利範圍第34項的在基板上形成用以蝕刻 薄膜之雙層光罩的方法，其中該處理氣體更含有氦。 ^ 36.如申請專利範圍第35項的在基板上形成用以蝕刻 薄膜之雙層光罩的方法，其中氦的流速範圍係在大約5至 約3 0 0 s c c m之間。 “ 37.如申請專利範圍第34項的在基板上形成用以蝕刻 薄膜之雙層光罩的方法，盆中号τ A R r 十丨〆上 + J力& 中》ARC層之蝕刻係在第一時 週期内貫行。 上形成用以蝕刻 週期係由終點偵 3 8.如申請專利範圍第3 7項的在基板 薄膜之雙層光罩的方法，其中該第一時間 測方法加以決定。 39.如申睛專利範圍第38項的 薄膜之雙層光罩的方法，其中 开=以钮刻 放射光譜法。 <、、.、，、占偵測方法包含了光學 40·如申請專利範圍第37項的A其祐μ r二、 薄膜之雙層光罩的方法，其中哼=:成用以蝕刻 ARC層之Μ時間，並延長了 /間週期係對應於該 41·如申請專利範圍第40項的扁其祐μ γ々 薄膜之雙層光罩的方法，其中^在^ 2上形成用以蝕刻 時間週期的一小部份。 ^乐一牯間週期係為該第一
    第39頁 1298905 __皇號 9213654.(1___年 $ 日 六、申請專利範圍 —42.如申請專利範圍第34項的在基板上形成用以蝕刻 薄膜之雙層光罩的方法，其中關3的流速範圍係在大約5〇至 大約1 0 0 0 s c c m之間。 ^ 43.如申請專利範圍第42項的在基板上形成用以蝕刻 2之雙層光罩的方法’其中c〇的流速範圍係在大約5至大 約3 0 0 sccm之間。 * 4^· 種在基板上進行有機抗反射塗佈（ARC)層之高縱 表面特徵蝕刻的電漿處理系統，包含·· - ί Ϊ理室’用以辅助電漿藉由處理氣體而形成；以及 氣體來i行Ϊ Ϊ至該電漿處理室，其配置係為利用該處理 (C0)，直二:方法，該處理氣體含有氨（ΝΗ3)及一氧化碳 1者。/、 尚縱寬比表面特徵係縱寬比大於或等於約3比 佈(ARC)層之：專：範圍第44項的在基板上進行抗反射^ 該系結曰1縱見比表面特徵蝕刻的電漿處理系統，其 的診斷系=I連接至讜電漿處理室、並連接至該控制i 佈U: : 二申，上利範圍第4 5項的在基板上進行抗反射, 該診斷系：之:置見 47.如由妹接收發射1該電漿之光的信號。 佈(ARC)層之明比乾圍第44項的在基板上進行抗反射3 該處理氣體更含有見氦 特徵餘刻的電漿處理系統，其 曰 修正 ARf )層之高縱寬比表面特徵蝕刻的電漿處理系統，其中 乱的^速範圍係在大約5至大約3〇〇sccm之間。 佈專利範圍第44項的在基板上進行抗反射塗 / l阿縱寬比表面特徵蝕刻的電漿處理系統，其中 =^制态使得具有該ARC層之該基板暴露在該電漿中達第一 時間週期之久。 广申專利範圍第49項的在基板上進行抗反射塗 一/之高縱寬比表面特徵蝕刻的電漿處理系統，其中 A f日守間週期係由該診斷系統所判定之終點偵測方法加 以決定。 g如申j專利範圍第50項的在基板上進行抗反射塗 1从ilf /μ之兩縱寬比表面特徵蝕刻的電漿處理系統，其中 办峤糸、、先包含了 一光學放射光譜法的裝置。 佈Λ中^專命利範圍第49項的在基板上進行抗反射塗 / 间縱見比表面特徵蝕刻的電漿處理系统，直中 k間週期係對應於該ARC層之 t延/了 第二時間週期。 Ί亚延長了 53.如申請專利範圍第44項的在美祐卜w ^ 佈⑽）層之高縱寬比表面特徵钱刻的土電漿射塗 的流速範圍係在大約5。至大約10。心：;:糸統，其中 佈Λ申Λ專Λ範Λ第Γ項的在基板上進行抗反射塗 μ )層之同縱見比表面特徵蝕刻的電漿處理会&甘由 C0的流速範圍係在大約5至大約3 0 0 sccm之間。糸統，其中 55· —種在電漿處理系統之基 運订有機抗反射塗
    第41頁 l2989〇5
    饰（ARC)層之表面特徵蝕刻的方法，包含： 體；引入含有氨(關3)、-氧化碳(C0)、及氧(〇2)的處理氣 ^在"亥電漿處理系統中藉由該處理氣體形成電漿；以及 將具有該ARC層之該基板暴露在該電漿中。 6 ·如申請專利範圍第5 5項的在電漿處理系統之基板 上進行抗反射塗佈（ARC )層之表面特徵蝕刻的方法，其中該 處理氣體更含有氦。 〃
    5 7·如申請專利範圍第5 5項的在電漿處理系統之基板 上進行抗反射塗佈（ARC)層之表面特徵蝕刻的方法，其中 NHS的流速範圍係在大約50至大約10〇〇sccm之間、〇2的流速 範圍係在大約5至大約1 〇 〇 sccm之間、而⑶的流速範圍則在 大約5至大約3 0 0 s c c m之間。 5 8·如申請專利範圍第5 6項的在電漿處理系統之基板 上進行抗反射塗佈（ARC)層之表面特徵姓刻的方法，其中氦 的流速範圍係在大約5至大約3 0 0 s c c m之間。 5 9 ·如申請專利範圍第5 5項的在電漿處理系統之基板 上進行抗反射塗佈（A R C )層之表面特徵餘刻的方法，其中將 具有該ARC層之該基板暴露在該電漿中係在第一時間週斯内 實行。 60·如申請專利範圍第59項的在電漿處理系統之基板 上進行抗反射塗佈（ARC)層之表面特徵蝕刻的方法，其中該 第一時間週期係由終點偵測方法加以決定。 Λ 61.如申請專利範圍第項的在電漿處理系統之基板
    第42頁 1298905 _案號 9213fi!U0 六、申請專利範圍
    上進行抗反射塗佈（ARC)層之表面特徵蝕刻的方法，其中兮 終點偵測方法包含了光學放射光譜法。 ’、〜 62·如申請專利範圍第59項的在電漿處理系統之基板 上進行抗反射塗佈（ARC)層之表面特徵蝕刻的方法，其中兮 第一時間週期係對應於該ARC層之蝕刻時間，並延長/了 _ = 二時間週期。 、弟 6 3·如申請專利範圍第6 2項的在電漿處理系統之基板 上進行抗反射塗佈（ARC)層之表面特徵蝕刻的方法，其 第二時間週期係為該第一時間週期的一小部份。 ^ 64， 一種在基板上形成用以蝕刻薄膜之雙層光罩的方 法，包含： 在該基板上形成該薄膜； 在該薄膜上形成一有機抗反射塗佈（ARC)層； 在該ARC層上形成一光阻圖案；以及 利用含有氨（NH,)、一 # rm、 π π “、 虱化石反（C0)、及氧（02)的處理裔 體，將該光阻圖案藉由^ 一 °亥arc層之表面特徵的電漿钱刻 轉換至該ARC層之上。 $ -1床而 .π.::請專利範圍第64項的在基板上形成用以钱刻 涛Ί又fi罩的方法，其中該處理氣體更含有氦。 ! ί專利範圍第64項的在基板上形成用以蝕刻 ::二：罩的方法，其中㈣3的流速範圍係在大約5〇至 大約1 OOOsccm之間、〇〇的、士、古々斤m ^ 2的机速乾圍係在大約5至大約1 0 0 s c c in之間、而C 0的流遠給围日丨^^ I “圍則在大約5至大.約3〇〇SCCm之
    1298905
    薄膜之雙層光罩的方法，1 1、的在基板上形成用以蝕刻 Μ 號 92136540 六、申請專利範圍 6 7.如申請專利範圍輦5 約3 0 0 s c c m之間。 氮的〃,L速範圍係在大約5至大 6 8· 如申請專利笳ifj镇β = 薄膜之雙層光罩的方法，其中^^在^基板上形成用以蝕刻 週期内實行。 、μ 曰之蝕刻係在第一時間 6 9·如申請專利範圍第β只仏—讨 薄膜之雙層光罩的方法，直中嗜第一 Ί =上形成用以蝕刻 測方法加以決定。 〃、^弟τ間週期係由終點偵 I 薄《Λ0·雔ΐ申請專利範圍第69項的在基板上形成用以㈣ 放射光譜法。 -中。亥終點谓測方法包含了光學 貨hJ1德如申請專利範圍第68項的在基板上形成用以姓判 溥膑之雙層光罩的方，直中 ^用以敍刻 ARC層之蝕列日^ :中。亥弟日守間週期係對應於該 蝕刻日守間，並延長了一第二時間週期。 薄膜7么：Π專利範圍第71項的在基板上形成用以姓刻 士、 又曰光罩的方法，其中該第二時間週期俜為兮 時間週期的一小部份。 m糸為s玄弟一 7 3. 種在基板上進行有機抗反射塗佈（a R c);夕本二 特徵蝕刻的電漿處理系統，包含： ）層之表面 以及一電漿處理室，用以輔助電漿藉由處理氣體而形成； 處理Ϊ接至該電聚處理室，其配置係為利用該 ”體來貝仃衣程方法，而該處理氣體含有氨（ΝΗ 3 ^ 一
    第44頁 1298905 一月 修正 曰 案號 9213654D 六、申請專利範圍 氧化碳（co)、及氧（〇2)。 74·如申請專利|| jf篦7 q s A 佈（A R C )層之表面特徵1圍/=項的在基板上進行抗反射堂 包含-連接至該電漿處二的電漿處理系統，其中該系統更 統。 至、並連接至該控制器的診斷系 佈（A t /之申圍Λ7 4項的在基板上進行抗反射塗 μ ^ ^ # ^ ^5 ^ ^ ^ ^ " ^ #耵自5亥電漿之光的信號。 佈（ARC)層之表面特^圍第73項的在基板上進行抗反射塗 體更含有氕。 、 一的電漿處理系統，其中該處理氣 佈（ARC)層之表面特#^^圍第項的在基板上進行抗反射塗 II ® Λ ^5〇Ϊλ έ； 0 〇f ^ 4 J ^ tNH3 ^ ^ 在大約5至大約m二：°= f、〇2的流速範圍係 大約30〇sccm之間。 間、而⑶的流速範圍則在大約5至 佈（ARC) /之HiT乾圍第76項的在基板上進行抗反射塗 範圍俜二的1: 刻的電漿處理系統，其中氦的流速 犯圍係在大約5至大約3〇〇sccni之間。 =具有籠層之該基板暴露在該電漿中達第一。 8〇.如申請專利範圍第79項的在基板上進行抗反射塗 mm 第45頁 1298905 修正 " ^^92136540 六、申請專利範圍 佈（ARC)層之矣 間週期係由上"1 人面&特徵餘刻的電漿處理系統，其中該第一時 81如4衫斷系統所判定之終點偵測方法加以決定。 佈（ARC)層°申請專利範圍第80項的在基板上進行抗反射塗 統包含了曰一之表面特徵钱刻的電漿處理系統，其中該診斷系 一光學放射光譜法的裝置。 佈（ARC)厣甲請專利範圍第79項的在基板上進行抗反射塗 門 〃9之表面特徵蝕刻的電漿處理系統，其中該第一時 ^ J係對應於该A R C層之儀刻時間，並延長了一第二時間 週期。 一
    第46頁
TW092136540A 2002-12-23 2003-12-23 Method and apparatus for bilayer photoresist dry development TWI298905B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US43528602P 2002-12-23 2002-12-23
US48323403P 2003-06-30 2003-06-30
US48323503P 2003-06-30 2003-06-30

Publications (2)

Publication Number Publication Date
TW200501225A TW200501225A (en) 2005-01-01
TWI298905B true TWI298905B (en) 2008-07-11

Family

ID=32719158

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092136540A TWI298905B (en) 2002-12-23 2003-12-23 Method and apparatus for bilayer photoresist dry development

Country Status (5)

Country Link
US (1) US7465673B2 (zh)
JP (1) JP4594235B2 (zh)
AU (1) AU2003297861A1 (zh)
TW (1) TWI298905B (zh)
WO (1) WO2004061919A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7344991B2 (en) * 2002-12-23 2008-03-18 Tokyo Electron Limited Method and apparatus for multilayer photoresist dry development
US8048325B2 (en) * 2003-03-31 2011-11-01 Tokyo Electron Limited Method and apparatus for multilayer photoresist dry development
US20050136681A1 (en) * 2003-12-23 2005-06-23 Tokyo Electron Limited Method and apparatus for removing photoresist from a substrate
US7151635B2 (en) * 2004-03-24 2006-12-19 Enablence, Inc. Planar waveguide reflective diffraction grating
US7578301B2 (en) * 2005-03-28 2009-08-25 Lam Research Corporation Methods and apparatus for determining the endpoint of a cleaning or conditioning process in a plasma processing system
US7279427B2 (en) * 2005-08-03 2007-10-09 Tokyo Electron, Ltd. Damage-free ashing process and system for post low-k etch
US7432210B2 (en) 2005-10-05 2008-10-07 Applied Materials, Inc. Process to open carbon based hardmask
US7828987B2 (en) * 2006-03-20 2010-11-09 Applied Materials, Inc. Organic BARC etch process capable of use in the formation of low K dual damascene integrated circuits
US7767926B2 (en) * 2006-03-29 2010-08-03 Tokyo Electron Limited Method and system for dry development of a multi-layer mask using sidewall passivation and mask passivation
US20070258712A1 (en) * 2006-05-03 2007-11-08 Moffat William A Method and apparatus for the vaporous development of photoresist
JP5103006B2 (ja) * 2006-11-16 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7718543B2 (en) * 2006-12-08 2010-05-18 Applied Materials, Inc. Two step etching of a bottom anti-reflective coating layer in dual damascene application
US20090311871A1 (en) * 2008-06-13 2009-12-17 Lam Research Corporation Organic arc etch selective for immersion photoresist
WO2016132583A1 (ja) * 2015-02-18 2016-08-25 コニカミノルタ株式会社 薄膜電子デバイスの製造方法、エッチング装置および薄膜電子デバイスの製造装置
CN106298500B (zh) 2015-06-02 2020-07-21 联华电子股份有限公司 降低微负载效应的蚀刻方法
CN114762091B (zh) * 2020-09-18 2023-12-15 东京毅力科创株式会社 蚀刻方法、等离子体处理装置、基板处理系统以及存储介质

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4208241A (en) * 1978-07-31 1980-06-17 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
KR100188508B1 (ko) * 1993-03-26 1999-06-01 세끼사와 다까시 비정질탄소막을 사용하는 패턴형성방법과 에칭방법 및 비정질탄소막 형성방법
JP3193265B2 (ja) * 1995-05-20 2001-07-30 東京エレクトロン株式会社 プラズマエッチング装置
US5763327A (en) * 1995-11-08 1998-06-09 Advanced Micro Devices, Inc. Integrated arc and polysilicon etching process
KR100267418B1 (ko) * 1995-12-28 2000-10-16 엔도 마코토 플라스마처리방법및플라스마처리장치
US5910453A (en) * 1996-01-16 1999-06-08 Advanced Micro Devices, Inc. Deep UV anti-reflection coating etch
US5814563A (en) * 1996-04-29 1998-09-29 Applied Materials, Inc. Method for etching dielectric using fluorohydrocarbon gas, NH3 -generating gas, and carbon-oxygen gas
US5773199A (en) * 1996-09-09 1998-06-30 Vanguard International Semiconductor Corporation Method for controlling linewidth by etching bottom anti-reflective coating
KR100209698B1 (ko) * 1996-10-11 1999-07-15 구본준 유기 반사방지막 식각방법
KR100232187B1 (ko) * 1996-12-27 1999-12-01 김영환 반사방지막 식각방법
US6124212A (en) * 1997-10-08 2000-09-26 Taiwan Semiconductor Manufacturing Co. High density plasma (HDP) etch method for suppressing micro-loading effects when etching polysilicon layers
TWI246633B (en) * 1997-12-12 2006-01-01 Applied Materials Inc Method of pattern etching a low k dielectric layen
WO2000024048A1 (en) * 1998-10-19 2000-04-27 Applied Materials, Inc. Method of etching patterned layers useful as masking during subsequent etching or for damascene structures
US6387819B1 (en) * 1998-04-29 2002-05-14 Applied Materials, Inc. Method for etching low K dielectric layers
US6194128B1 (en) * 1998-09-17 2001-02-27 Taiwan Semiconductor Manufacturing Company Method of dual damascene etching
US6569595B1 (en) * 1999-02-25 2003-05-27 Kabushiki Kaisha Toshiba Method of forming a pattern
JP3998393B2 (ja) * 1999-02-25 2007-10-24 株式会社東芝 パターン形成方法
GB9904427D0 (en) * 1999-02-26 1999-04-21 Trikon Holdings Ltd Method treating an insulating layer
JP3739586B2 (ja) * 1999-03-18 2006-01-25 松下電器産業株式会社 ドライエッチング方法
WO2001059825A1 (en) * 2000-02-08 2001-08-16 Matrix Integrated Systems, Inc. Method for removing photoresist and residues from semiconductor device surfaces
US6383931B1 (en) * 2000-02-11 2002-05-07 Lam Research Corporation Convertible hot edge ring to improve low-K dielectric etch
US6350390B1 (en) * 2000-02-22 2002-02-26 Taiwan Semiconductor Manufacturing Company, Ltd Plasma etch method for forming patterned layer with enhanced critical dimension (CD) control
US6720249B1 (en) * 2000-04-17 2004-04-13 International Business Machines Corporation Protective hardmask for producing interconnect structures
JP4605554B2 (ja) * 2000-07-25 2011-01-05 独立行政法人物質・材料研究機構 ドライエッチング用マスク材
DE10037957C1 (de) * 2000-07-27 2002-02-28 Infineon Technologies Ag Verfahren zum anisotropen Trockenätzen organischer Antireflexionsschichten
US6620733B2 (en) * 2001-02-12 2003-09-16 Lam Research Corporation Use of hydrocarbon addition for the elimination of micromasking during etching of organic low-k dielectrics
US6599437B2 (en) * 2001-03-20 2003-07-29 Applied Materials Inc. Method of etching organic antireflection coating (ARC) layers
US6617257B2 (en) * 2001-03-30 2003-09-09 Lam Research Corporation Method of plasma etching organic antireflective coating
US6630407B2 (en) * 2001-03-30 2003-10-07 Lam Research Corporation Plasma etching of organic antireflective coating
US6303477B1 (en) * 2001-04-04 2001-10-16 Chartered Semiconductor Manufacturing Ltd Removal of organic anti-reflection coatings in integrated circuits
US7344991B2 (en) * 2002-12-23 2008-03-18 Tokyo Electron Limited Method and apparatus for multilayer photoresist dry development

Also Published As

Publication number Publication date
JP2006512783A (ja) 2006-04-13
WO2004061919A1 (en) 2004-07-22
US20040185380A1 (en) 2004-09-23
US7465673B2 (en) 2008-12-16
TW200501225A (en) 2005-01-01
JP4594235B2 (ja) 2010-12-08
AU2003297861A1 (en) 2004-07-29

Similar Documents

Publication Publication Date Title
TWI298905B (en) Method and apparatus for bilayer photoresist dry development
TWI270121B (en) System and method for etching a mask
TWI336107B (en) Damage-free ashing process and system for post low-k etch
TWI284940B (en) Free radical nitriding process for sub-nanometer insulation layer
TW200841380A (en) Method and apparatus for ashing a substrate using carbon dioxide
TWI278922B (en) Method and system for etching a film stack
TWI290743B (en) Method and system of dry cleaning a processing chamber
TW477010B (en) Film forming method and semiconductor device
JP5106424B2 (ja) シリコンに対する誘電材料の選択エッチング方法及びシステム
US5427827A (en) Deposition of diamond-like films by ECR microwave plasma
TW200402779A (en) Method for fabricating a gate structure of a field effect transistor
JP2007529899A (ja) エッチング特性を改良するためのハードマスクを処理する方法およびシステム。
TW200822185A (en) Etching of nano-imprint templates using an etch reactor
TW200941575A (en) Method for etching silicon-containing ARC layer with reduced CD bias
TW201243905A (en) Method for forming a pattern and a semiconductor device manufacturing method
TW493231B (en) Improved etching methods for anisotropic profile
TW201030844A (en) Spacer formation for array double patterning
TWI228751B (en) Method and apparatus for multilayer photoresist dry development
TW200414346A (en) Method and apparatus for determining an etch property using an endpoint signal
TWI246725B (en) Method and apparatus for detecting endpoint
TWI286840B (en) Method and system for etching a gate stack
TW200926286A (en) Method for etching metal nitride with high selectivity to other materials
TW201201257A (en) Differential metal gate etching process
TW200402762A (en) Method for controlling the extent of notch or undercut in an etched profile using optical reflectometry
JPH07307326A (ja) プラズマエッチング装置およびプラズマエッチング方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees