TWI297196B - A semiconductor device and method for making the same - Google Patents

A semiconductor device and method for making the same Download PDF

Info

Publication number
TWI297196B
TWI297196B TW095102443A TW95102443A TWI297196B TW I297196 B TWI297196 B TW I297196B TW 095102443 A TW095102443 A TW 095102443A TW 95102443 A TW95102443 A TW 95102443A TW I297196 B TWI297196 B TW I297196B
Authority
TW
Taiwan
Prior art keywords
layer
metal
forming
dielectric layer
substrate
Prior art date
Application number
TW095102443A
Other languages
English (en)
Other versions
TW200717707A (en
Inventor
Tsang Jiuh Wu
Syun Ming Jang
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200717707A publication Critical patent/TW200717707A/zh
Application granted granted Critical
Publication of TWI297196B publication Critical patent/TWI297196B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

1297196 /九、發明說明： 【發明所屬之技術領域】 本發明係有關於半導體元件，特別有關於一種使用 抗水氣氧化物覆蓋於介電層上之雙鑲嵌結構，以及其製 造方法。 一【先前技術】 在半導體積體電路中常包括數層金屬，提供積體電 • 路中各元件間的接觸以及積體電路與外部電路的接觸。 金屬間介電層在金屬層間使得金屬層相互隔離，當金屬 接點埋置於金屬間介電層中並且研磨成一平面結構，該 平面結構稱為鑲嵌結構。當金屬間介電層中有金屬接點 和金屬層間内連線（或導孔）形成，此結構稱為雙镶後 結構。 具有低介電常數或超低介電常數(ELK)之材料作為 金屬間介電層時可降低金屬層間耦合效應，但是超低介 • 電常數材料有低抗水氣問題，在製程中水氣被超低介電 常數層吸收並使得電子元件效能降低。第1A-1C圖說明 - 形成一鑲嵌結構100之方法，該結構具有一碳化矽（Sic) _ 層用以保護超低介電常數材料避免水氣侵入。 在第1A圖中，提供一基底102，基底102可包括一 形成有元件或電路之半導體基底，第一金屬層104形成 於基底102上並且埋置於第一介電層106中，蝕刻終止 層（ESL)108形成於第一金屬層104和第一介電層106 0503-A31870TWF/Kelly 5 1297196 • 上，超低介電常數層110形成於钱刻終「:止層1-08上，:第 一四乙氧基石夕烧（TEOS)氧化層112形成於超低介電常數 層110上，碳化矽層114形成於第一四乙氧基矽炫氧化 層112上，第二四乙氧基矽烷氧化層116形成於碳化矽 層114上。
在第1Β圖中，第二四乙氧基矽烷氧化層U6、碳化 矽層114、第一四乙氧基矽烷氧化層112及超低介電常數 層110被蝕刻形成一溝槽118,金屬阻障層120和金屬層 122接著沈積於第二四乙氧基矽烷氧化層ι16上以及溝槽 118内，金屬阻障層120包括介電質或金屬，用以避免金 屬層122中的金屬擴散至下面的其他層，金屬層122包 括可用作接點之任何適合的金屬，例如銅D 在第1C圖中，使用一化學機械研磨（cmp)步驟移除 全部的第二四乙氧基矽烷氧化層116和碳化矽層114，以 及部分的第一四乙氧基矽烷氧化層112、金屬阻障層12〇 和金屬層122。結果在溝槽118内形成第二金屬層124和 金屬阻障126，成為鑲嵌結構100。 具有鑲喪結構100之基底102可再進行其他道夢 程，形成更多的元件或電路。 ^ 如上述镶欺結構1〇〇中，四乙氧基秒燒氧化層U2 和116提供均勻覆蓋並且平滑的表面。四乙氧基秒 化層可由化學氣相沈積法（CVD)或電漿增強氣相沈積法 (PECVD)形成，所使用氣體源包括四乙氧基石夕烧、^氣 及氦氣。典型的四乙氧基矽烷之流率大約為56〇標準$ 0503-A31870TWF/Kelly 6 1297196 . * ’ 方公分每分鐘（seems)，氧氣之流率大約為-8:40ΐ標準.立方 公分每分鐘，氦氣作為載體運輸四乙氧基矽烷。化學氣 相沈積法或電漿增強氣相沈積法之電源功率（s〇urce power)大約為375瓦(W)，基底102底部提供之無線電頻 (RF)功率，即基板偏壓功率（bottom power)大約為83瓦。 • 因為四乙氧基矽烷的抗水氣性較差，無法保護超低 - 介電常數層110避免水氣侵入，因此採用具有較佳抗水 氣性之碳化矽114覆蓋於四乙氧基矽烷氧化層112和超 ’ 低介電常數層110上避免水氣侵入。然而，碳化石夕具有 較高介電常數，必須在化學機械研磨步驟中移除以降低 金屬層間電容耦合效應。因此，在化學機械研磨步驟之 後的製程中，超低介電常數層110無法受到保護，水氣 還是可能會侵入超低介電常數層110,並且使得元件效^ 降低。此外，製造四乙氧基矽烷/碳化矽/四乙氧基矽: (112/114/116)多層結構之製程較為複雜，且碳化矽較難; 磨及#刻。
I 【發明内容】 - 本發明提供一種半導體元件，包括一基底、一金屬 •間介電層於該基底上以及一含氮四乙氧基矽烷氧化層於 該金屬間介電層上。 9 本發明提供另一種半導體元件，包括一基底、一金 屬間介電層於讓基底上以及一富含氧四乙氧基矽烷氧化 層於該金屬間介電層上。在該富含氧四乙氧基矽烷氧化 0503-A31870TWF/KeUy 7 1297196 « · r 層中氧的分子比例大於70百分比。 本發明之特徵及優點將如以下實施方式所述是顯而 易見的，或可由本發明之實施習知，本發明之特徵及優 點可由元件的裝置瞭解並獲得，特別是在專利範圍中所 指出。 ' 以上簡述及以下實施例中詳細的說明是作為示範及 •解釋用，本發明更進一步的說明將如專利範圍所示。 • 【實施方式】 本發明實施例詳細說明如下，其範例如附圖所示。 在提到相同或相似的部分時，會使用附圖中相同的參照 數字。 本發明實施例提供一鑲嵌結構，包括一高抗水氣四 乙氧基矽烷氧化物覆蓋於一超低介電常數層上。當使用 該高抗水氣四乙氧基矽烷氧化物時，本發明實施例之鑲 嵌結構不需要沈積如第1A至1C圖所示之四乙氧基矽烷/ • 碳化矽/四乙氧基矽烷（TEOS/SiC/TEOS)多層結構，因 此，本發明實施例之鑲嵌結構其製程較簡單。 “ 第2圖所示為本發明實施例之鑲嵌結構200，如第2 . 圖所示，鑲嵌結構200形成在一基底202上。基底202 可包括一形成有元件或電路之半導體基底。鑲嵌結構200 包括一第一金屬層204形成於基底202上並埋置於一層 間介電層（ILD)206内，一蝕刻終止層（ESL)208形成於第 一金屬層204和層間介電層206上’一超低介電常數層 0503-A31870TWF/KeUy 1297196
• I 止層上’超低料常數層細 f &二Γ / A " ' @ (IMD)。一四乙氧基矽烷氧化層212 :纽超:介電常數層21。上，一第二金屬層 氧她氧化層212和超低介電常數層η。内， η化層216位於第二金屬層214和四乙氧基矽烷 “1曰〇之門之=以及第二金屬層214和超低介電常數 金屬層204和第二全屬中擴，底下數層中。第一 之金屬，例如銅。可包括任何適合做接點用 小於以，由化學氣相;電，數層21〇可包括介電常數 、相沈積法或旋轉塗佈法形成之材料， 例如捧雜碳的二氧化石夕(carb〇n_d〇ped smc〇n 〇xide)。 本發明貝施例之四乙氧基矽烷氧化層212，相對於傳 統四乙氧基㈣具有較高抗水氣性，該四乙氧基石夕垸氧 化層212含氮或含有分子比例超過百分之7〇的氧。 第3A至3B圖說明本發明實施例之鑲嵌結構2〇〇其 形成方法。 ’、 在第3A圖中提供一基底202，沈積一介電層於基底 2〇2上形成層間介電層206，在層間介電層2〇6中形成一 溝槽（未標號)提供給第一金屬層204用。接著，先沈積一 層金屬然後研磨其表面，第一金屬層204就形成於層間 介電層206中的溝槽内。钱刻終止層208形成於第一金 屬層204和層間介電層206上，超低介電常數層210形 成於钱刻終止層208上，然後四乙氧基石夕烧氧化層212 0503-A31870TWF/KeUy 9 1297196 沈積於超低介電常數層210上。 以化學氣相沈積法（CVD)或電漿增強化學氣相沈積 法（PECVD)，使用在氦氣載體中之四乙氧基矽烷（TE〇s) 和氧化亞氮(N2〇)作為氣體源，可形成含氮四乙氧基石夕烷 氧化層作為氧化層212。在氣體源中，四乙氧基矽烷之流 率大約為350標準立方公分每分鐘（seems)，氧化亞氮之 流率大約為1150標準立方公分每分鐘，化學氣相沈積法 或電漿增強化學氣相沈積法之電源功率（source p0wer)大 約為185瓦，基板偏壓功率（bottom power)約為145瓦。 另外，以化學氣相沈積法或電漿增強化學氣相沈積 法，使用在氦氣載體中之四乙氧基石夕烧和氧氣作為氣體 源，可形成富含氧四乙氧基矽烷氧化層作為氧化層212。 在氣體源中，四乙氧基矽烷之流率大約為3〇〇標準立方 公分每分鐘（SCCms)，氧氣之流率大約為510標準立方公 分母分鐘’化學氣相沈積法或㈣增強沈 之電源功率大約為45〇瓦，其始抱两丄* 俏死檟凌 此基板偏壓功率約為75瓦。另 外，在富含氧四乙氧基矽烷氣 巧3瓦另 大於70百分比。 说乳化層212 +氧的分子比例 在第3B圖中，四乙童 常數# 210被蝕刿烷氧化層212和超低介電 ㈣被蝕刻形成溝槽118,金屬阻障層220和今麗 層222接著沈積於四乙氧 〃蜀11早層220和金屬 内。 虱基矽烷氧化層212上和溝槽118 接著使用化學機械研磨 差（cmp)步驟’使得四乙藎其石々 院氧化層212、金屬阻障芦 從行四乙乳基石夕 I早層220以及金屬層222部分被移 0503-A31870TWF/Kelly 1297196 < ·· ^ 除，形成第二金屬層214和金屬阻障層216在溝槽218 内，如第2圖所示。 由本發明實施例之方法所形成之四乙氧基矽烷氧化 層212，不是含氮就是富含氧，並且具有高抗水氣性。使 用紅外線光譜來比較本發明實施例之鑲嵌結構與習知鑲 ^ 嵌結構（如上述之鑲嵌結構100)，習知鑲嵌結構顯示出在 - 數個共振頻率之水氣吸收波岭，包括：例如3650cm_1 [對 應至氫氧化矽鍵結鍵（Si-OH)]以及960cm-1 [對應至氫氧 • 化矽（Si-OH)與水分子（H20)鍵結鍵]。松反的，本發明實 施例之含氮或富含氧四乙氧基矽烷氧化層就沒有象徵水 氣吸收之波峰。 本發明實施例置換掉習知鑲嵌結構中 TEOS/SiC/TEOS多層結構，簡化鑲嵌結構形成方法並形 成同樣的結構，降低了鑲嵌結構之半導體元件製造成本。 雖然本發明以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟悉此項技藝者，在不脫離本發明之 _ 精神和範圍内，當可做些許更動與潤飾，因此本發明之 保護範圍當視後附之申請專利範圍所界定者為準。 0503-A31870TWF/Kelly 11 1297196 • * ^ 【圖式簡單說明】 為了讓本發明之上述目的、特徵、及優點能更明顯 易懂，以下配合所附圖式，作詳細說明如下： 第1A至1C圖所示為一習知具有鑲嵌結構之半導體 元件其形成之方法。 。第2圖所示為本發明實施例之鑲嵌結構。 - 第3A至3B圖所示為本發明實施例之鑲嵌結構其形 成之方法。 ί 【主要元件符號說明】 100、200〜鑲嵌結構； 102、202〜半導體基底； 104、204〜第一金屬層； 106〜第一介電層； 206〜層間介電層； 108、208〜蝕刻終止層； 110、210〜超低介電常數層； 112〜第一四乙氧基矽烷氧化層； 212〜四乙氧基矽烷氧化層； > 114〜碳化矽層； 116〜第二四乙氧基矽烷氧化層； 118、218〜溝槽； 120、220〜金屬阻障層； 122、222〜金屬層； 124、214〜第二金屬層； 126、216〜金屬阻障。 0503-A31870TWF/Kelly 12

Claims (1)

  1. Ί297196 务正日期：97.1.10 .第95102443號申請專利範圍修正本 十、申請專利範圍： 1. 一種半導體元件，包含： 一基底； 底上 i 屬間介電層（inter-metal dielectric，IMD)於該基 έ氮四乙氧基石夕烧（tetraethoxysilane，TEOS)氧化 層於5亥金屬間介電層上；以及 一金屬層設置於該含氮四乙氧基矽烷氧化層及該金 屬間介電層内，其中該金屬層貫穿該含氮四乙氧基矽烧 氧化層並鑲嵌於該金屬間介電層上部。 2·如申請專利範圍第1項所述之半導體元件，其中該 基底包括一形成有元件或電路之半導體基底。 3·如申請專利範圍第丨項所述之半導體元件，尚包括 一金屬層覆盍在該基底上，其中該金屬間介電層覆莫 該金屬層上。 3设孤在 4·如申請專利範圍第3項所述之半導體元件，尚包括 一層間介電層（inter-layer dielectric，ILD)覆蓋在节義广 上，其中該金屬層在該層間介電層内。 土- 5·如申請專利範圍第4項所述之半導體元件，尚包括 一蝕刻終止層覆蓋在該層間介電層和該金屬層上，其中 该金屬間介電層覆蓋在該敲刻終止層上。 6·如申請專利範圍第1項所述之半導體元件，其中# 金屬間介電層包括一超低介雷& ^ 吊數 (extra-low_dielectric_constant，ELK)層。 0503-A31870TWFl/Kelly 13 1297196 第95102443號申請專利範圍修正本 修正日期：97.1.1〇 7·如申請專利範圍第1項所述之半導體元件，尚包括 一溝槽在该含氮四乙氧基矽烷氧化層和該金屬間^電厣 中’且該金屬層在該溝槽内。 包b 8.如申請專利範圍第7項所述之半導體元件，尚包括 一金屬阻障層在該金屬層和該含氮四乙氧基矽烷氧化層 間’以及該金屬層和該金屬間介電層間。 9 · 一種半導體元件，包含·· _ 一基底； 一金屬間介電層於該基底上； 畜含氧四乙氧基矽烷氧化層於該金屬間介電層 上，在該富含氧四乙氧基矽烷氧化層中氧的分子比例二 於7〇百分比；以及 一金屬層設置於該富含氧四乙氧基矽烷氧化層及該 金屬間介電層内，其中該金屬層貫穿該富含氧四乙氧基 矽烷氧化層並鑲嵌於該金屬間介電層上部。 土 I ι〇·如申請專利範圍第9項所述之半導體元件，其中 該基底包括一形成有元件或電路之半導體基底。 11·如申請專利範圍第9項所述之半導體元件，尚包 括至屬層復蓋在遠基底上，其中該金屬間介電層覆蓋 在該金屬層上。 12·如申請專利範圍第u項所述之半導體元件，尚包 括層間介電層覆蓋在該基底上，其中該金屬層在該層 間介電層内。 13·如申請專利範圍第12項所述之半導體元件，尚包 0503-A31870TWFl/KeIl· 14 1297196 第95102443號申請專利範圍修正本 . 修正日期：97.1.10 終止層覆蓋在該層間介電層和該金屬層上，皇 中该金屬間介電層覆蓋在該韻刻終止層上。 八 申請專利_第9項所述之胃半導體元件， §亥金屬間介電層包括一超低介電常數層。 、 括一 L5柙如二專：範圍第9項所& # 3額乙氧基錢氧化層和該金屬間介 电層中，且該金屬層在該溝槽内。 =如申請專利範圍第15項所述之半導體元件，尚包 ^二屬轉層在該金屬層和該富含氧四乙氧基我氧 化層間，以及該金屬層和該金屬間介電層間。 17. —種形成半導體元件之方法，包^ : 提供一基底； 沈積一金屬間介電層於該基底上； •沈積-含氮四乙氧基㈣氧化層於該金屬間介電層 上，以及 金屬層在該含氮四乙氧基石夕燒氧化層及該金 ’其中該金屬層貫穿該含氮四乙氧基石夕烧 乳化層亚鑲嵌於該金屬間介電層上部。 18. 如申請專利範圍第17項所述之形成半導體元件 之方法，其中該基底包括一形成有元件或電路之半導 基底。 19·如申請專利範圍第17項所述之形成半導體元件 尚包括形成-金屬層在該基底上，且該金屬間 ”電層覆蓋在該金屬層上。 0503-A31870TWFl/KelK 15 1297196 ’第95102443號申請專利範圍修正本 修正日期：97.1.10 20·如申明專利範圍第19項所述之形成半導體元件 ^方法’、尚包括形成-層間介電層在該基底上，且該金 屬層形成在該層間介電層内。 η.如申請專利範圍帛20 g所述之形成半導體元件 尚包括形成一蝕刻終止層在該層間介電層和該 '屬層上，且該金屬間介電層覆蓋在該钱刻終止層上。 22.如申請專利範圍帛17销述之形成半導體元件 •之方法’其中該金屬間介電層包括一超低介電常數層。 23·如申請專利範㈣17項所述之形成半導體元件 ，方法’尚包括似彳該含氮四乙氧基我氧化層和該金 ，間介電層形成—溝槽；且該金屬層覆蓋於該含氮四乙 氧基石夕燒氧化層上和該溝槽内。 24.如申請專利範圍第23項所述之形成半導體元件 之，法’尚包括形成-金屬阻障層在該含氮四乙氧基石夕 烧氧化層上和該溝槽内，^該金屬層覆蓋於該金屬阻障 | 層上。 如申請專利範圍帛24項所述之形成半導體元件 ，方法尚包括研磨該金屬層、該金屬阻障層以及該含 ‘氮四乙氧基矽烷氧化層。 26.如申請專利範圍第17項所述之形成半導體元件 之方法」其_沈積該含氮四乙氧㈣絲化層包括實施 一化學氣相沈積法（chemical vap〇r dep〇siti〇n，cvd)或一 电漿增強化學氣相沈積法（plasma_enhanced CVD， PECVD)，且使用在氦氣載體中的四乙氧基石夕烧和氧化亞 〇503-A31870TWFl/Kelly 1297196 修正日期：97.1.10 第95102443號申請專利範圍修正本 氮(N20)為氣體源。 27·如申請專利範圍第26項所述之形成半導體元件 之方法，其中四乙氧基矽烷之流率大約為35〇標準立方 么刀母为姜里（seems)，氧化亞氮之流率大約為115〇標準立 方公分每分鐘，電源功率大約為185瓦（1)，基板偏壓功 率大約為145瓦。 28·一種形成半導體元件之方法，包括： 提供一基底； 沈積一金屬間介電層於該基底上； 沈積一富含氧四乙氧基矽烷氧化層於該金屬間介電 層上；以及 形成一金屬層在該富含氧四乙氧基矽烷氧化層及該 金屬，介電層内’其中該金屬層貫穿該富含氧四乙氧基 矽烷氧化層並鑲嵌於該金屬間介電層上部。 29·如申請專利範圍第28項所述之形成半導體元件 之方去，其中該基底包括一形成有元件或電路之半導體 基底。 30.如申請專利範圍第28項所述之形成半導體元件 之方法，尚包括形成一金屬層在該基底上，且該金屬間 介電層覆蓋在該金屬層上。 31·如申請專利範圍第3〇項所述之形成半導體元件 =方法’尚包括形成—層間介電層在該基底上，且該金 屬層形成在該層間介電層内。 32·如申請專利範圍第31項所述之形成半導體元件 0503-A31870TWFl/Kell· 17 1297196 第95102443號申請專利範圍修正本 修正曰期：97.1.10 全屬^尚包括形成—_終止層在該層間介電層和該 、，屬層上，^該金屬間介電層覆蓋在軸祕止層上。 介電層包括—超低介電常數層。 ，之方專利範圍第28項所述之形成半導體元件 入^法，尚包括#刻該富含氧四乙氧基錢氧化層和該 二層形成一溝槽；且該金屬層覆蓋於該；含氧 四乙乳基矽烷氧化層上和該溝槽内。 之=·如申請專利範圍第34項所述之形成半導體元件 ^尚包括形成一金屬阻障層在該富含氧四乙氧美 ;章：土化層上和該溝槽内，且該金屬層覆蓋於該金屬； 項所述之形成半導體元件 、該金屬阻障層以及該富 36·如申請專利範圍第35 之方法’尚包括研磨該金屬層 含氧四乙氧基矽烷氧化層。 _ ^^料㈣圍第28項所叙形成半導體元件 =法，’其中沈積該富含氧四乙氧基我氧化層包括實 • 化學氣相沈積法或—電漿增強化學氣相沈積法，且 使用在氦氣載體中的四乙氧基石夕炫和氧氣為氣體源。 认如申請專利範圍帛37顯述之形成半導體元件 八、，其中四乙氧基石夕垸之流率大約為300標準立方 二二，分鐘（sccms)，氧氣之流率大約為51〇標準立方公 2分鐘’電源功率大約為45G瓦（w)，基 約為75瓦。 午人 〇503-A3l87〇TWFl/Kelly
TW095102443A 2005-10-31 2006-01-23 A semiconductor device and method for making the same TWI297196B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/261,616 US7414315B2 (en) 2005-10-31 2005-10-31 Damascene structure with high moisture-resistant oxide and method for making the same

Publications (2)

Publication Number Publication Date
TW200717707A TW200717707A (en) 2007-05-01
TWI297196B true TWI297196B (en) 2008-05-21

Family

ID=37995165

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095102443A TWI297196B (en) 2005-10-31 2006-01-23 A semiconductor device and method for making the same

Country Status (3)

Country Link
US (1) US7414315B2 (zh)
CN (2) CN104821275B (zh)
TW (1) TWI297196B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8329575B2 (en) 2010-12-22 2012-12-11 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers
US10026838B2 (en) * 2016-02-25 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor and manufacturing method thereof
US11075179B2 (en) 2018-08-30 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389581A (en) * 1991-06-07 1995-02-14 Intel Corporation High density TEOS-based film for intermetal dielectrics
JP2917897B2 (ja) * 1996-03-29 1999-07-12 日本電気株式会社 半導体装置の製造方法
US6051870A (en) * 1997-12-17 2000-04-18 Advanced Micro Devices Process for fabricating semiconductor device including improved phosphorous-doped silicon dioxide dielectric film
US6296711B1 (en) * 1998-04-14 2001-10-02 Cvd Systems, Inc. Film processing system
US6228760B1 (en) * 1999-03-08 2001-05-08 Taiwan Semiconductor Manufacturing Company Use of PE-SiON or PE-OXIDE for contact or via photo and for defect reduction with oxide and W chemical-mechanical polish
JP2001044191A (ja) * 1999-07-27 2001-02-16 Sony Corp 積層絶縁膜とその製造方法および半導体装置とその製造方法
JP3439189B2 (ja) * 2000-11-30 2003-08-25 三洋電機株式会社 半導体装置及びその製造方法
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
JP4104426B2 (ja) * 2002-10-30 2008-06-18 富士通株式会社 半導体装置の製造方法
JP2004235548A (ja) * 2003-01-31 2004-08-19 Nec Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW200717707A (en) 2007-05-01
US20070096264A1 (en) 2007-05-03
CN104821275A (zh) 2015-08-05
CN1959978A (zh) 2007-05-09
US7414315B2 (en) 2008-08-19
CN104821275B (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
TWI291742B (en) Reliability improvement of SiOC etch stop with trimethylsilane gas passivation in Cu damascene interconnects
TW564485B (en) Semiconductor device
US8822331B2 (en) Anchored damascene structures
JP2005311366A (ja) 半導体相互接続構造体およびその製造方法
US8993435B2 (en) Low-k Cu barriers in damascene interconnect structures
US20070249159A1 (en) Method for forming dielectric film to improve adhesion of low-k film
KR101674057B1 (ko) 강화된 복합 절연막을 포함하는 반도체 칩 구조 및 그 제조 방법
US8647984B2 (en) Method of manufacturing semiconductor device
JP2003332418A (ja) 半導体装置及びその製造方法
TWI323021B (en) Forming a dual damascene structure without ashing-damaged ultra-low-k intermetal dielectric
US20080188074A1 (en) Peeling-free porous capping material
US7466027B2 (en) Interconnect structures with surfaces roughness improving liner and methods for fabricating the same
JP2004095865A (ja) 半導体装置およびその製造方法
TWI297196B (en) A semiconductor device and method for making the same
JP2004253791A (ja) 絶縁膜およびそれを用いた半導体装置
TWI238490B (en) Heterogeneous low k dielectric
TWI304258B (en) Metal-insulator-metal (mim) structure and method for forming the same
JP2005050954A (ja) 半導体装置およびその製造方法
US20040152294A1 (en) Method for forming metal line of semiconductor device
US7250364B2 (en) Semiconductor devices with composite etch stop layers and methods of fabrication thereof
US9502232B2 (en) Inhibiting diffusion of elements between material layers of a layered circuit structure
US6544886B2 (en) Process for isolating an exposed conducting surface
JP2000286262A (ja) 半導体装置及びその製造方法
US7199041B2 (en) Methods for fabricating an interlayer dielectric layer of a semiconductor device
US20120235304A1 (en) Ultraviolet (uv)-reflecting film for beol processing

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees