TWI296899B - Display panel - Google Patents

Display panel Download PDF

Info

Publication number
TWI296899B
TWI296899B TW094133445A TW94133445A TWI296899B TW I296899 B TWI296899 B TW I296899B TW 094133445 A TW094133445 A TW 094133445A TW 94133445 A TW94133445 A TW 94133445A TW I296899 B TWI296899 B TW I296899B
Authority
TW
Taiwan
Prior art keywords
wiring
display panel
transistor
source
drain
Prior art date
Application number
TW094133445A
Other languages
English (en)
Other versions
TW200640282A (en
Inventor
Tomoyuki Shirasaki
Tadahisa Tohyama
Jun Ogura
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of TW200640282A publication Critical patent/TW200640282A/zh
Application granted granted Critical
Publication of TWI296899B publication Critical patent/TWI296899B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

1296899 九、發明說明： 【發明所屬技術領域】 本發明係有關顯示器面板，特別是有關利用發光元件的 顯示器面板。 【先前技術】 近年，有關取代CRT ( Cathode Ray Tube )之利用新映 像顯示方式之顯示裝置，係開發有利用液晶面板的液晶顯示 器（LCD )，利用電致發光（EL )現象之EL顯示器，以及 利用電漿顯不器面板（以下，PDP: Plasma Display Panel) 之電漿顯示器等等。 其中’ EL顯示器係大致區別成在電致發光元件（以下， 稱爲EL元件）使用了無機化合物之無機EL顯示器、及使 用了有機化合物之有機EL顯示器，從色彩化容易，且與無 機EL顯示器比較之下能以低電壓進行動作的觀點看來，在 有機EL顯示器的開發上持續有進展。 在此有機EL顯示器所使用之有機EL顯示器面板的驅 動方式可例舉被動矩陣驅動方式及主動矩陣驅動方式，採用 主動矩陣驅動方式的有機EL顯示器面板因爲高對比且高精 細，所以比被動矩陣驅動方式還優越。 例如，在專利文獻1所記載之以往的主動矩陣驅動方式 之有機EL顯示器面板中，係在各畫素上設置著：有機EL 元件；其閘極被施加與畫像資料對應之電壓信號以在有機 EL元件中流通電流的驅動電晶體；以及用以執行切換對此 .驅動電晶體的閘極供給對應畫像資料的電壓信號之開關用 1296899 ^ 電晶體。在此種有機EL顯示器面板中，當掃描線一被選擇 ； 時，開關用電晶體係成爲導通，瞬間用以表示亮度的位準之 電壓係經由信號線對驅動電晶體的閘極施加。依此，驅動電 晶體係導通，對應於閘極電壓的位準之大小的驅動電流係從 電源透過驅動電晶體的源極汲極而在有機EL元件流動，有 機EL元件係以對應電流大小的亮度進行發光。在掃描線之 選擇終了之後直到下一個掃描線被選擇爲止的期間，即便是 開關用電晶體爲截止也可持續保持驅動電晶體的閘極電壓 ® 之位準，有機EL元件係成爲以因應驅動電流的大小的亮度 進行發光。 【專利文獻1】日本特開平8 - 330600號公報 【發明內容】 【發明所欲解決之課題】 然而，在上述之有機EL顯示器面板的情況，依在像電 源線那樣的複數個有機EL元件上同時流通電流之配線的電 阻，係產生電壓降或通過配線後之信號延遲這種問題。在用 ® 以抑制此等電壓降及信號延遲之對應策略上係檢討利用加 大配線的厚度尺寸或寬度尺寸以使配線低電阻化之方法。但 是，當此配線係利用使有機EL元件動作的驅動電晶體等之 薄膜電晶體的閘極金屬或源極、汲極金屬來形成時，在薄膜 電晶體中之電極的厚度尺寸係因應所要求的特性而被設 、 計，所以、換言之、因爲未以在發光元件流通電流爲前提而 進行設計，所以欲從配線彙集使複數個發光元件流通電流 時，依配線的電阻而發生電壓降、及通過配線後的電流流動 1296899 ' 之延遲。因而用以抑制電壓降及電流延遲之配線低電阻化係 ； 被期望著，因此、在以可於作爲電晶體的源極、汲極電極的 金屬層或作爲閘極電極的金屬層流通充分電流的程度進行 相當大幅度地圖案化而形成低電阻配線之後，經俯視可見配 線與其他配線或導電體等重疊的面積增大，在其等之間產生 寄生電容，而造成使電流流通緩慢的要因，或者是從電晶體 陣列基板側出射EL光之所謂底部發光（Bottom emissi〇n)構 造的情況，因爲會造成配線對來自E L元件的發光遮光，所 ® 以造成招致發光面積之比例的開口率之降低。又、當爲了低 電阻化而加厚薄膜電晶體的閘極電極時，不僅是蝕刻精度變 低且連用以將閘極電極之段差平坦化用的平坦化膜（例如在 薄膜電晶體爲逆交錯（stagger )構造的情況，相當於閘極絶 緣膜）也必需加厚，而具有造成電晶體特性變化大之虞，又、 在加厚源極，汲極電極時，因係造成源極、汲極電極之蝕刻 精度降低，所以還是會有對電晶體的特性造成不好的影響之 虞。 ® 本發明係鑒於前述問題點而完成者，且以提供一可抑制 電壓降、電流信號的延遲之顯示器面板爲目的。 【解決課題之手段】 爲解決以上的課題，申請專利範圍第1項記載之發明所 涉及的顯示器面板係包含： . 基板； 形成在前述基板上之複數個電晶體； 以被覆前述複數個電晶體的上方之方式而形成，且表面 1296899 形成有複數個溝之絶緣膜； 由前述溝所埋設之複數條第一配線； 覆蓋前述複數條第一配線之配線絶緣膜； 設置在前述配線絶緣膜的上方之複數條第二配線； 設置在前述複數條第二配線當中之鄰接的第二配線間 之畫素電極； 設置在則述電極上之發光層；及 設置在前述發光層上之對向電極。 前述複數個電晶體係具有：其源極、汲極之一方被連接 至前述畫素電極之驅動電晶體；使前述驅動電晶體的源極汲 極間流通寫入電流之開關電晶體；在發光期間保持前述驅動 電晶體的源極閘極間之電壓的保持電晶體。 前述第一配線係具有與前述驅動電晶體的源極、汲極之 他方作連接的給電配線。 前述第一配線係由與作爲前述複數個電晶體的閘極之 導電層及作爲源極、汲極的導電層不同之導電層所形成。 前述第一配線係具有將作爲前述畫素電極的導電層予 以圖案化而成的導電性線。 前述絶緣膜係具有對前述複數個電晶體上進行直接覆 蓋的電晶體保護絶緣膜。 前述絶緣膜係具有設置在前述電晶體保護絶緣膜上之 平坦化膜。 前述第二配線係與前述對向電極連接。 前述第二配線的延伸方向係與前述第一配線的延伸方 1296899 ' 向正交。 ； 前述第二配線係由與作爲前述複數個電晶體的閘極之 導電層及作爲源極、汲極的導電層不同的導電層所形成。 又、本發明之顯示器面板係包含以下之構成： 配設有具備複數個子畫素的複數個畫素之基板； 在前述基板的上面，按前述各子畫素作配設之複數個驅 動電晶體； 使源極和汲極之一方與前述驅動電晶體的源極和汲極 • 之任一方導通、且在前述基板的上面，按前述各子畫素作配 設之複數個開關電晶體； 使源極和汲極之一方與前述驅動電晶體的源極和汲極 之他方導通、且使源極和汲極之他方與前述驅動電晶體的閘 極導通，並在前述基板的上面按前述各子畫素作配設之複數 個保持電晶體； 以被覆前述驅動電晶體、開關電晶體及保持電晶體的方 式而形成，且在表面形成有複數個溝之絶緣膜； ® 複數條給電配線，係被前述溝所埋設，且與前述驅動電 晶體的源極和汲極之他方導通，其係由作爲前述驅動電晶 體、開關電晶體及保持電晶體的閘極、源極及汲極的導電層 另外的導電層所形成； 以在前述絶緣膜的上面呈相互平行而形成之複數個突 ， 條； 沿著前述突條配置在前述絶緣膜的上面、且在前述突條 之間按前述各子畫素作設置而導通於前述驅動電晶體的源 1296899 極和汲極之任一方的複數個子畫素電極； 利用濕式塗佈法形成在前述子畫素電極的上面之發光 層；及 被覆前述發光層之對向電極。 前述突條也可以具有感光性絶緣樹脂。 前述突條之下方，也可具備經俯視可見之與前述突條重 疊的複數條信號線。 則述給電配線的厚度尺寸係以1 .3 1〜6 μ m者較佳。 則述給電配線的寬度尺寸係以7.4 5〜4 4 μ m者較佳。 前述給電配線的電阻係數係以2.1〜9 · 6 μΩς：ηα者較佳。 依據本發明的顯示器，因爲第一配線係由用以被覆複數 個電晶體的上方之保護絶緣膜所形成的溝所埋設，所以經由 加厚第一配線的厚度，可圖謀低電阻化，依此、可圖謀電壓 下降及抑制電流信號之延遲。 又、依據本發明之其他顯示器，在各畫素中，被形成在 保護絶緣膜的溝所埋設之給電配線因爲是由與開關電晶 體，保持電晶體及驅動電晶體的電極所使用的導電層不同的 層所形成，所以經由加大給電配線的厚度而可圖謀給電配線 之低電阻化，依此，就算是透過給電配線對開關電晶體、保 持電晶體及驅動電晶體輸出信號的情況，也可圖謀電壓下降 及抑制信號的延遲。 【發明最佳實施形態】 以下，針對實施本發明之最佳的形態、係使用圖面來作 說明。其中，以下所述及之實施形態，爲實施本發明係在技 -10- 1296899 • 及供給線Z導通，閘極22g也可在不與開關電晶體2 1的閘 - 極2 1 g及電晶體2 3的汲極2 3 d導通之下與掃描線X連接。 驅動電晶體2 3具有源極2 3 s、汲極2 3 d、及閘極2 3 g。 其中，源極23s係與有機EL元件20之子畫素電極20a、開 關電晶體2 1的汲極2 1 d、及電容2 4的電極2 4 B導通’汲極 23g係與保持電晶體22的源極22s、及電容24的電極24A 導通。 電容2 4係具有在絶緣基板2上以上下方向重疊的方式 ® 形成之電極24A及電極24B、以及位在電極24A和電極24B 之間的介電體。在任一子畫素Pi·、Pg、Pb中、電容24係形 成同樣的層構造。 其次，針對子畫素之平面構成作說明。如第3圖所示， 針對各子畫素Pr、Pg、Pb俯視的情況，開關電晶體2 1係沿 著信號線Y作配置。又，保持.電晶體22係配置在與掃描線 X鄰接之子畫素P的角部。再者，驅動電晶體2 3係沿著鄰 接的信號線Y作配置，電容24係沿著驅動電晶體23作配置。 ® 又，以俯視觀察顯示器面板1整體，當各自注意到各子 畫素Pr、Pg、Pb中的開關電晶體21，保持電晶體22及驅動 電晶體23時可發現，各電晶體21、22、23係各自作矩陣狀 配置。 有機EL兀件20之子畫素電極2 0 a係在第1圖及第3圖 . 中以從可容易看電晶體2 1、22、23的觀點而被省略，但此 等子畫素電極2 0 a係配置在由水平方向鄰接的信號線γ和垂 直方向相鄰的供給線Z及掃描線X所圍繞的矩形區域內。 -14- 1296899 ’ 又、子畫素電極2 0 a因爲係沿矩形區域形成矩形狀，所以俯 - 視顯示器面板1整體，當僅注意到各子畫素Pr、Pg、Pb之 子畫素電極2 0 a時可發現，複數個子畫素電極2 0 a係作矩陣 ~ 狀配置。 其次，針對顯示器面板1之層構造作說明。 第4圖係沿著第1圖所示的虛線I V — I V而在絶緣基 板2的厚度方向切斷的箭頭方向剖面圖，第5圖係沿著第1 圖所示的虛線V - V而在絶緣基板2的厚度方向切斷的箭頭 • 方向剖面圖，第6圖係沿著第1圖所示的虛線V I — V I而 在絶緣基板2的厚度方向切斷的箭頭方向剖面圖，第7圖係 沿著第1圖所示的虛線V Π - V Π而在絶緣基板2的厚度方 向切斷的箭頭方向剖面圖。顯示器面板1係如第4圖所示， 具備具有光透過性之可撓的薄片狀，或具剛性之板狀的絶緣 基板2，此絶緣基板2的上面，開關電晶體2 1、保持電晶體 22、驅動電晶體23及電容24係被形成爲層構造。 開關電晶體2 1係具有形成在絶緣基板2之上面的閘極 • 2 1 g、形成在閘極2 1 g之上部的閘極絶緣膜3 1、包挾閘極絶 緣膜31而與閘極21g對向的半導體膜21c、形成在半導體膜 2 1 c之中央部上的通道保護膜2 1 p、在半導體膜2 1 c之兩端 部上形成相互隔開且一部份重疊於通道保護膜2 1 p之不純物 半導體膜2 1 a，2 1 b、形成在不純物半導體膜2 1 a之上部的汲 極2 1 d、以及形成在不純物半導體膜2 1 b之上部的源極2 1 s。 此外，汲極2 1 d及源極2 1 s可以是一層構造，也可以是 ' 二層以上的疊層構造。 1296899 如第7圖所示，保持電晶體22係具有，形成在絶緣基 板2之上面的閘極22g、形成在閘極22g之上的閘極絶緣膜 31、包挾閘極絶緣膜31而與閘極22g對向的半導體膜22c、 形成在半導體膜22c之中央部上的通道保護膜22p、在半導 體膜22c之兩端部上形成相互隔開且一部份重疊於通道保護 膜22p之不純物半導體膜22a，22b、形成在不純物半導體膜 22a之上的汲極22d、及形成在不純物半導體膜22b之上的 源極2 2 s。 如第4圖所示，驅動電晶體23係由形成在絶緣基板2 之上面的閘極23 g、形成在閘極23 g之上部的閘極絶緣膜 31、包挾閘極絶緣膜31而與閘極23g對向的半導體膜23c、 形成在半導體膜23c之中央部上的通道保護膜23p、在半導 體膜23c之兩端部上形成相互隔開且一部份重疊於通道保護 膜23p之不純物半導體膜23a，23b、形成在不純物半導體膜 23a之上的汲極23d、以及形成在不純物半導體膜23b之上 的源極2 3 s所構成。此種驅動電晶體2 3係如第3圖所示， 經由形成爲门字狀而使通道寬度變寬。 此外，汲極2 3 d及源極2 3 s可以是一層構造，也可以是 二層以上之疊層構造。 電容24係具有形成在絶緣基板2上面的電極24A、作 爲介電體而形成在電極24 A上部之閘極絶緣膜3 1、以及包 挾閘極絶緣膜3 1而與電極24A對向之電極24B。 此等開關電晶體2 1，保持電晶體2 2，驅動電晶體2 3及 電容24在任一個子畫素Pr、Pg、Pb中係形成同樣的層構造。 -16- 1296899 又、開關電晶體2 1的閘極2 1 g、保持電晶體22的閘極 22g、驅動電晶體23的閘極23g、電容24的電極24A及所 有的信號線Yr、Yg、Yb係利用光刻法或蝕刻法將在絶緣基 板2之上面成膜爲扁平面的導電性膜進行圖案化而形成者。 於此，開關電晶體21的閘極2 1 g、保持電晶體22的閘 極22g、驅動電晶體23的閘極23g、電容24的電極24A及 信號線Y r、Y g、Y b係利用光刻法、蝕刻法將在絶緣基板2 之上面成膜爲扁平面的導電性膜進行圖案化而形成者。以 下’將作爲開關電晶體2 1的閘極2 1 g、保持電晶體2 2的閘 極22g、驅動電晶體23的閘極23g及電容24的下層電極24 A 以及信號線Yr、Yg、Yb之根本的導電性膜，以下茲稱爲閘 極層（gate layer)。 在開關電晶體2 1、保持電晶體22、驅動電晶體23及電 容2 4之上，閘極絶緣膜3 1係成膜爲扁平面，此閘極絶緣膜 3 1係形成被覆開關電晶體2 1的閘極2 1 g、保持電晶體22的 閘極22g、驅動電晶體23的閘極23g、電容24的電極24A 及信號線Yr、Yg、Yb。 而且，開關電晶體2 1的汲極2 1 d及源極2 1 s，保持電晶 體2 2的汲極2 2 d及源極2 2 s，驅動電晶體2 3的汲極2 3 d及 源極2 3 s，電容2 4的電極2 4 B及所有的掃描線X以及供給 線Z，係利用光刻法或蝕刻法，將閘極絶緣膜3 1的上面成 膜爲扁平面的導電性膜圖案化而形成。 於此，將作爲開關電晶體2 1的汲極2 1 d及源極2 1 s、保 持電晶體2 2的汲極2 2 d及源極2 2 s、驅動電晶體2 3的汲極 1296899 ' 爲是作爲有機el元件20的陽極來作用的電極，所以係以工 / 作函數較高且作成可對有機EL層2 Ob有效地注入電洞者爲 較佳。 又、子畫素電極20a係在底部發光的情況爲對可視光具 透過性’而在原料方面，例如以錫摻雜氧化銦（ITO )、鋅 摻雜氧化銦、氧化銦（Ιη2 0 3 )、氧化錫（Sn02 )、氧化鋅（ZnO ) 或鎘-錫氧化物（CTO)爲主成分者係可適用。 此外，在將本實施形態中之顯示器面板1作爲頂部發光 鲁 型使用的情況，亦即，將絶緣基板2之配設有各電晶體2 1、 2 2、2 3的面之相反面側作爲顯示面使用的情況，在子畫素電 極2 〇a與平坦化膜3 3之間，成膜有具導電性且可視光反射 性高的反射膜，或者是將子畫素電極20a自體設定爲反射性 電極者係較佳。 於1點的子畫素P，在平坦化膜3 3與電晶體保護絶緣 膜3 2之子畫素電極2 0 a重疊的處所，形成有3個接觸孔8 8， 在此等接觸孔8 8係埋設有導電性襯墊8 7。依此，子畫素電 ® 極2 0 a係經由接觸孔8 8而與電容2 4的電極2 4 B、開關電晶 體21的汲極21d、及驅動電晶體23的源極23s導通。導電 性襯墊87係連同給電配線90被一起形成，特別是將上層電 極24B作爲基底電極以電解電鍍法來形成者較佳。 子畫素電極2 0 a係爲利用光刻法或蝕刻法將成膜成扁平 - 面的導電性膜圖案化於平坦化膜3 3的上面者。又，依此導 電性膜之圖案化，連同子畫素電極20a —起在給電配線90 之上形成導電性線5 1。導電性線5 1係如第3圖所示，沿著 -20 - J296899 依外部電路對端子部Tc所施加的電壓V com而成爲等電 位。共通配線9 1群係以包含有銅、鋁、金或鎳當中之至少 任一者較好，且皆爲對有機EL層2 Ob之發光不透明程度的 厚度。 於此，在EL顯示器面板1的畫素數設定爲WXGA (7 6 8 X 1 3 6 6 )時，定義上述的給電配線9 0及共通配線9 1之 較佳寬度尺寸及斷面積。第12圖係表示各子畫素P之驅動 電晶體23及有機EL元件20的電流-電壓特性之圖表。 第1 2圖中，縱軸係在1個驅動電晶體23的源極23 s — 汲極23d間流通之寫入電流的電流値或是在1個有機EL元 件2 〇之陽極-陰極間流通之驅動電流的電流値’橫軸係1個 驅動電晶體2 3的源極2 3 s —汲極2 3 d間之電壓（同時爲1 個驅動電晶體2 3的閘極2 3 g -汲極2 3 d間之電壓）。圖中， 實線Ids max係在最筒亮度色調（最売顯不）時之寫入電流 及驅動電流，一點鏈線I d s m i d係在最高亮度色調和最低亮 度色調之間的中間亮度色調時之寫入電流及驅動電流，二點 鏈線VP〇係驅動電晶體23的不飽和區域（線形區域）和飽 和區域之臨限値亦即夾止電壓，三點鏈線V d s係在驅動電晶 體2 3的源極2 3 s —汲極2 3 d間流通之寫入電流’點線I e 1係 在有機E L元件2 0的陽極-陰極間流通之驅動電流。 於此，電壓VP1係最高亮度色調時之驅動電晶體23的 夾止電壓，電壓V P 2係驅動電晶體2 3流通最局売度色g周之 寫入電流時的源極汲極間電壓’電壓VELmax (電壓VP4-電壓VP3 )係在有機EL元件20以與最高亮度色調之寫入電 1296899 流相等電流値的最高亮度色調之驅動電流進行發光時之陽 極-陰極間的電壓。電壓VP2’係驅動電晶體23流通中間亮度 色調之寫入電流時的源極汲極間電壓，電壓（電壓VP4’-電 壓VP3’）係有機EL元件20以與中間亮度色調的寫入電流 電流値相等的中間亮度色調之驅動電流進行發光時之陽極-陰極間電壓。 爲使驅動電晶體2 3及有機EL元件2 0皆在飽和區域驅 動，從（給電配線90之發光期間時的電壓VH )減去（共通 配線9 1之發光期間時的電壓Vcom )的値V X係要滿足下式 (1 ) ° VX=Vpo+Vth+Vm+VEL......(1) 於此，Vth (最高亮度時之情況、與VP2-VP1相等）係 驅動電晶體23之臨限値電壓，VEL (最高亮度時之情況、 與VELmax相等）爲有機EL元件20之陽極-陰極間電壓， Vm爲因應色調而變位之容許電壓。 從第12圖可了解，電壓VX當中，亮度色調變越高， 電晶體23的源極汲極間所需電壓（Vpo + Vth )變越高，且 有機EL元件20之陽極-陰極間所要的電壓VEL係變高。因 此，亮度色調變越高，容許電壓Vm係變低，最小容許電壓 Vmmin 成爲 VP3 - VP2。 有機EL元件20係無關於低分子EL材料及高分子EL 材料，通常會經時劣化而高電阻化。確認1 0000小時彳轰_彳靈_ 陰極間電壓係成爲初期時的1 .4倍左右。亦即，電壓VEL良p 使是在相同的亮度色調時，係隨著時間經過變越高。医]边匕， 1296899 在32时’ 40吋時係各自爲2〇4μηι2，264_2。 針對此種3 2吋的EL顯示器面板1，爲使在可通以最大 電流方式全點亮時之給電配線9 〇及共通配線9丨之各自的最 大電壓降設定爲1 V以下，如第1 3圖所示，給電配線90及 共通配線9 1之各個配線電阻係數p/斷面積s有必要設定爲 4·7Ω/(：πι以下。又、第14圖顯示32吋的EL顯示器面板i 之給電配線9 0及共通配線9 1之各個斷面積與電流密度之相 關關係。此外，被上述之給電配線9 〇及共通配線9 1的最大 斷面積Smax時所容許的電阻係數爲，32吋是9.6卜0(：111，而 40 吋是 6.4μΩοηι。 此外’針對40吋的EL顯示器面板1，爲使在可通以最 大電流方式全點亮時之給電配線9〇及共通配線9 i之各自的 最大電壓降設定爲IV以下，如第15圖所示，給電配線90 及共通配線9 1之各個配線電阻係數p/斷面積S係有需要設 疋爲2·4μ/Ωςητι以下。第16圖係表示40吋的EL顯不器面板 1之給電配線9 0及共通配線9 1之各個斷面積與電流密度之 相關關係。 依據給電配線90及共通配線9 1之故障而變不動作之故 障壽命MTF係滿足下式（2)。 MTF= A exp ( Ea/KbT) /pj2 .....( 2) 於此 ’ Ea 係致活能（activation energy)，KbT: 8.617x10 5ev， P係給電配線90及共通配線9 i的電阻係數，J爲電流密度。 給電配線90及共通配線9 1之故障壽命MTF係律速於 電阻係數的增大或電遷徙（e 1 e c t r 〇 m i g r a t i ο η )。將給電配線9 0 -27- 1296899 及共通配線91設定爲A1系（A1單體或AlTi、AINd等之合 金），Μ T F爲1 0 0 0 〇小時並以8 5 °C的動作溫度進行試算時， 電流密度J必需爲2.1 X 1 04A/cm2以下。與此同樣地，將給電 配線90及共通配線91設定爲Cu時，則必需爲2.8xl06A/cm2 以下。此外，A1合金內之A1以外的材料係以比A1還低電阻 係數省爲前提。 針對此等加以考慮，在3 2吋的E L顯示器面板1中，於 全點亮狀態下、在1 〇〇〇〇小特，給電配線90及共通配線9 1 不發生故障的A1系之給電配線9 0及共通配線9 1之各自的 斷面積S係如第1 4圖所示，必需爲5 7 μπι2以上，同樣地、 C u之給電配線9 0及共通配線9 1之各自的斷面積S係如第 14圖所示，必需爲0.43 μιη2以上。 接著，在4 0吋的E L顯示器面板1中，於全點亮狀態下、 在1 0 000小時，給電配線90及共通配線91不發生故障的 Α1系之給電配線90及共通配線9 1之各自的斷面積S係如 第1 6圖所示，必需爲92 μπι2以上，同樣地、Cu之給電配線 9〇及共通配線9 1之各自的斷面積S係如第1 6圖所示，必 需爲0.6 9 μ m 2以上。 在A1系之給電配線90及共通配線9 1中，A1系的電阻 係數設爲4.00μΩ(：ηι時，在32吋的EL顯示器面板1中，如 同上述、配線電阻係數ρ/斷面積S成爲4·7μΩ〇πι以下，所 以最小斷面積S m i η係成爲8 5 · 1 μ m 2。此時，如同上述，給電 配線90及共通配線91的配線寬度WL成爲34μηι以內，所 以給電配線90及共通配線91之最小膜厚Hmin係成爲 -28- 1296899 ' 2 · 5 Ο μηι 〇 - 又’在Α1系之給電配線9 Ο及共通配線9 1之4 Ο吋的 EL顯示器面板1中，如同上述、配線電阻係數ρ/斷面積S 成爲2.4μ/Ω(：πι以下，所以最小斷面積Smin係成爲167μηι2。 此時如同上述、給電配線90及共通配線9 1之配線寬度WL 成爲44 μπι以內，所以給電配線9〇及共通配線9 1之最小膜 厚Hmin係成爲3.80μπι。 一方面’在Cu之給電配線90及共通配線91中，Cu的 鲁電阻係數設定爲2.1 ΟμΩοηι時，32吋的EL顯示器面板1中， 如同上述配線電阻係數ρ/斷面積S成爲4.7 Ω/cm以下，所以 最小斷面積Smin係成爲44.7μπι 2。此時，如上述，給電配 線9 0及共通配線91的配線寬度WL成爲34μιη以內，所以 給電配線9 0及共通配線9 1之最小膜厚H m i η成爲1 . 3 1 μ m。 又’在Cu之給電配線90及共通配線91之40吋的EL 顯示器面板1中，如上述、因爲配線電阻係數p/斷面積S係 成爲2·4Ω/απι以下，所以最小斷面積Smin成爲8 7 5|im2。此 ^ 時，如上述，給電配線9 0及共通配線9 1的配線寬度WL係 成爲44 μπι以內，所以給電配線9〇及共通配線9 1之最小膜 厚H m i η係成爲1 . 9 9 μ m。 依以上’爲使EL顯示器面板1可正常且以消費電力進 行動作，在給電配線9 0及共通配線9 1之電壓降設定成1 V - 以下者較好’而爲設定成此種條件，在給電配線9 0及共通 配線9 1爲A 1系之3 2吋的面板中，厚度尺寸Η爲2 · 5 0 μ m〜 6 μπι，寬度尺寸 WL爲14. 1 μπι〜34.0 μπι，電阻係數爲 -29 - 1296899 4·0μΩ(ηιι〜9.6μΩ(：πι，在給電配線90及共通配線91爲A1系 之40吋的面板中，在給電配線90及共通配線9 1爲A1系的 情況，厚度尺寸Η爲3.80μπι〜6μηι，寬度尺寸WL爲27·8μηι 〜44·0μηι，電阻係數爲 4.0μΩ(：Γη 〜9.6μΩ(：ηι。 通常在Α1系之給電配線90及共通配線9 1的情況，厚 度尺寸Η爲2·50μηι〜6μηι，寬度尺寸WL爲14·1μπι〜44μηι， 電阻係數爲 4·ΟμΩ(：ηι 〜9.6μΩ(：πι。
同樣地，給電配線90及共通配線91爲Cu之32吋的面 板中，厚度尺寸Η爲1.31μπι〜6μιπ，寬度尺寸WL爲7·45μπι 〜34μηι，電阻係數爲2.1μΩ(：ηι〜9·6μΩ(ητι，給電配線90及 共通配線91爲Cu之40吋的面板中，給電配線90及共通配 線9 1爲C 11系的情況，厚度尺寸Η爲1 . 9 9 μ m〜6 μ m，寬度 尺寸 WL爲 14·6μηι〜44·0μπι，電阻係數爲 2·1μΩ(ητι〜 9.6 μ Ω c m 〇 通常在Cu之給電配線90及共通配線91的情況，厚度 尺寸Η爲1·31μηι〜6μηι，寬度尺寸WL爲7·45μπι〜44μπι， 電阻係數爲 2·1μΩ(：πι 〜9.6μΩ(：πι 。 因此，作爲給電配線90及共通配線91而使用Α1系材 料或Cu的情況，EL顯示器面板1之給電配線90及共通配 線91係厚度尺寸Η爲1·31μπι〜6μπι，寬度尺寸WL爲7·45μηι 〜44μπι，電阻係數爲 2.1μΩςητι 〜9·6μΩ(：πι。 又，在對向電極20c的上面係成膜有封止保護絶緣膜 56。依此封止保護絶緣膜56被覆對向電極20c整體，共通 配線9 1也會被被覆，而可防止共通配線9 1及對向電極20c -30- 1296899 - 極20a之間設置有共通配線9 1，所以可將畫素開口 - 抑制成最小限度。 再者，在子畫素電極20a，20a間之非畫素區 的信號線Y!〜Yn之上方係配置著共通配線9 1群， 加大子畫素電極20a的面積。 利用上述2種驅動方法當中之第二顯示器面板 方法，於顯示器面板1中，給電配線90，90，…係 基板2之第二周緣部的遊繞配線99、端子部90d ® 90e、依來自外部的振盪電路之時脈信號而成爲等 以可迅速地從有機EL元件20，20......對給電ί 90，··整體供給電流。 第一及第二EL顯示器面板1的共通配線9 1， 由絶緣基板2之第三周緣部及第四周緣部所設置的 9 5，9 5而被相互連接並被施加共通電壓V c 〇 m。共通 9 1，…及遊繞配線9 5，9 5係與掃描線X !〜X m、 〜Y u、供給線Z!〜Zm電氣絶緣。 β 〔變形例1〕 本實施形態中，各電晶體21、22、23係Ν通 效電晶體，但並不受本實施形態所限定，也可以是 的場效電晶體。在此情況，第2圖所示之電路構成 晶體21、22、23的源極21s，22s，23s與汲極2 2 3 d之關係形成相反。例如，在驅動電晶體2 3爲 的場效電晶體之情況，驅動電晶體23的汲極23d 元件2 0的子畫素電極2 0 a導通，源極2 3 s與供給| 率的減少 域所配置 所以不必 1的驅動 透過絶緣 及端子部 電位，所 ί己線9 0， 91，…係 遊繞配線 配線9 1， 信號線Υ: 道型的場 P通道型 中，各電 d ， 22d ， P通道型 I有機EL Z導通。 -38- 1296899 又驅動信號的波形成爲逆相位。 〔變形例2〕 又，本實施形態中，因爲信號線Y係從閘極層被圖案化 者’所以不受本實施形態所限定，信號線Y也可以是從汲極 層被圖案化者。在此情況，掃描線X及供給線Z係成爲從閘 極層被圖案化者，信號線γ係成爲位在比掃描線X及供給線 Z還要上層。 〔變形例3〕 此外，本實施形態中，每1點的子畫素P具備3個電晶 體2 1、22、23，但不受本實施形態所限，也可以是每！點的 子畫素P具備1個或複數個電晶體，而使用此等電晶體利用 主動矩陣方式進行驅動的顯示器面板。 〔變形例4〕 再者，本實施形態中，畫素3係由3個子畫素Pr、Pg、 P b所構成，但不受本實施形態所限定，也可以是包含由紅， 綠，藍之各色的中間色所成的子畫素來構成者。 〔變形例5〕 又，在上述各實施形態中，係以對向電極2 0 c作爲有機 EL元件20的陰極，以子畫素電極20a作爲有機EL元件20 的陽極，但也可以是將對向電極20c作爲有機EL元件20的 陽極，而子晝素電極20a作爲有機EL元件20的陰極。 【圖面之簡單說明】 【第1圖】係本發明所涉及的顯示裝置中的畫素之俯視 圖。 -39- 1296899 • 【第2圖】係子畫素P的等價電路圖。 ' 【第3圖】係子畫素P的電極之俯視圖。 【第4圖】係沿第i圖中的虛線IV — IV在絶緣基板2 • 的厚度方向切斷之箭頭方向剖面圖。 【第5圖】係沿第1圖中的虛線ν — V在絶緣基板2的 厚度方向切斷之箭頭方向剖面圖。 【第6圖】係沿第1圖中的虛線VI 一 VI在絶緣基板2 的厚度方向切斷之箭頭方向剖面圖。 • 【第7圖】係沿第1圖中的虛線V Π — V Π在絶緣基板 2的厚度方向切斷之箭頭方向剖面圖。 【第8圖】係顯示器面板的配線構造之槪略俯視圖。 【第9圖】係第8圖顯示器面板之驅動方法說明用流程 圖。 【第1 〇圖】係顯示器面板的配線構造之槪略俯視圖。 【第1 1圖】係第1 0圖之顯示器面板的驅動方法說明用 流程圖。 • 【第12圖】係子畫素P中的驅動電晶體23及有機EL 元件20之電流-電壓特性的圖表。 【第1 3圖】係3 2吋的EL顯示器面板1中的給電配線 90及共通配線9 1之各個最大電壓降與配線電阻係數P/斷面 積S之相關圖表。 【第1 4圖】係3 2吋的EL顯示器面板1中的給電配線 90及共通配線9 1之各個斷面積與電流密度之相關圖表。 ^ 【第1 5圖】係4 0吋的E L顯示器面板1中的給電配線 -40- 1296899 3 1 閘極絶緣膜 32 電晶體保護絶緣膜 33 平坦化膜 34 溝 5 1 5 2 56 87
導電性線 絶緣膜 封止保護絶緣膜 導電性襯墊 接觸孔 90 9 1 Pr Pg Pb Yr ,Yg ,Yb Y丨〜Yn ® X丨〜X m 給電配線 共通配線 紅色子畫素 綠色子畫素 藍色子畫素 信號線 信號線 掃描線
Zi〜zm 供給線

Claims (1)

1296899
第9 4 1 3 3 445號「顯示器面板」專利案 (2007年8月20日修正） 十、申請專利範圍： I〜種顯示器面板，係包含以下之構成： 基板； 形成在前述基板上之複數個電晶體；
以被覆前述複數個電晶體的上方之方式而形成，且表面 形成有複數個溝之絶緣膜； 埋設於前述溝之複數條第一配線； 覆蓋前述複數條第一配線之配線絶緣膜； 設置在前述配線絶緣膜的上方之複數條第二配線； 設置在前述複數條第二配線當中之鄰接的第二配線間 之畫素電極； 設置在前述電極上之發光層；及 設置在前述發光層上之對向電極。
2·如申請專利範圍第丨項之顯示器面板，其中 前述複數個電晶體係具有··源極、汲極之一方被連接至 前述畫素電極之驅動電晶體；使前述驅動電晶體的源極汲 極間流通寫入電流之開關電晶體；在發光期間保持前述驅 動電晶體的源極閘極間之電壓的保持電晶體。 3 ·如申請專利範圍第2項之顯示器面板，其中 前述第一配線係具有與前述驅動電晶體的源極、汲極之 他方作連接的給電配線。\ \ , 4.如申請專利範圍第1項之顯示器面板，其中 1296899 前述第一配線係由與作爲前述複數個電晶體的閘極之 導電層及作爲源極、汲極的導電層不同之導電層所形成。 5 ·如申請專利範圍第！項之顯示器面板，其中 前述第一配線係具有將作爲前述畫素電極的導電層予 以圖案化而成的導電性線。 6·如申請專利範圍第1項之顯示器面板，其中
前述絶緣膜係具有對前述複數個電晶體上進行直接覆 蓋的電晶體保護絶緣膜。 -..：；: ...v ..： ：、... '：: : 7 ·如申請專利範圍第6項之顯示器面板，其中 前述絶緣膜係具有設置在前述電晶體保護絶緣膜上之 平坦化膜。 8 ·如申請專利範圍第丨項之顯示器面板，其中 前述第二配線係與前述對向電極連接。 9·如申請專利範圍第丨項之顯示器面板，其中 前述第二配線的延伸方向係與前述第一配線的延伸方 向正交。 10.如申請專利範圍第1項至第9項中任一項之顯示器面板， 其中 前述第二配線係由與作爲前述複數個電晶體的閘極之 導電層及作爲源極、汲極的導電層不同的導電層所形成。 一種顯示器面板，係包含以下之構成： 配設有具備複數個子畫素的複數個畫素之基板； 在前述基板的上面，按前述各子畫素作配設之複數個驅 動電晶體； 1296899 使源極和汲極之一方與前述驅動電晶體的源極和汲極 之任一方導通、且在前述基板的上面，按前述各子畫素作 配設之複數個開關電晶體； 使源極和汲極之一方與前述驅動電晶體的源極和汲極 之他方導通、且使源極和汲極之他方與前述驅動電晶體的 閘極導通，並在前述基板的上面按前述各子畫素作配設之 複數個保持電晶體；
絶緣膜，以被覆前述驅動電晶體、開關電晶體及保持電 晶體的方式而形成，且在表面形成有複數個溝； 複數條給電配線，係埋設於前述溝而與前述驅動電晶體 的源極和汲極之他方導通，且其係由作爲前述驅動電晶 體、開關電晶體及保持電晶體的閘極、源極及汲極的導電 層以外的導電層所形成； 以在前述絶緣膜的上面呈相互平行而形成之複數個突 條； 複數個子畫素電極，沿著前述突條配置在前述絶緣膜的 上面、且在前述突條之間按前述各子畫素作設置而與前述 驅動電晶體的源極和汲極之任一方導通； 利用濕式塗佈法形成在前述子畫素電極的上面之發光 層；及 被覆前述發光層之對向電極。 12.如申請專利範圍第n項之顯示器面板，其中 前述突條係具有感光性絶緣樹脂。 1 3 ·如申請專利範圍第1 1項之顯示器面板，其中 1296899 俯視來看，在前述突條的下方係具備與前述突條重疊之 複數條信號線。 14. 如申請專利範圍第1 1項之顯示器面板，其中 前述給電配線的厚度尺寸係1.31〜6μιη。 15. 如申請專利範圍第1 1項之顯示器面板，其中 前述給電配線的寬度尺寸係7.45〜44 μπι。 16.如申請專利範圍第1 1項之顯示器面板，其中 前述給電配線的電阻係數係2.1〜9.6 μΩ〇ιη。 1296899 〇 ί· ~ ·— I 年月日修(更)正替換頁/ 修正頁
七、指定代表圖·· (一） 本案指定代表圖為：第7圖。 (二) 本代表圖之元件符號簡單說明： 20 有機EL元件 22 保持電晶體 22a，22b 不純物半導體膜 2 2p 通道保護膜 22d 汲極 22g 閘極 22c 半導體膜 22s 源極 24 電容 24A，24B 電極 3 1 閘極絶緣膜 32 電晶體保護絶緣膜 33 平坦化膜 34 溝 5 1 導電性線 52 絶緣膜 56 封止保護絶緣膜 87 導電性襯墊 88 接觸孔 90 給電配線 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：
TW094133445A 2004-09-29 2005-09-27 Display panel TWI296899B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004283519A JP4517804B2 (ja) 2004-09-29 2004-09-29 ディスプレイパネル

Publications (2)

Publication Number Publication Date
TW200640282A TW200640282A (en) 2006-11-16
TWI296899B true TWI296899B (en) 2008-05-11

Family

ID=36098438

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094133445A TWI296899B (en) 2004-09-29 2005-09-27 Display panel

Country Status (5)

Country Link
US (1) US7576358B2 (zh)
JP (1) JP4517804B2 (zh)
KR (1) KR100758062B1 (zh)
CN (1) CN100553394C (zh)
TW (1) TWI296899B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200811812A (en) * 2006-08-16 2008-03-01 Tpo Displays Corp System for displaying image and driving method for organic light-emitting element
JP4281018B2 (ja) * 2007-02-19 2009-06-17 ソニー株式会社 ディスプレイ装置
JP2008241784A (ja) * 2007-03-26 2008-10-09 Sony Corp 表示装置及びその製造方法
CN101796562A (zh) * 2008-07-02 2010-08-04 富士电机控股株式会社 面发光显示装置
JP5169688B2 (ja) * 2008-09-26 2013-03-27 カシオ計算機株式会社 発光装置及び発光装置の製造方法
CN102800815B (zh) * 2012-08-06 2015-05-20 深圳市华星光电技术有限公司 有机显示装置及其制作方法
US9257665B2 (en) * 2012-09-14 2016-02-09 Universal Display Corporation Lifetime OLED display
JP6521610B2 (ja) * 2014-11-10 2019-05-29 株式会社ジャパンディスプレイ 画像表示装置
KR102497761B1 (ko) * 2015-10-30 2023-02-07 엘지디스플레이 주식회사 어레이 기판
CN109074768B (zh) * 2016-09-09 2022-12-16 索尼半导体解决方案公司 显示装置和电子装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4980775A (en) 1988-07-21 1990-12-25 Magnascreen Corporation Modular flat-screen television displays and modules and circuit drives therefor
US5640067A (en) 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
TW578130B (en) 1997-02-17 2004-03-01 Seiko Epson Corp Display unit
US6462722B1 (en) * 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
JP3733582B2 (ja) * 1999-07-22 2006-01-11 セイコーエプソン株式会社 Ｅｌ表示装置
TW525122B (en) * 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
JP2001223074A (ja) 2000-02-07 2001-08-17 Futaba Corp 有機エレクトロルミネッセンス素子及びその駆動方法
WO2001084226A1 (fr) 2000-04-28 2001-11-08 Sharp Kabushiki Kaisha Unite d'affichage, procede d'excitation pour unite d'affichage, et appareil electronique de montage d'une unite d'affichage
US6608449B2 (en) * 2000-05-08 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Luminescent apparatus and method of manufacturing the same
US6738034B2 (en) 2000-06-27 2004-05-18 Hitachi, Ltd. Picture image display device and method of driving the same
JP2002318556A (ja) * 2001-04-20 2002-10-31 Toshiba Corp アクティブマトリクス型平面表示装置およびその製造方法
JP3743387B2 (ja) 2001-05-31 2006-02-08 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP4383852B2 (ja) 2001-06-22 2009-12-16 統寶光電股▲ふん▼有限公司 Ｏｌｅｄ画素回路の駆動方法
KR100827058B1 (ko) 2001-12-07 2008-05-02 샤프 가부시키가이샤 양방향 2단자 소자를 이용한 표시 장치 및 표시 장치의제조 방법
JP2003186420A (ja) * 2001-12-21 2003-07-04 Seiko Epson Corp アクティブマトリクス基板、電気光学装置、電気光学装置の製造方法、及び電子機器
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
US7045861B2 (en) 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
JP4123832B2 (ja) * 2002-05-31 2008-07-23 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3972359B2 (ja) 2002-06-07 2007-09-05 カシオ計算機株式会社 表示装置
JP4409821B2 (ja) 2002-11-21 2010-02-03 奇美電子股▲ふん▼有限公司 Ｅｌ表示装置
JP4131659B2 (ja) 2002-12-06 2008-08-13 東芝松下ディスプレイテクノロジー株式会社 表示装置及びその駆動方法

Also Published As

Publication number Publication date
US7576358B2 (en) 2009-08-18
JP2006098619A (ja) 2006-04-13
US20060066534A1 (en) 2006-03-30
KR100758062B1 (ko) 2007-09-11
KR20060051712A (ko) 2006-05-19
CN100553394C (zh) 2009-10-21
CN1764336A (zh) 2006-04-26
JP4517804B2 (ja) 2010-08-04
TW200640282A (en) 2006-11-16

Similar Documents

Publication Publication Date Title
TWI296899B (en) Display panel
JP4541936B2 (ja) 平板表示装置
TW594621B (en) Acive matrix type display device
TWI293853B (en) Display panel
KR20190024119A (ko) 유기 발광 표시 장치
KR101416718B1 (ko) 유기전계발광표시장치
WO2004026004A1 (ja) 有機エレクトロルミネッセンス表示装置及びその製造方法
US11145764B2 (en) Display device
CN110890386B (zh) 薄膜晶体管基板、液晶显示装置及有机电致发光显示装置
TWI300671B (en) Display panel
KR101820166B1 (ko) 화이트 유기발광다이오드 표시소자 및 그 제조방법
JP4217834B2 (ja) ディスプレイパネル
JP4706296B2 (ja) ディスプレイパネル
JP4379278B2 (ja) トランジスタアレイ基板及びディスプレイパネル
JP4747543B2 (ja) ディスプレイパネル
JP2012068422A (ja) ディスプレイパネル及びマザーパネル並びにディスプレイパネルの製造方法
JP4792748B2 (ja) ディスプレイパネル
JP4192879B2 (ja) ディスプレイパネル
KR20190024117A (ko) 유기 발광 표시 장치
JP5212405B2 (ja) ディスプレイパネル
JP4807677B2 (ja) 表示装置
JP4379285B2 (ja) ディスプレイパネル
JP2006267814A (ja) ディスプレイパネル
JP2012069540A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び発光装置
KR20100058223A (ko) 유기전계 발광소자의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees