JP2012068422A - ディスプレイパネル及びマザーパネル並びにディスプレイパネルの製造方法 - Google Patents

Abstract

【課題】パネルの製造中において配線の腐食・劣化・電蝕等を抑えるとともに、パネルの製造後でもパネルの各素子を静電気から保護する。
【解決手段】ディスプレイパネル１は、基板１０と、基板１０の表側に発光素子８とトランジスタ５，６とを有する画素Ｐｉｘが配列されている表示領域３０と、表示領域３０内に設けられているとともに、表示領域３０の外側に引き回された複数の配線５２，５３，５４，５５と、表示領域３０の外側で基板１０の表側に設けられ、配線５２，５３，５４，５５にそれぞれ接続された保護素子７２，７３，７４，７５と、表示領域３０の外側で基板１０の表側に設けられ、保護素子７２，７３，７４，７５に接続され、基板１０の縁まで至る引出し配線８０と、を備える。
【選択図】図１

Description

本発明は、ディスプレイパネル及びマザーパネル並びにディスプレイパネルの製造方法に関し、特に画素を備えるディスプレイパネル及びマザーパネル並びにディスプレイパネルの製造方法に関する。

近年、携帯電話機などの電子機器の表示パネルには、液晶ディスプレイパネルやＥＬ（Electro Luminescence）ディスプレイパネルが利用されている。液晶ディスプレイパネルやＥＬディスプレイパネルとしては、アクティブマトリクス駆動方式のものがある。アクティブマトリクス駆動方式の液晶ディスプレイパネルは、走査線、信号線、画素電極及びアクティブ素子等を有したアクティブマトリクス基板に対向基板を対向させて、これらの間に液晶を挟持したものである。アクティブマトリクス駆動方式のＥＬディスプレイパネルは、走査線、信号線、画素電極及びアクティブ素子等を有したアクティブマトリクス基板に対して画素電極毎に有機発光層を形成し、それらの有機発光層を共通電極で覆ったものである。液晶ディスプレイパネルのアクティブマトリクス基板は、透明基板の表面に複数の走査線と信号線を交差させるように設け、それらの交差部近傍にアクティブ素子を設け、走査線と信号線によって囲われる各領域内に画素電極を配置したものである（例えば、特許文献１参照）。ＥＬディスプレイパネルのアクティブマトリクス基板は、基板の表面に複数の走査線と信号線を交差させるように設け、それらの交差部近傍に複数のアクティブ素子を設け、走査線と信号線によって囲われる各領域内に画素電極を配置したものである。ＥＬディスプレイパネルの場合、走査線や信号線のほかに別の配線も設けられている。

ディスプレイパネルの製造に際しては、気相成長法、フォトリソグラフィー法、エッチング法、印刷法等を適宜行うことによって基板の表面に走査線、信号線、画素電極、アクティブ素子及び絶縁膜等を形成する。基板の搬送、輸送又は作成中やディスプレイパネルの製造工程中において静電気が発生し、走査線及び信号線等の配線間に急峻な電位差が生じ、その放電によってアクティブ素子や配線等が破壊してしまうことがある。また、アクティブ素子や配線等が破壊まで至らなくても、その特性が変化してしまうことがある。そのような破壊や特性変化が発生しないように、保護素子や短絡用リングをアクティブ素子等と一緒に作成することがある（例えば、特許文献１参照）。

ところで、液晶ディスプレイパネルでも、ＥＬディスプレイパネルでも、その製造工程において、一枚のマザーパネルをディスプレイパネルのサイズに切り分けることで、一枚のマザーパネルから複数枚のディスプレイパネルを得る。そのため、切断したディスプレイパネルの縁では、切断された配線の端部が露出することがある。

特開平８−１７９３６６号公報

しかし、ディスプレイパネルの縁に配線の端部が露出すると、配線の腐食、劣化又は電蝕等が発生してしまう。また、劣化した配線を通じて各素子（アクティブ素子や画素）も劣化してしまうことがある。
また、ディスプレイパネルの製造中のみならずディスプレイパネルの製造後にも、ディスプレイパネルに静電気が発生することがある。そのような静電気によってディスプレイパネルの各素子が破損する恐れがある。
そこで、本発明が解決しようとする課題は、ディスプレイパネルの製造中において走査線及び信号線等の配線の腐食、劣化及び電蝕等を抑えるとともに、ディスプレイパネルの製造後でも、画素及びアクティブ素子等の素子を静電気から保護することである。

以上の課題を解決するため、本発明に係るディスプレイパネルは、
基板と、
前記基板の一面側に配列された画素電極を有する表示領域と、
前記画素電極に電気的に接続されて前記表示領域内に設けられているとともに、前記表示領域の外側に引き回された複数の配線と、
前記表示領域の外側で前記基板の前記一面側に設けられ、一端側が前記複数の配線の各々に接続された複数の保護素子と、
前記表示領域の外側で前記基板の前記一面側に設けられ、前記複数の保護素子の他端側に共通に接続された共通接続配線と、
前記表示領域の外側で前記基板の前記一面側に設けられ、前記共通接続配線に接続されて前記基板の縁まで至る引出し配線と、
を備える。

好ましくは、前記引出し配線の数が前記配線の数より少ない。

本発明に係るディスプレイパネルは、
基板と、
前記基板の一面側に配列された画素電極を有する表示領域と、
前記画素電極に電気的に接続されて前記表示領域内に設けられているとともに、前記表示領域の外側に引き回された複数の配線と、
前記表示領域の外側で前記基板の前記一面側に設けられ、互いに直列接続されるとともに、各々の一端側と他端側とが前記複数の配線における互いに異なる前記配線に接続された複数の第一保護素子と、
前記表示領域の外側で前記基板の前記一面側に設けられ、一端側が前記複数の配線の何れかに接続された第二保護素子と、
前記表示領域の外側で前記基板の前記一面側に設けられ、前記第二保護素子の他端側に接続され、前記基板の縁まで至る引出し配線と、
を備える。

好ましくは、前記ディスプレイパネルが、前記表示領域の外側で前記基板の前記一面側に列状に配列され、前記複数の配線にそれぞれ接続された複数の接続端子を更に備え、前記第一保護素子が前記複数の接続端子のそれぞれの間に配置されている。
好ましくは、前記画素電極は、発光素子の一端側をなす第一画素電極と、該第一画素電極に発光層を介して対向して設けられて、前記発光素子の他端側をなす第二画素電極とを有し、前記基板の前記一面側に設けられ、前記第一画素電極に接続されて前記発光素子の動作を制御する画素駆動回路を有し、前記複数の配線は接地用の配線を有し、前記接地用の配線は、前記第二画素電極に接続されている。
好ましくは、前記発光素子が有機エレクトロルミネッセンス素子である。

本発明に係るマザーパネルは、
間隔をおいてマトリクス状に配列された複数のディスプレイパネル領域と、
前記ディスプレイパネル領域の周囲を埋め尽くして前記ディスプレイパネル領域同士を繋げた繋ぎ部と、
前記ディスプレイパネル領域を囲うように前記繋ぎ部に設けられた短絡線と、
を備え、
前記各ディスプレイパネル領域が、
前記ディスプレイパネル領域の一面側に配列された画素電極を有する表示領域と、
前記画素電極に電気的に接続されて前記表示領域内に設けられているとともに、前記表示領域の外側に引き回された複数の配線と、
前記表示領域の外側で前記ディスプレイパネル領域の前記一面側に設けられ、前記複数の配線の各々に接続された複数の保護素子と、
前記表示領域の外側で前記ディスプレイパネル領域の前記一面側に設けられ、前記複数の保護素子の他端側に共通に接続された共通接続配線と、
前記ディスプレイパネル領域の前記一面側に設けられ、前記共通接続配線に接続される引出し配線と、
を有し、
前記引出し配線が前記ディスプレイパネル領域から前記繋ぎ部に引き回されて、前記短絡線に接続されている。

本発明に係るマザーパネルは、
間隔をおいてマトリクス状に配列された複数のディスプレイパネル領域と、
前記ディスプレイパネル領域の周囲を埋め尽くして前記ディスプレイパネル領域同士を繋げた繋ぎ部と、
前記ディスプレイパネル領域を囲うように前記繋ぎ部に設けられた短絡線と、
を備え、
前記各ディスプレイパネル領域が、
前記ディスプレイパネル領域の一面側に配列された画素電極を有する表示領域と、
前記画素電極に電気的に接続されて前記表示領域内に設けられているとともに、前記表示領域の外側に引き回された複数の配線と、
前記表示領域の外側で前記ディスプレイパネル領域の前記一面側に設けられ、互いに直列接続されるとともに、各々の一端側と他端側とが前記複数の配線における互いに異なる前記配線に接続された複数の第一保護素子と、
前記表示領域の外側で前記ディスプレイパネル領域の前記一面側に設けられ、一端側が前記複数の配線の何れかに接続された第二保護素子と、
前記表示領域の外側で前記ディスプレイパネル領域の前記一面側に設けられ、前記第二保護素子の他端側に接続された引出し配線と、
を有し、
前記引出し配線が前記ディスプレイパネル領域から前記繋ぎ部に引き回されて、前記短絡線に接続されている。

本発明に係るディスプレイパネルの製造方法は、前記マザーパネルを前記ディスプレイパネル領域の縁に沿って切断して、前記引き出し配線を前記ディスプレイパネル領域の縁で切断する

本発明によれば、ディスプレイパネルの製造中において、走査線及び信号線等の配線の腐食・劣化・電蝕等を抑えることができる。また、パネルの製造後でも、画素、アクティブ素子等を静電気から保護することができる。

本発明の第１の実施の形態に係るディスプレイパネルの構成を示した概略平面図である。 II−II断面図である。 同実施の形態に係るディスプレイパネルの画素及び配線の位置関係を示す平面図である。 同実施の形態に係るディスプレイパネルの等価回路図である。 同実施の形態に係るディスプレイパネルの１つの画素の画素駆動回路の一例を示した回路図である。 同実施の形態に係るディスプレイパネルの１つの画素の画素駆動回路の一例を示した回路図である。 同実施の形態に係るディスプレイパネルの１つの画素及びその周辺を示した平面図である。 VIII−VIII断面図である。 IX−IX断面図である。 バンクの形状を説明するための概略平面図である。 同実施の形態に係るディスプレイパネルの縁近傍を拡大して示した平面図である。 同実施の形態に係るマザーパネルを示した平面図である。 本発明の第２の実施の形態に係るディスプレイパネルの等価回路図である。 同実施の形態に係るディスプレイパネルの縁近傍を拡大して示した平面図である。 同実施の形態に係るマザーパネルを示した平面図である。 本発明の第３の実施の形態に係るディスプレイパネルを示した概略平面図である。 XVII−XVII断面図である。 同実施の形態に係るディスプレイパネルの等価回路図である。 同実施の形態に係るディスプレイパネルの縁近傍を拡大して示した平面図である。 同実施の形態に係るマザーパネルを示した平面図である。 本発明の第４の実施の形態に係るディスプレイパネルの等価回路図である。 同実施の形態に係るディスプレイパネルの縁近傍を拡大して示した平面図である。 同実施の形態に係るマザーパネルを示した平面図である。 第１、第２、第３又は第４の実施の形態に係るディスプレイパネルを表示パネルに適用した携帯電話機の一例を示す正面図である。 第１、第２、第３又は第４の実施の形態に係るディスプレイパネルを表示パネルに適用したデジタルカメラの一例を示す正面側斜視図（ａ）と、後面側斜視図（ｂ）である。 第１、第２、第３又は第４の実施の形態に係るディスプレイパネルを表示パネルに適用したパーソナルコンピュータの一例を示す斜視図である。

以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、本発明の範囲を以下の実施形態及び図示例に限定するものではない。

また、以下の各実施形態においては、本発明に係るディスプレイパネルが、複数の画素がマトリクス状に配列されて画像を表示する構成を備える場合について説明するが、本発明に係るディスプレイパネルは、例えば、感光体ドラムに画像データに応じた光を照射して露光する露光装置に適用される、複数の画素が一方向に配列された構成を備えるディスプレイパネルも含むものである。
〔第１の実施の形態〕
図１は、本発明の第１の実施の形態に係るディスプレイパネル１の構成を示した概略平面図である。図２は、図１に示されたII−IIに沿った面の矢視断面図である。

このディスプレイパネル１は、基板１０と対向基板４０を対向させて、これらを貼り合わせたものである。基板１０の表側の略中央部には、表示領域３０が設けられている。表示領域３０は、発光素子８を有する画素Ｐｉｘがマトリクス状に配列されたものである。これら各画素Ｐｉｘの発光素子８が個別に発光し、発光強度若しくは発光時間又はそれらの両方が発光素子８ごとに制御されることによって、画素Ｐｉｘごとに輝度階調が制御されて、表示領域３０に画像が表示される。なお、以下においては、表示領域３０に複数の画素Ｐｉｘが配列されている場合について説明するが、本発明はそのような構成に限るものではなく、表示領域３０に画素Ｐｉｘが一つだけ設けられているものであってもよい。

また、以下の説明において、トップエミッション構造とは、表示領域３０内の各発光素子８から発した光が対向基板４０の表側の面から外部に放射される構造をいい、ボトムエミッション構造とは、各発光素子８から発した光が基板１０の裏側の面から外部に放射される構造をいう。

基板１０及び対向基板４０は絶縁性の基板であり、例えばガラス又は樹脂（例えば、アクリル、ポリカーボネート）からなる。トップエミッション構造の場合、対向基板４０が透明である。ボトムエミッション構造の場合、基板１０が透明である。

表示領域３０が枠状のシール材３１によって囲われている。シール材３１は、基板１０と対向基板４０との間に挟持された状態でこれら基板１０と対向基板４０に固着されている。シール材３１によって基板１０と対向基板４０がこれらの間に間隔をおいて接合されている。このような構造によって、表示領域３０は封緘されて、外的環境の影響を受けないように保護されている。シール材３１がガラスビーズ等のギャップ材を含有することによって、圧力によってシール材３１が押し潰されないようになっている。これにより、基板１０と対向基板４０との間隔が保たれ、基板１０の表側と対向基板４０の裏側が接触しない。シール材３１の内側にフィル材が充填されていてもよいし、シール材３１の内側が空洞となっていてもよい。トップエミッション構造の場合、フィル材は透明である。なお、対向基板４０が基板１０に貼り合わせられておらず、表示領域３０が封緘されていなくてもよい。

表示領域３０内には、発光素子８のアドレシング、階調指定、電圧供給、接地等に用いられる各種の配線が設けられ、これら配線が表示領域３０から表示領域３０の周囲に引き回されている。具体的には、表示領域３０の周囲に引き回された配線の集まりが、配線群５０である。

図１に示すように、対向基板４０のサイズが基板１０のサイズよりも小さく、基板１０の一部１０ａが対向基板４０の縁からはみ出ている。基板１０のはみ出し部分１０ａの表側には、複数の端子からなる端子群６０が設けられている。配線群５０の各配線がはみ出し部分１０ａまで引き回されており、配線群５０の各配線が端子群６０の各端子に接続されている。基板１０のはみ出し部分１０ａの表側には、複数の保護素子からなる保護素子群７０が設けられている。配線群５０の各配線が保護素子群７０の各保護素子に接続されている。基板１０のはみ出し部分１０ａの表側には、引出し配線８０が形成されている。引出し配線８０は保護素子群７０の各保護素子に接続されている。引出し配線８０が基板１０の縁１０ｂまで至っており、引出し配線８０の端が基板１０の側面で切断されて、その切断面が露出している。なお、保護素子群７０の各保護素子が形成される位置や、引出し配線８０が形成される位置は、表示領域３０の外側であればよく、はみ出し部分１０ａに限るものではない。

発光素子８は有機ＥＬ素子、無機ＥＬ素子、発光ダイオードその他の半導体発光素子である。以下、発光素子８が有機ＥＬ素子である場合の、ディスプレイパネル１の具体的な構成について説明する。

まず、表示領域３０内に設けられた配線について説明する。図３は、表示領域３０内の画素（発光素子８）及び配線の配置を示す平面図である。図４は、基板１０の表側に設けられた回路を基板１０とともに示した概略図である。表示領域３０内に設けられた配線は、図３に示すように表示領域３０内に張り巡らされた走査線５２、信号線５３及び電圧供給線５４と、図４に示すように表示領域３０全体に及ぶように設けられた接地用の配線５５（後述する対向電極８ｄと基準電位線５５ａの組み合わせ）と、である。

図３に示すように、基板１０の表側には、複数の走査線５２が敷設されている。これら走査線５２は、互いに略平行となっているとともに、所定間隔をおいて配列されている。これら走査線５２の延びる方向を水平方向という。

基板１０の表側には、複数の電圧供給線５４が敷設されている。これら電圧供給線５４は、互いに平行となっているとともに、所定間隔をおいて配列されている。電圧供給線５４と走査線５２が互いに平行であり、電圧供給線５４と走査線５２が交互に配列されている。電圧供給線５４の両側に配置される２本の走査線５２のうち一方は、他方よりもその電圧供給線５４の近くに配置されている。

基板１０の表側には、複数の信号線５３が敷設されている。これら信号線５３は、互いに平行となっているとともに、所定間隔をおいて配列されている。平面視して、信号線５３は、走査線５２及び電圧供給線５４に対して直交している。これら信号線５３の延びる方向を垂直方向という。信号線５３と走査線５２とが互いに絶縁されているとともに、信号線５３と電圧供給線５４とが互いに絶縁されている。走査線５２、信号線５３及び電圧供給線５４が表示領域３０の外側まで引き回されている。なお、電圧供給線５４が垂直方向に延び、平面視して、走査線５２と電圧供給線５４が交差してもよい。この場合、走査線５２と電圧供給線５４とが互いに絶縁されている。

発光素子８は、隣り合う信号線５３の間で垂直方向に配列されている。また、発光素子８は、走査線５２とその走査線５２の片側隣りの電圧供給線５４との間で水平方向に配列されている。

ディスプレイパネル１はアクティブマトリクス型であり、図４に示すように、各画素Ｐｉｘにおいて、発光素子８の近傍には、アクティブ素子等を有した画素駆動回路４が発光素子８に接続されて設けられている。画素駆動回路４は、走査線５２、信号線５３及び電圧供給線５４に接続されている。なお、図４に示す発光素子８、画素駆動回路４、走査線５２、信号線５３及び電圧供給線５４の数は一例であり、これらの数は実際には図４に示す数よりも多い。

画素駆動回路４は、その画素駆動回路４に接続された走査線５２が選択された時に、その画素駆動回路４に接続された信号線５３から階調信号を取り込むとともに、その走査線５２が次に選択されるまでの間に、取り込んだ階調信号に応じたレベルの電流を電圧供給線５４から発光素子８に流して発光素子８を発光させるものである。信号線５３に出力される階調信号は、信号線５３に印加される電圧のレベルで表されたものでもよいし、信号線５３に印加される電流のレベルで表されたものでもよい。

画素駆動回路４が有するアクティブ素子は薄膜トランジスタ（ＴＦＴ）であり、アクティブ素子の数は複数である。例えば、画素駆動回路４が有するアクティブ素子の数が２である場合、画素駆動回路４が図５に示すように構成され、画素駆動回路４が有するアクティブ素子の数が３である場合、画素駆動回路４が図６に示すように構成されている。

図５に示す場合について具体的に説明する。画素駆動回路４は、スイッチトランジスタ５、駆動トランジスタ６及びキャパシタ７を有する。スイッチトランジスタ５及び駆動トランジスタ６が、アクティブ素子としての薄膜トランジスタである。

スイッチトランジスタ５のゲートが走査線５２に接続され、スイッチトランジスタ５のドレインとソースのうちの一方が信号線５３に接続され、スイッチトランジスタ５のドレインとソースのうちの他方がキャパシタ７の一方の電極及び駆動トランジスタ６のゲートに接続されている。駆動トランジスタ６のソースとドレインのうちの一方が電圧供給線５４に接続され、駆動トランジスタ６のソースとドレインのうち他方がキャパシタ７の他方の電極及び発光素子８のアノードに接続されている。

図６に示す場合について具体的に説明する。画素駆動回路４は、スイッチトランジスタ５Ａ、駆動トランジスタ６Ａ、キャパシタ７Ａ及び保持トランジスタ９Ａを有する。スイッチトランジスタ５Ａ、駆動トランジスタ６Ａ及び保持トランジスタ９Ａが、アクティブ素子としての薄膜トランジスタである。

スイッチトランジスタ５Ａのゲートは、保持トランジスタ９のゲートと、走査線５２とに接続されている。スイッチトランジスタ５Ａのソースとドレインのうち一方は、信号線５３に接続されている。スイッチトランジスタ５Ａのソースとドレインのうち他方は、発光素子８のアノードと、駆動トランジスタ６Ａのソースとドレインのうち一方と、キャパシタ７Ａの一方の電極とに接続されている。

保持トランジスタ９Ａのゲートは、スイッチトランジスタ５Ａのゲートと、走査線５２とに接続されている。保持トランジスタ９Ａのソースとドレインのうち一方は、駆動トランジスタ６のソースとドレインのうちの他方と、電圧供給線５４とに接続されている。保持トランジスタ９Ａのソースとドレインのうち他方は、駆動トランジスタ６のゲートと、キャパシタ７Ａの他方の電極とに接続されている。

駆動トランジスタ６Ａのゲートは、保持トランジスタ９Ａのソースとドレインのうち他方と、キャパシタ７Ａの他方の電極とに接続されている。駆動トランジスタ６Ａのソースとドレインのうち一方は、発光素子８のアノードと、スイッチトランジスタ５Ａのソースとドレインのうち他方と、キャパシタ７Ａの一方の電極とに接続されている。駆動トランジスタ６Ａのソースとドレインのうち他方は、保持トランジスタ９Ａのソースとドレインのうち一方と、電圧供給線５４とに接続されている。

画素駆動回路４、走査線５２、信号線５３及び電圧供給線５４は、基板１０の表側に形成されている。つまり、絶縁膜が基板１０の表側に積層され、導体や半導体等がそれら絶縁膜の間にパターニングされることによって、画素駆動回路４、走査線５２、信号線５３及び電圧供給線５４が形成される。

画素駆動回路４が図５に示すように構成されている場合に、図７〜図９を参照して、基板１０の表側に積層された層構造について説明する。図７は、一つの画素に相当する平面図である。図８は、図７に示されたVIII−VIIIに沿った面を矢印方向に見て示した断面図である。図９は、図７に示されたIX−IXに沿った面を矢印方向に見て示した断面図である。なお、図７においては、電極及び配線を主に示す。

図７に示すように、スイッチトランジスタ５は、走査線５２と信号線５３の交差部近傍に配置されているとともに、信号線５３に沿うように配置されている。駆動トランジスタ６は、信号線５３に沿うように配置されている。スイッチトランジスタ５と駆動トランジスタ６は、信号線５３に沿う方向に並列されている。キャパシタ７とスイッチトランジスタ５は、走査線５２に沿う方向に並列されている。キャパシタ７と発光素子８は、信号線５３に沿う方向に並列されている。発光素子８と駆動トランジスタ６は、電圧供給線５４に沿う方向に並列されている。また、走査線５２と電圧供給線５４の間に、スイッチトランジスタ５、駆動トランジスタ６、キャパシタ７及び発光素子８が配置されている。

図７、図９に示すように、スイッチトランジスタ５は、逆スタガ構造の薄膜トランジスタである。このスイッチトランジスタ５は、ゲート電極５ａ、半導体膜５ｂ、保護絶縁膜５ｄ、不純物半導体膜５ｆ，５ｇ、電極５ｈ及び電極５ｉ等を有するものである。電極５ｈと電極５ｉのどちらか一方がドレインであり、他方がソースである。また、図７、図８に示すように、駆動トランジスタ６は、逆スタガ構造の薄膜トランジスタである。この駆動トランジスタ６は、ゲート電極６ａ、半導体膜６ｂ、保護絶縁膜６ｄ、不純物半導体膜６ｆ，６ｇ、電極６ｈ及び電極６ｉ等を有するものである。電極６ｈと電極６ｉのどちらか一方がドレインであり、他方がソースである。

図７〜図９に示すように、信号線５３及びゲート電極５ａ，６ａが基板１０上に形成されている。キャパシタ７の一方の電極７ａも基板１０上に形成されている。第一絶縁膜１１が基板１０上の一面に成膜されており、信号線５３とゲート電極５ａ，６ａと電極７ａが第一絶縁膜１１によって覆われている。第一絶縁膜１１は、スイッチトランジスタ５と駆動トランジスタ６のゲート絶縁膜となるとともに、キャパシタ７の誘電体となる。第一絶縁膜１１は、例えば、シリコン窒化物又はシリコン酸化物からなる。ボトムエミッション構造の場合、第一絶縁膜１１が透明である。トップエミッション構造の場合、第一絶縁膜１１が透明であってもよいし、不透明であってもよい。

走査線５２、電圧供給線５４及び電極５ｈ，５ｉ，６ｈ，６ｉは、第一絶縁膜１１上に形成されている。キャパシタ７の他方の電極７ｂも第一絶縁膜１１上に形成されている。例えばシリコン窒化物又はシリコン酸化物からなる第二絶縁膜１２が第一絶縁膜１１上に成膜されており、走査線５２、電圧供給線５４及び電極５ｈ，５ｉ，６ｈ，６ｉ，７ｂが第二絶縁膜１２によって覆われている。このため、信号線５３及びゲート電極５ａ，６ａは、第一絶縁膜１１と基板１０との間に形成され、走査線５２、電圧供給線５４及び電極５ｈ，５ｉ，６ｈ，６ｉ，７ｂは、第一絶縁膜１１と第二絶縁膜１２との間に形成されている。

図７に示すように、駆動トランジスタ６のゲート電極６ａとキャパシタ７の一方の電極７ａが一体に連なっている。駆動トランジスタ６のゲート電極６ａ及びキャパシタ７の一方の電極７ａは、信号線５３から分離している。スイッチトランジスタ５のゲート電極５ａは、駆動トランジスタ６のゲート電極６ａ及びキャパシタ７の一方の電極７ａから分離しているとともに、信号線５３からも分離している。駆動トランジスタ６の電極６ｉとキャパシタ７の他方の電極７ｂが一体に連なっている。駆動トランジスタ６の電極６ｉ及びキャパシタ７の他方の電極７ｂは、駆動トランジスタ６の電極６ｈ、スイッチトランジスタ５の電極５ｉ，５ｈ、走査線５２及び電圧供給線５４から分離している。駆動トランジスタ６の電極６ｈと電圧供給線５４が一体に連なっている。駆動トランジスタ６の電極６ｈは、スイッチトランジスタ５の電極５ｈ，５ｉ及び走査線５２から分離している。スイッチトランジスタ５の電極５ｈは、電極５ｉ、走査線５２及び電圧供給線５４から分離している。スイッチトランジスタ５の電極５ｉは、走査線５２及び電圧供給線５４から分離している。

ゲート電極５ａ，６ａ、電極７ａ及び信号線５３は、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。ゲート電極５ａ，６ａ、電極７ａ及び信号線５３は、基板１０上に一面に成膜された導電性膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成されたものである。

走査線５２、電圧供給線５４及び電極５ｈ，５ｉ，６ｈ，６ｉ，７ｂは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。走査線５２、電圧供給線５４及び電極５ｈ，５ｉ，６ｈ，６ｉ，７ｂは、第一絶縁膜１１上に一面に成膜された導電性膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。

図９を参照して、スイッチトランジスタ５の構造について具体的に説明する。図９に示すように、第一絶縁膜１１上であってゲート電極５ａに対応する位置には、真性な半導体膜５ｂが形成されている。この半導体膜５ｂは、第一絶縁膜１１を挟んでゲート電極５ａと相対している。半導体膜５ｂは、例えば、アモルファスシリコン又は結晶性シリコンからなる。スイッチトランジスタ５の動作時には、半導体膜５ｂにチャネルが形成される。半導体膜５ｂの中央部上には、チャネルをエッチングから保護する保護絶縁膜５ｄが形成されている。この保護絶縁膜５ｄは、例えば、シリコン窒化物又はシリコン酸化物からなる。半導体膜５ｂの一端部の上には、不純物半導体膜５ｆが一部保護絶縁膜５ｄに重なるようにして形成されており、半導体膜５ｂの他端部の上には、不純物半導体膜５ｇが一部保護絶縁膜５ｄに重なるようにして形成されている。不純物半導体膜５ｆ，５ｇは、互いに離間している。スイッチトランジスタ５がｎ型トランジスタであれば、不純物半導体膜５ｆ，５ｇがｎ型半導体であり、スイッチトランジスタ５がｐ型トランジスタであれば、不純物半導体膜５ｆ，５ｇがｐ型半導体である。不純物半導体膜５ｆの上に電極５ｈが形成され、電極５ｈと第一絶縁膜１１との間に不純物半導体膜５ｆ及び半導体膜５ｂが挟まれている。不純物半導体膜５ｇの上に電極５ｉが形成され、電極５ｉと第一絶縁膜１１との間に不純物半導体膜５ｇ及び半導体膜５ｂが挟まれている。保護絶縁膜５ｄ、電極５ｈ及び電極５ｉの上には、絶縁性の第二絶縁膜１２が成膜され、保護絶縁膜５ｄ、電極５ｈ及び電極５ｉが第二絶縁膜１２によって被覆されている。そのため、スイッチトランジスタ５は、第二絶縁膜１２によって覆われている。

図８を参照して、駆動トランジスタ６の構造について具体的に説明する。図８に示すように、第一絶縁膜１１の上であってゲート電極６ａに対応する位置には、真性な半導体膜６ｂが形成されている。この半導体膜６ｂは、第一絶縁膜１１を挟んでゲート電極６ａと相対している。半導体膜６ｂは、例えば、アモルファスシリコン又は結晶性シリコンからなる。駆動トランジスタ６の動作時には、半導体膜６ｂにチャネルが形成される。半導体膜６ｂの中央部上には、チャネルをエッチングから保護する保護絶縁膜６ｄが形成されている。この保護絶縁膜６ｄは、例えば、シリコン窒化物又はシリコン酸化物からなる。半導体膜６ｂの一端部の上には、不純物半導体膜６ｆが一部保護絶縁膜６ｄに重なるようにして形成されており、半導体膜６ｂの他端部の上には、不純物半導体膜６ｇが一部保護絶縁膜６ｄに重なるようにして形成されている。不純物半導体膜６ｆ，６ｇは、互いに離間している。不純物半導体膜６ｆ，６ｇがｎ型半導体であり、駆動トランジスタ６がｐ型トランジスタであれば、不純物半導体膜６ｆ，６ｇがｐ型半導体である。不純物半導体膜６ｆの上に電極６ｈが形成され、電極６ｈと第一絶縁膜１１との間に不純物半導体膜６ｆ及び半導体膜６ｂが挟まれている。不純物半導体膜６ｇの上に電極６ｉが形成され、電極６ｉと第一絶縁膜１１との間に不純物半導体膜６ｇ及び半導体膜６ｂが挟まれている。保護絶縁膜６ｄ、電極６ｈ及び電極６ｉの上には、絶縁性の第二絶縁膜１２が成膜され、保護絶縁膜６ｄ、電極６ｈ及び電極６ｉが第二絶縁膜１２によって被覆されている。そして、駆動トランジスタ６は、第二絶縁膜１２によって覆われている。

図７、図９を参照して、キャパシタ７の構造について具体的に説明する。図７に示すように、キャパシタ７は、駆動トランジスタ６のゲート電極６ａと電極６ｉとの間に接続されている。具体的には、キャパシタ７の一方の電極７ａは、駆動トランジスタ６のゲート電極６ａに接続され、他方の電極７ｂは、駆動トランジスタ６の電極６ｉに接続されている。図９に示すように、電極７ａが基板１０と第一絶縁膜１１との間に形成され、電極７ｂが第一絶縁膜１１と第二絶縁膜１２との間に形成され、電極７ａと電極７ｂが第一絶縁膜１１を挟んで相対している。

図７を参照して、スイッチトランジスタ５、駆動トランジスタ６、キャパシタ７の接続について説明する。第一絶縁膜１１のうち、ゲート電極５ａと走査線５２とが重なる位置には、コンタクトホール１１ａが形成されている。第一絶縁膜１１のうち、電極５ｈと信号線５３とが重なる位置には、コンタクトホール１１ｂが形成されている。第一絶縁膜１１のうち、ゲート電極６ａと電極５ｉとが重なる位置には、コンタクトホール１１ｃが形成されている。コンタクトホール１１ａ〜１１ｃ内にコンタクトプラグ２０ａ〜２０ｃがそれぞれ埋め込まれている。コンタクトプラグ２０ａによってスイッチトランジスタ５のゲート電極５ａと走査線５２が電気的に導通する。コンタクトプラグ２０ｂによってスイッチトランジスタ５の電極５ｈと信号線５３が電気的に導通する。コンタクトプラグ２０ｃによってスイッチトランジスタ５の電極５ｉとキャパシタ７の電極７ａが電気的に導通するとともに、スイッチトランジスタ５の電極５ｉと駆動トランジスタ６のゲート電極６ａが電気的に導通する。なお、コンタクトプラグ２０ａ〜２０ｃを介することなく、走査線５２がコンタクトホール１１ａを通じて直接ゲート電極５ａと接触し、電極５ｈがコンタクトホール１１ｂを通じて信号線５３と接触し、電極５ｉがコンタクトホール１１ｃを通じてゲート電極６ａと接触してもよい。

図８に示すように、発光素子８は、有機ＥＬ素子であって、画素電極８ａ、キャリア輸送層（ここでは、正孔注入層８ｂと発光層８ｃ）及び対向電極８ｄを備える。画素電極８ａは、第一画素電極であって、発光素子８のアノードである。対向電極８ｄは、第二画素電極であって、発光素子８のカソードである。

画素電極８ａは、基板１０との間に第一絶縁膜１１を介して基板１０の上に設けられている。画素電極８ａが画素ごと（発光素子８ごと）に独立して形成され、表示領域３０内では複数の画素電極８ａがマトリクス状に配列されている。ボトムエミッション構造の場合、この画素電極８ａは透明電極であって、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ₂Ｏ₃）、酸化スズ（ＳｎＯ₂）、酸化亜鉛（ＺｎＯ）若しくはカドミウム−錫酸化物（ＣＴＯ）又はこれらの混合物からなる。また、トップエミッション構造の場合、画素電極８ａは、高い光反射性のアルミ等の単体又は合金層を下層として光反射性層とし、上層として上述の透明電極の積層構造とすることが好ましい。画素電極８ａの一部が駆動トランジスタ６の電極６ｉに重なり、画素電極８ａと電極６ｉとが接続されている。

画素電極８ａの周縁部が第二絶縁膜１２によって覆われているが、画素電極８ａの中央部が第二絶縁膜１２によって覆われていない。つまり、図７に示すように、第二絶縁膜１２には、開口部１２ａが形成されており、開口部１２ａが画素電極８ａに重なっている。開口部１２ａが画素ごと（発光素子８ごと）に独立して形成され、複数の開口部１２ａがマトリクス状に配列されている。そのため、第二絶縁膜１２は、平面視して、格子状に形成されている。

なお、第二絶縁膜１２に開口部１２ａが形成されておらず、画素電極８ａが第二絶縁膜１２上に形成されていてもよい。その場合、画素電極８ａが、第二絶縁膜１２に形成されたコンタクトホールを介して駆動トランジスタ６の電極６ｉに接続されている。更に、その場合、ボトムエミッション構造であれば、第二絶縁膜１２が透明である。

図８に示すように、画素電極８ａの上に、キャリア輸送層が積み重ねられている。キャリア輸送層とは、画素電極８ａと対向電極８ｄとの間に電圧が印加されることによって正孔又は電子を輸送する層である。キャリア輸送層は正孔注入層８ｂと発光層８ｃの積層体であり、正孔注入層８ｂが画素電極８ａ上に形成され、発光層８ｃが正孔注入層８ｂ上に形成されている。なお、キャリア輸送層の構成は正孔注入層８ｂと発光層８ｃの積層体に限るものではない。例えば、キャリア輸送層は、画素電極８ａから順に正孔注入層、発光層、電子注入層を積層してなる三層構造であっても良いし、発光層からなる一層構造であっても良いし、これらの層構造において適切な層間に電子若しくは正孔の輸送層が介在した積層構造であっても良いし、その他の積層構造であっても良い。

正孔注入層８ｂは、化合物膜である。例えば、正孔注入層８ｂは、導電性高分子であるＰＥＤＯＴ（poly(ethylenedioxy)thiophene；ポリエチレンジオキシチオフェン）及びドーパントであるＰＳＳ（polystyrene sulfonate；ポリスチレンスルホン酸）からなる層であって、画素電極８ａから発光層８ｃに向けて正孔を注入するキャリア注入層である。

発光層８ｃは、化合物膜である。例えば、発光層８ｃは、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料からなる層である。発光層８ｃは、対向電極８ｄから供給される電子と、正孔注入層８ｂから注入される正孔との再結合に伴い発光する。発光層８ｃは、発光色を定める発光材料を含有していてもよい。発光層８ｃに含有する発光材料が赤色（Ｒ）の発光材料であれば、発光素子８が赤の画素であり、発光層８ｃに含有する発光材料が緑色（Ｇ）の発光材料であれば、発光素子８が緑の画素であり、発光層８ｃに含有する発光材料が青色（Ｂ）の発光材料であれば、発光素子８が青の画素である。このため、画素の色ごとに、発光層８ｃの発光材料が異なる。なお、画素のＲＧＢ配列はストライプ配列でもよいし、モザイク配列でもよいし、デルタ配列でもよい。ストライプ配列とは、垂直方向に同じ色を配列し、水平方向にＲ、Ｇ、Ｂの順に繰り返し配列したものである。モザイク配列とは、水平方向にＲ、Ｇ、Ｂの順に繰り返し配列して、垂直方向にもＲ，Ｇ，Ｂの順に繰り返し配列して、斜め方向に同じ色が配列したものである。デルタ配列とは、隣り合う垂直方向の列（又は隣り合う水平方向の列）が半ドットずれて、ＲＧＢを三角形に配置したものである。

キャリア輸送層の上には（図８の場合、発光層８ｃの上には）、対向電極８ｄが積み重ねられている。対向電極８ｄは、画素電極８ａよりも仕事関数の低い材料で形成されている。対向電極８ｄがカソードとして適用される場合、例えば、対向電極８ｄは下層とその下層の上に形成された上層とを有する積層体である。対向電極８ｄの下層は、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム又は希土類金属を含む単体であるか、これらのうち２種以上を含む合金、混合物又は化合物である。対向電極８ｄの上層は、対向電極８ｄのシート抵抗を下げる。トップエミッション構造の場合、対向電極８ｄの上層は、透明電極であって、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ₂Ｏ₃）、酸化スズ（ＳｎＯ₂）、酸化亜鉛（ＺｎＯ）若しくはカドミウム−錫酸化物（ＣＴＯ）又はこれらの混合物からなる。ボトムエミッション構造の場合、対向電極８ｄの上層は、高い光反射性のアルミ等の単体又は合金層が好ましい。

対向電極８ｄは、複数の画素（発光素子８）に共通した電極であって、表示領域３０全体に及んでいる。対向電極８ｄは、全ての画素（発光素子８）に共通したものでもよいし、全ての画素（発光素子８）を幾つかのグループに分けた場合に各グループ内の複数の画素（発光素子８）に共通したものでもよい（この場合、対向電極８ｄは、グループの数だけある）。

図１０は、基板１０の概略平面図である。図１０に示すように、表示領域３０内には、隔壁であるバンク１３が設けられており、発光素子８の正孔注入層８ｂ及び発光層８ｃがバンク１３によって画素（発光素子８）ごとに区切られている。図８、図９に示すように、バンク１３は、第二絶縁膜１２の上から、走査線５２、信号線５３、電圧供給線５４、スイッチトランジスタ５、駆動トランジスタ６、画素電極８ａの周縁部、キャパシタ７の電極７ｂ及び第一絶縁膜１１を覆うように形成されている。図１０に示すように、バンク１３には、複数の開口部１３ａが形成されている。開口部１３ａが画素ごと（発光素子８ごと）に独立して形成され、複数の開口部１３ａがマトリクス状に配列されている。そのため、バンク１３は、平面視して、格子状に形成されている。

図７、図８に示すように、開口部１３ａが第二絶縁膜１２の開口部１２ａ及び画素電極８ａに重なっており、画素電極８ａの周縁部がバンク１３によって覆われているが、画素電極８ａの中央部はバンク１３によって覆われていない。なお、第二絶縁膜１２をバンク１３よりも幅広とした構造にすることによって、開口部１３ａが開口部１２ａより幅広となるようにしてもよい。

開口部１３ａの内側では、画素電極８ａの上に正孔注入層８ｂ、発光層８ｃ及び対向電極８ｄが積層されている。開口部１３ａの内側で画素電極８ａ、キャリア輸送層及び対向電極８ｄが積層されてなる積層体が発光素子８である。対向電極８ｄが共通電極であるので、その対向電極８ｄは発光層８ｃ等の化合物膜とともにバンク１３を被覆している。

なお、バンク１３は格子状に設けられていなくてもよい。すなわち、バンク１３が信号線５３の上を覆うように信号線５３に沿ってストライプ状に設けられ、垂直方向一列の画素（発光素子８）が隣り合うバンク１３とバンク１３との間で信号線５３に沿って配列されていてもよい。また、バンク１３が走査線５２及び電圧供給線５４の上を覆うように走査線５２及び電圧供給線５４に沿ってストライプ状に設けられ、水平方向一列の画素（発光素子８）が隣り合うバンク１３とバンク１３との間で走査線５２に沿って配列されていてもよい。つまり、バンク１３がストライプ状であれば、開口部１３ａは、水平方向又は垂直方向に配列された一列又は複数列の画素の画素電極８ａの中央部をまとめて露出するストライプ状に設けられる。バンク１３がストライプ状の場合、表示領域３０の外縁に沿った枠状のバンクが基板１０の表側に設けられ、ストライプ状のバンク１３の両端部が枠状バンクに連なっていてもよい。

バンク１３は、正孔注入層８ｂや発光層８ｃを湿式法によりバンク１３で囲まれた領域（開口部１３ａ）に形成するに際して、その領域内に塗布された液状体（正孔注入層８ｂや発光層８ｃとなる材料が溶媒に溶解又は分散されたもの）が隣接画素に流出しないように堰き止める隔壁として機能する。そして、各開口部１３ａに囲まれた各画素電極８ａ上に、正孔注入層８ｂとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第１のキャリア輸送層である正孔注入層８ｂとなる。さらに、各開口部１３ａに囲まれた各正孔注入層８ｂ上に、発光層８ｃとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第２のキャリア輸送層である発光層８ｃとなる。なお、正孔注入層８ｂは、複数の画素に跨るように連続して形成されていてもよい。この場合、正孔注入性のある酸化ゲルマニウムが好ましい。

図８、図９に示すように、対向電極８ｄ上には、その対向電極８ｄを保護するための保護膜（パッシベーション膜）１４が成膜されている。保護膜１４は、絶縁性を有し、例えば、シリコン窒化物又はシリコン酸化物からなる。トップエミッション構造の場合、保護膜１４が透明である。ボトムエミッション構造の場合、保護膜１４が透明であってもよいし、不透明であってもよい。

ボトムエミッション構造の場合、画素電極８ａ、基板１０及び第一絶縁膜１１が透明であり、発光層８ｃから発した光が画素電極８ａ、第一絶縁膜１１及び基板１０を透過して出射する。そのため、基板１０の裏側の面が表示面となる。
トップエミッション構造の場合、対向電極８ｄ、保護膜１４及び対向基板４０が透明であり、発光層８ｃから発した光が対向電極８ｄ、保護膜１４及び対向基板４０を透過して出射する。そのため、対向基板４０の表側の面が表示面となる。トップエミッション構造の場合、画素電極８ａを反射電極とすることが好ましい。

基板１０から第二絶縁膜１２まで積層されたものであって、画素電極８ａ、画素駆動回路４、走査線５２、信号線５３及び電圧供給線５４が形成されたものが、アクティブマトリクス基板である。アクティブマトリクス基板の上にバンク１３、キャリア輸送層（正孔注入層８ｂ、発光層８ｃ）、対向電極８ｄ及び保護膜１４を形成してなるものが、封緘されていない状態のディスプレイパネル１である。

第一絶縁膜１１、第二絶縁膜１２及び保護膜１４は、図１に示す表示領域３０内のみならず表示領域３０の外にも及んでいるとともに、基板１０の表側の一面に成膜されている。信号線５３が基板１０と第一絶縁膜１１との間を通って表示領域３０の外側まで引き回され（図４参照）、走査線５２及び電圧供給線５４が第一絶縁膜１１と第二絶縁膜１２との間を通って表示領域３０の外側まで引き回されている（図４参照）。

対向電極８ｄは、図１に示す表示領域３０の縁まで及んでいる。対向電極８ｄの縁部分には基準電位線５５ａ（図４に図示）が接続されている。基準電位線５５ａは、第二絶縁膜１２と保護膜１４との間を通って表示領域３０の外側まで引き回されている（図４参照）。

表示領域３０の周囲に引き回された走査線５２、信号線５３、電圧供給線５４及び基準電位線５５ａの集まりが、図１に示す配線群５０である。配線群５０の各配線（走査線５２、信号線５３、電圧供給線５４及び基準電位線５５ａ）が端子群６０の各端子に接続されている。つまり、図４、図１１に示すように、走査線５２が接続端子６２に接続され、信号線５３が接続端子６３に接続され、電圧供給線５４が接続端子６４に接続され、基準電位線５５ａが接続端子６５に接続されている。図４、図１１に示された接続端子６２，６３，６４，６５の集まりが、図１に示す端子群６０である。ここで、図１１は、基板１０のはみ出し部分１０ａを示した概略平面図である。図１１に示すように、接続端子６２，６３，６４，６５が基板１０の縁１０ｂに沿って配列されている。

第一絶縁膜１１、第二絶縁膜１２及び保護膜１４のうち接続端子６２，６３，６４，６５に重なる位置には、開口部が形成されており、接続端子６２，６３，６４，６５が開口部を介して露出している。ドライバ用ＩＣチップが基板１０のはみ出し部分１０ａに搭載されたり、ドライバ用ＩＣチップに接続されたフレキシブル配線シート（いわゆるＦＰＣ：Flexible printed circuits）がはみ出し部分１０ａに接合されたりすることによって、ドライバ用ＩＣチップの端子が接続端子６２，６３，６４，６５に導通する。

図１、図４、図１１に示すように、配線群５０の各配線が保護素子群７０の各保護素子の一端側に接続されている。つまり、走査線５２が保護素子７２の一端側に接続され、信号線５３が保護素子７３の一端側に接続され、電圧供給線５４が保護素子７４の一端側に接続され、基準電位線５５ａが保護素子７５の一端側に接続されている。保護素子７２，７３，７４，７５の集まりが、保護素子群７０である。

なお、表示領域３０の外側では、信号線５３が、基板１０と第一絶縁膜１１の層間からコンタクトホールを介して別の層間（第一絶縁膜１１と第二絶縁膜１２の層間、第二絶縁膜１２と保護膜１４の層間）に移って、保護素子７３の一端側まで引き回されていてもよい。走査線５２、電圧供給線５４及び基準電位線５５ａについても同様である。

保護素子７２，７３，７４，７５は、例えば、二端子型のダイオードである。保護素子７２，７３，７４，７５は、高抵抗又は非線形抵抗特性を持つ。そのため、ドライバ用ＩＣ回路によって通常の動作電圧が走査線５２、信号線５３、電圧供給線５４及び基準電位線５５ａに印加されている状態では、保護素子７２，７３，７４，７５が閉状態となる。一方、静電気等がディスプレイパネル１に発生して、高電圧が発生した状態では、保護素子７２，７３，７４，７５が開状態となる。

保護素子７２，７３，７４，７５の他端側が、導体からなる共通接続配線８１に共通に接続され、共通接続配線８１の一端が導体からなる引出し配線８０に接続されている。引出し配線８０は、基板１０と第一絶縁膜１１との間、第一絶縁膜１１と第二絶縁膜１２との間、又は、第二絶縁膜１２と保護膜１４との間に形成されている。引出し配線８０が基板１０の縁１０ｂにおいて切断され、その切断面が露出している。

走査線５２、信号線５３、電圧供給線５４及び基準電位線５５ａは基板１０の縁まで至っていない。そのため、走査線５２、信号線５３、電圧供給線５４及び基準電位線５５ａが外気に暴露されず、走査線５２、信号線５３、電圧供給線５４及び基準電位線５５ａの腐食・劣化・電蝕等を抑えることができる。

また、走査線５２、信号線５３、電圧供給線５４及び基準電位線５５ａがそれぞれ保護素子７２，７３，７４，７５に接続され、保護素子７２，７３，７４，７５が共通接続配線８１を介して引出し配線８０に接続されているから、基板１０の縁１０ｂに露出する配線を引出し配線８０のみとすることができる。露出する配線を必要最小限としているから、ディスプレイパネル１の信頼性・寿命の向上を図ることができる。特に、発光素子８が水分等によって劣化しやすい有機ＥＬ素子であるので、信頼性・寿命の向上が顕著に表れる。

また、保護素子７２，７３，７４，７５は、共通接続配線８１を介して引出し配線８０の露出した端部と走査線５２、信号線５３、電圧供給線５４及び基準電位線５５ａとの間に介在している。特に、保護素子７２，７３，７４，７５は、基板１０の縁１０ｂと接続端子６２，６３，６４，６５との間に配置されている。そのため、ディスプレイパネル１の外部と内部の配線（走査線５２、信号線５３、電圧供給線５４及び基準電位線５５ａ等）の静電気による電位差を最小限にすることができる。

静電気がディスプレイパネル１に発生しても、保護素子７２，７３，７４，７５が開状態となるから、静電気が共通接続配線８１を介して引出し配線８０に導かれる。接続端子６２，６３，６４，６５のうち何れか（例えば、接続端子６５）が接地されているから、引出し配線８０に導かれた静電気を除去することができる。従って、保護素子７２，７３，７４，７５によって静電気からディスプレイパネル１を保護することができる。例えば、第一絶縁膜１１、第二絶縁膜１２及び保護膜１４等の絶縁破壊を防止することができるとともに、素子（例えば、スイッチトランジスタ５、駆動トランジスタ６、キャパシタ７、発光素子８等）の特性変化や静電破壊を妨げることができる。

通常では、保護素子７２，７３，７４，７５が閉状態であるから、共通接続配線８１及び引出し配線８０があっても、ディスプレイパネル１の動作には何ら支障はない。

以上の説明では、引出し配線８０の数が１であり、全ての保護素子７２，７３，７４，７５が共通接続配線８１を介して引出し配線８０に接続されていた。それに対して、引出し配線８０の数は２以上でもよい。但し、引出し配線８０の数は走査線５２、信号線５３、電圧供給線５４及び基準電位線５５ａの総数よりも少ない数とする。引出し配線８０の数が２以上である場合、保護素子７２が共通接続配線８１を介して何れかの引出し配線８０に接続されている。保護素子７３，７４，７５についても同様である。そして、一本の引出し配線８０に接続される保護素子７２，７３，７４，７５の総数は２以上である。

ディスプレイパネル１は、図１２に示すマザーパネル９０を切断することによって得られたものである。図１２は、マザーパネル９０を示した平面図である。

このマザーパネル９０は、複数のディスプレイパネル領域９１、繋ぎ部９２及び短絡線９３を備える。複数のディスプレイパネル領域９１は、間隔をおいてマトリクス状に配列されている。繋ぎ部９２は、格子状に設けられている。繋ぎ部９２がディスプレイパネル領域９１の周囲を埋め尽くして、複数のディスプレイパネル領域９１が繋ぎ部９２によって繋がっている。これにより、一枚のパネルが構成されている。

ディスプレイパネル領域９１は、ディスプレイパネル１に相当する。そのため、ディスプレイパネル領域９１の表側には、表示領域３０、配線群５０、端子群６０、保護素子群７０、共通接続配線８１及び引出し配線８０が形成されている。また、ディスプレイパネル領域９１に積層された第一絶縁膜１１、第二絶縁膜１２及び保護膜１４は繋ぎ部９２まで及んでいるとともに、マザーパネル９０の表側の一面に成膜されている。

短絡線９３は、格子状に設けられているとともに、各ディスプレイパネル領域９１を囲んでいる。短絡線９３は、繋ぎ部９２の表側に形成されている。短絡線９３は、導体からなる。

ディスプレイパネル領域９１に形成された引出し配線８０は、ディスプレイパネル領域９１の外側の繋ぎ部９２に引き回されている。繋ぎ部９２に引き回された引出し配線８０は短絡線９３に接続されている。共通接続配線８１と引出し配線８０と短絡線９３とが一体成形されていることが好ましい。共通接続配線８１と引出し配線８０と短絡線９３とが一体成形されている場合、共通接続配線８１及び引出し配線８０が形成された層間は、短絡線９３が形成された層間と同じである。つまり、共通接続配線８１及び引出し配線８０が基板１０と第一絶縁膜１１との間に形成されている場合、短絡線９３が基板１０と第一絶縁膜１１との間に形成されている。共通接続配線８１及び引出し配線８０が第一絶縁膜１１と第二絶縁膜１２との間に形成されている場合、短絡線９３が第一絶縁膜１１と第二絶縁膜１２との間に形成されている。共通接続配線８１及び引出し配線８０が第二絶縁膜１２と保護膜１４との間に形成されている場合、短絡線９３が第一絶縁膜１１と第二絶縁膜１２との間に形成されている。

ディスプレイパネル領域９１がディスプレイパネル１に相当し、ディスプレイパネル領域９１の縁に沿って切断すると、切断後のディスプレイパネル領域９１がディスプレイパネル１となる。従って、一枚のマザーパネル９０から複数枚のディスプレイパネル１を得ることができる。

マザーパネル９０を製造するに際しては、切断されたディスプレイパネル１の基板１０を複数枚だけ取ることができる大きさのマザー基板の表側の面に対して、所定の成膜法（例えば、気相成長法、液体塗布法等）、フォトリソグラフィー法、エッチング法、印刷法等を適宜行う。これにより、各種素子（スイッチトランジスタ５、駆動トランジスタ６、キャパシタ７、発光素子８及び保護素子７２，７３，７４，７５等）、各種配線（走査線５２、信号線５３、電圧供給線５４、基準電位線５５ａ、共通接続配線８１、引出し配線８０及び短絡線９３）及び各種絶縁膜（第一絶縁膜１１、第二絶縁膜１２、バンク１３及び保護膜１４等）等を形成する。

マザーパネル９０からディスプレイパネル１を製造するに際しては、ディスプレイパネル領域９１の縁に沿ってマザーパネル９０を切断し、ディスプレイパネル領域９１と繋ぎ部９２を切り離す。ディスプレイパネル領域９１の縁に沿って切断する際に、引出し配線８０も切断される。切断方法は、マザーパネル９０に対してスクライビング加工を施した後に、マザーパネル９０をスクライビング加工した箇所で割る方法でもよいし、マザーパネル９０に溝切りをせずに、マザーパネル９０をいっぺんにダイシングする方法でもよい。

対向基板４０の貼り合わせは、マザーパネル９０を切断する前でもよいし、マザーパネル９０を切断した後でもよい。また、対向基板４０を複数枚取ることができる大きなマザー対向基板をマザーパネル９０に貼り合わせた後、マザーパネル９０を切断してもよい。その場合、マザー対向基板を複数の対向基板４０に分断する工程は、マザーパネル９０の切断と同時でもよいし、マザーパネル９０の切断の前又は後でもよい。予め分断された複数の対向基板４０をディスプレイパネル領域９１ごとにマザーパネル９０に貼り合わせた後に、マザーパネル９０を切断してもよい。
なお、上記においては、ディスプレイパネル１がアクティブマトリクス型であって、画素Ｐｉｘが発光素子８と画素駆動回路４とを有するとしたが、本発明はこれに限るものではなく、ディスプレイパネル１が、画素Ｐｉｘに画素駆動回路４を有しない、パッシブマトリクス型であってもよい。以下の各実施形態においても同様である。

〔第２の実施の形態〕
図１３、図１４を参照して、第２の実施の形態に係るディスプレイパネル（パネル）１０１について説明する。図１３は、ディスプレイパネル１０１に設けられた回路を示した概略図である。図１４は、基板１０のはみ出し部分１０ａを示した概略平面図である。第２の実施の形態に係るディスプレイパネル１０１と、第１の実施の形態に係るディスプレイパネル１との間で互いに対応する部分に同一の符号を付す。

このディスプレイパネル１０１でも、表示領域３０が基板１０の略中央部に設けられ、表示領域３０内に張り巡らされた配線（走査線５２、信号線５３及び電圧供給線５４）がはみ出し部分１０ａまで引き回され、表示領域３０全体に及ぶように設けられた接地用の配線５５（対向電極８ｄと基準電位線５５ａの組み合わせ）がはみ出し部分１０ａまで引き回されている。表示領域３０は、第１の実施の形態の場合と同様に設けられているので、表示領域３０の説明は省略する。

はみ出し部分１０ａの表側の面には、複数の第一保護素子１７８が設けられている。更に、第二保護素子１７９と引出し配線１８０も、はみ出し部分１０ａの表側の面に設けられている。なお、第２の実施の形態に係るディスプレイパネル１０１では、保護素子７２，７３，７４，７５、共通接続配線８１及び引出し配線８０が設けられていない。

これら第一保護素子１７８は、基板１０の縁１０ｂに沿って配列されている。第二保護素子１７９は、第一保護素子１７８の列の最後尾に配置されている。保護素子１７８，１７９は、第１の実施の形態における保護素子７２，７３，７４，７５と同様に、例えば二端子型のダイオードであって、高抵抗又は非線形抵抗特性を持つ。

各第一保護素子１７８が、接続端子６２，６３，６４，６５のそれぞれの間に配置されている。各第一保護素子１７８が走査線５２、信号線５３、電圧供給線５４及び基準電位線５５ａのそれぞれの間に接続されており、全体として複数の第一保護素子１７８が直列接続されている。第二保護素子１７９は、走査線５２、信号線５３、電圧供給線５４及び基準電位線５５ａのうち最も端の配線と引出し配線１８０との間に接続されて、最後尾（又は最前）の第一保護素子１７８に直列接続されている。引出し配線１８０が基板１０の縁１０ｂまで至っており、引出し配線１８０の端が基板１０の側面で露出している。

以上に説明したことを除いて、第２の実施の形態に係るディスプレイパネル１０１と、第１の実施の形態に係るディスプレイパネル１とは、同様に設けられている。

第２の実施の形態でも、必要最小限な引出し配線１８０の端部のみがディスプレイパネル１０１の縁において露出しているだけで、走査線５２、信号線５３、電圧供給線５４及び基準電位線５５ａの端部が露出していないから、走査線５２、信号線５３、電圧供給線５４及び基準電位線５５ａの腐食・劣化・電蝕等を抑えることができるとともに、ディスプレイパネル１０１の信頼性・寿命の向上を図ることができる。

静電気がディスプレイパネル１０１に発生した場合、保護素子１７８，１７９が開状態となり、接続端子６２，６３，６４，６５のうち何れか（例えば、接続端子６５）が接地されているから、静電気を除去することができる。静電気が発生していない場合には、保護素子１７８，１７９が閉状態であるから、ディスプレイパネル１０１の動作には何ら支障はない。

第一保護素子１７８が接続端子６２，６３，６４，６５のそれぞれの間に配置されているから、表示領域３０の外側の領域が増加することを抑制することができ、表示領域３０の面積効率が低下することを抑制することができる。

なお、以上の説明では、引出し配線１８０及び第二保護素子１７９の数が１であり、全ての第一保護素子１７８が直列接続されていた。それに対して、引出し配線１８０及び第二保護素子１７９の数が２以上でもよい。その場合、例えば、第一保護素子１７８を引出し配線１８０及び第二保護素子１７９の数と同数のグループに分け、各グループ内では第一保護素子１７８が直列接続されているが、グループ間では第一保護素子１７８が接続されていない。そして、各グループ内の列のうち最後尾又は最前の第一保護素子１７８が第二保護素子１７９に接続され、その第二保護素子１７９が引出し配線１８０に接続されている。引出し配線１８０との間に接続されて、最後尾（又は最前）の第一保護素子１７８に直列接続されている構造としてもよい。なお、引出し配線１８０及び第二保護素子１７９の数が２以上であっても、走査線５２、信号線５３、電圧供給線５４及び基準電位線５５ａの総数よりも少ない。

以上のように構成されたディスプレイパネル１０１も、図１５の平面図に示されたマザーパネル１９０を切断することによって得られたものである。マトリクス状に配列されたディスプレイパネル領域１９１がディスプレイパネル１０１に相当し、これらディスプレイパネル領域１９１が格子状の繋ぎ部１９２によって繋がっている。格子状に形成された導電性の短絡線１９３は、各ディスプレイパネル領域１９１を囲んでいるとともに、繋ぎ部１９２の表側に形成されている。端子・素子群１６０が、接続端子６２，６３，６４，６５及び保護素子１７８，１７９の集まりである。

ディスプレイパネル領域１９１に形成された引出し配線１８０は、ディスプレイパネル領域１９１の外側の繋ぎ部１９２に引き回され、短絡線１９３に接続されている。

マザーパネル１９０からディスプレイパネル１０１を製造するには、ディスプレイパネル領域１９１の縁に沿ってマザーパネル１９０を切断し、ディスプレイパネル領域１９１と繋ぎ部１９２を切り離す。これにより、ディスプレイパネル１０１を得られる。ディスプレイパネル領域１９１の縁に沿って切断する際に、引出し配線１８０も切断される。

〔第３の実施の形態〕
第１及び第２の実施の形態では、ディスプレイパネル１が、自発光素子を画素とした発光ディスプレイパネルであった。第３の実施の形態に係るディスプレイパネルは、液晶シャッタ素子を画素とした液晶ディスプレイパネルである。

図１６は、第３の実施の形態に係るディスプレイパネル２０１を示した概略平面図である。図１７は、図１６に示されたXVII−XVIIに沿った面の矢視断面図である。図１８は、透明基板２１０の表側に設けられた回路を透明基板２１０とともに示した概略図である。
図１６、図１７に示すように、このディスプレイパネル（パネル）２０１は、透明基板２１０と対向基板２４０を対向させて、これらの間に液晶２３２を封入した状態でこれらを枠状のシール材２３１によって貼り合わせたものである。ディスプレイパネル２０１の中央部には、表示領域２３０が設けられている。以下、表示領域２３０内の構成について具体的に説明する。

表示領域２３０内に設けられた配線は、透明基板２１０の表側であって表示領域２３０内に張り巡らされた走査線５２及び信号線５３と、対向基板２４０の裏側であって表示領域２３０全体に及ぶように設けられた接地用の配線２５５（後述する対向電極２０８ｄと基準電位線２５５ａの組み合わせ）と、である。なお、図１７に示す配線群２５０は、走査線２５２、信号線２５３及び基準電位線２５５ａの集まりである。

また、透明基板２１０の表側であって表示領域２３０内には、透明な画素電極２０８ａがマトリクス状に配列されている。
対向基板２４０の裏側であって表示領域２３０内には、透明な対向電極２０８ｄが形成されている。対向電極２０８ｄは、表示領域２３０内全体に及んでいる。対向電極２０８ｄは、図示を省略した配向膜によって覆われている。
画素Ｐｉｘを構成する液晶シャッタ素子２０８（図１８に図示）は、画素電極１０８ａと、それに対向した対向電極２０８ｄと、これらの間に挟まれた液晶２３２と、を有するものである。画素電極２０８ａが表示領域２３０内でマトリクス状に配列されているので、液晶シャッタ素子２０８も表示領域２３０内でマトリクス状に配列されている。なお、対向電極２０８ｄは、全ての液晶シャッタ素子２０８に共通した電極である。

図１６、図１８に示すように、透明基板２１０の表側であって表示領域２３０内には、複数の走査線２５２及び信号線２５３が画素電極２０８ａの間を抜ける（縫う）ようにして張り巡らされている。具体的には、複数の走査線２５２が、互いに平行になって水平方向に延びているとともに、所定間隔をおいて配列されている。また、複数の信号線２５３が、互いに平行になって垂直方向に延びているとともに、所定間隔をおいて配列されている。平面視して、走査線２５２と信号線２５３が直交している。走査線２５２と信号線２５３は互いに絶縁されている。

図１８に示すように、透明基板２１０の表側であって表示領域２３０内には、複数のスイッチング素子２０５がマトリクス状に配列されている。スイッチング素子２０５は、走査線２５２と信号線２５３の交差部近傍に配置されている。スイッチング素子２０５は、アクティブ素子たる薄膜トランジスタである。スイッチング素子２０５のゲートが走査線２５２に接続され、ドレインとソースのうちの一方が信号線２５３に接続され、他方が画素電極２０８ａに接続されている。走査線２５２、信号線２５３、スイッチング素子２０５及び画素電極２０８ａは、図示を省略した配向膜によって覆われている。

走査線２５２及び信号線２５３は、透明基板２１０のはみ出し部分２１０ａまで引き回されている。透明基板２１０の表側の面であって表示領域２３０の外側には、基準電位線２５５ａが形成されており、その基準電位線２５５ａが表示領域２３０の外側において対向電極２０８ｄの縁部分に接続されている。対向電極２０８ｄと基準電位線２５５ａの接続箇所は、シール材２５１の外側に配置されていることが好ましい。基準電位線２５５ａは、はみ出し部分２１０ａまで引き回されている。

図１９は、透明基板２１０のはみ出し部分２１０ａを示した概略平面図である。図１９に示すように、はみ出し部分２１０ａ内には、接続端子２６２，２６３，２６５、保護素子２７２，２７３，２７５、共通接続配線２８１及び引出し配線２８０が形成されている。走査線２５２が接続端子２６２に接続され、信号線２５３が接続端子２６３に接続され、基準電位線２５５ａが接続端子２６５に接続されている。走査線２５２が保護素子２７２の一端側に接続され、信号線２５３が保護素子２７３の一端側に接続され、基準電位線２５５ａが保護素子２７５の一端側に接続されている。保護素子２７２，２７３，２７５は、二端子型のダイオードであって、高抵抗又は非線形抵抗特性を持つ。保護素子２７２，２７３，２７５の他端側が、導体からなる共通接続配線２８１に共通に接続され、共通接続配線２８１の一端が導体からなる引出し配線２８０に接続されている。引出し配線２８０は、透明基板２１０の縁２１０ｂにおいて切断され、その切断面が露出している。なお、図１６に示す端子群２６０は、接続端子２６２，２６３，２６５の集まりであり、図１６に示す保護素子群２７０は、保護素子２７２，２７３，２７５の集まりである。

第３の実施の形態でも、必要最小限な引出し配線２８０の端部のみがディスプレイパネル２０１の縁において露出しているだけで、走査線２５２、信号線２５３及び基準電位線２５５ａの端部が露出していないから、走査線２５２、信号線２５３及び基準電位線２５５ａの腐食・劣化・電蝕等を抑えることができるとともに、ディスプレイパネル２０１の信頼性・寿命の向上を図ることができる。

静電気がディスプレイパネル２０１に発生した場合、保護素子２７２，２７３，２７５が開状態となり、接続端子２６５が接地されているから、静電気を除去することができる。静電気が発生していない場合には、保護素子２７２，２７３，２７５が閉状態であるから、ディスプレイパネル２０１の動作には何ら支障はない。

以上のように構成されたディスプレイパネル２０１も、図２０の平面図に示されたマザーパネル２９０を切断することによって得られたものである。マトリクス状に配列されたディスプレイパネル領域２９１がディスプレイパネル２０１に相当し、これらディスプレイパネル領域２９１が格子状の繋ぎ部２９２によって繋がっている。格子状に形成された導電性の短絡線２９３は、各ディスプレイパネル領域２９１を囲んでいるとともに、繋ぎ部２９２の表側に形成されている。

ディスプレイパネル領域２９１に形成された引出し配線２８０は、ディスプレイパネル領域２９１の外側の繋ぎ部２９２に引き回されて、短絡線２９３に接続されている。

ディスプレイパネル領域２９１の縁に沿ってマザーパネル２９０を切断し、ディスプレイパネル領域２９１と繋ぎ部２９２を切り離す。これにより、ディスプレイパネル２０１を得られる。ディスプレイパネル領域２９１の縁に沿って切断する際に、引出し配線２８０も切断される。なお、マザーパネル２９０の切断は、対向基板２４０の貼り付け前でもよいし、対向基板２４０の貼り付け後でもよい。対向基板２４０の貼り付け後にマザーパネル２９０を切断する場合、マザーパネル２９０の切断は、液晶２３２が封入される前であってもよいし、液晶２３２が封入された後であってもよい。

〔第４の実施の形態〕
図２１、図２２を用いて、第４の実施の形態に係るディスプレイパネル３０１について説明する。図２１は、ディスプレイパネル３０１に設けられた回路を示した概略図である。図２２は、透明基板２１０のはみ出し部分２１０ａを示した概略平面図である。
このディスプレイパネル（パネル）３０１は、第３の実施の形態に係るディスプレイパネル２０１と同様に、液晶ディスプレイパネルである。第４の実施の形態に係るディスプレイパネル３０１と、第２の実施の形態に係るディスプレイパネル２０１との間で互いに対応する部分に同一の符号を付す。

このディスプレイパネル３０１の中央部に表示領域２３０が設けられ、表示領域２３０内に張り巡らされた配線（走査線２５２及び信号線２５３）がはみ出し部分２１０ａまで引き回され、表示領域２３０全体に及ぶように設けられた接地用の配線２５５（対向電極２０８ｄと基準電位線２５５ａの組み合わせ）がはみ出し部分２１０ａまで引き回されている。表示領域２３０は、第３の実施の形態の場合と同様に設けられているので、表示領域２３０の説明は省略する。

はみ出し部分２１０ａの表側の面には、複数の第一保護素子３７８が設けられている。更に、第二保護素子３７９と引出し配線３８０も、はみ出し部分２１０ａの表側の面に設けられている。なお、第４の実施の形態に係るディスプレイパネル３０１では、保護素子２７２，２７３，２７５及び引出し配線２８０が設けられていない。

これら第一保護素子３７８は、透明基板２１０の縁２１０ｂに沿って配列されている。第二保護素子３７９は、第一保護素子３７８の列の最後尾に配置されている。保護素子３７８，３７９は、第３の実施の形態における保護素子２７２，２７３，２７５と同様に、二端子型のダイオードであって、高抵抗又は非線形抵抗特性を持つ。

各第一保護素子３７８が、接続端子２６２，２６３，２６５のそれぞれの間に配置されている。各第一保護素子３７８が走査線２５２、信号線２５３及び基準電位線２５５ａのそれぞれの間に接続されており、全体として複数の第一保護素子３７８が直列接続されている。第二保護素子３７９は、走査線２５２、信号線２５３及び基準電位線２５５ａのうち最も端の配線と引出し配線３８０との間に接続されて、最後尾（又は最前）の第一保護素子３７８に直列接続されている。引出し配線３８０が透明基板２１０の縁２１０ｂまで至っており、引出し配線３８０の端が透明基板２１０の側面で露出している。

以上に説明したことを除いて、第４の実施の形態に係るディスプレイパネル３０１と、第３の実施の形態に係るディスプレイパネル２０１とは、同様に設けられている。

以上のように構成されたディスプレイパネル３０１も、図２３の平面図に示されたマザーパネル３９０を切断することによって得られたものである。マトリクス状に配列されたディスプレイパネル領域３９１がディスプレイパネル３０１に相当し、これらディスプレイパネル領域３９１が格子状の繋ぎ部３９２によって繋がっている。格子状に形成された導電性の短絡線３９３は、各ディスプレイパネル領域３９１を囲んでいるとともに、繋ぎ部１９２の表側に形成されている。端子・素子群３６０が、接続端子２６２，２６３，２６５及び保護素子２７８，２７９の集まりである。

ディスプレイパネル領域３９１に形成された引出し配線３８０は、ディスプレイパネル領域３９１の外側の繋ぎ部３９２に引き回されて、短絡線３９３に接続されている。

マザーパネル３９０からディスプレイパネル３０１を製造するには、ディスプレイパネル領域３９１の縁に沿ってマザーパネル３９０を切断し、ディスプレイパネル領域３９１と繋ぎ部３９２を切り離す。これにより、ディスプレイパネル３０１を得られる。ディスプレイパネル領域３９１の縁に沿って切断する際に、引出し配線３８０も切断される。

〔応用例〕
上述したディスプレイパネル１，１０１，２０１，３０１は、各種電子機器の表示パネルとして用いられる。
例えば、図２４に示した携帯電話機５００の表示パネル１ａや、図２５（ａ）、（ｂ）に示したデジタルカメラ６００の表示パネル１ｂや、図２６に示したパーソナルコンピュータ７００の表示パネル１ｃが、ディスプレイパネル１，１０１，２０１，３０１の何れかである。

また、ディスプレイパネル１，１０１は、印刷機（例えばページプリンタ）の露光装置として用いることもできる。具体的には、ディスプレイパネル１又はディスプレイパネル１０１の表示領域３０に形成された像（発光した複数の発光素子８によって形成される像）が光学系（例えばロッドレンズアレイ）によって感光材（例えば感光ドラム）に投影されることによって、感光材に静電潜像が形成される。その後、トナーが感光材に付着することによって静電潜像が顕在化する。その後、記録媒体（例えば紙）が感光材に押し当てられることによって、顕在化した静電潜像が記録媒体（例えば紙）に転写される。
また、ディスプレイパネル２０１，３０１は、ディスプレイパネル２０１，３０１に向けて光を発する光源と組み合わせて、印刷機の露光装置として用いることができる。具体的には、光源によってディスプレイパネル２０１又はディスプレイパネル３０１に向けて光が照射され、照射光がディスプレイパネル２０１又はディスプレイパネル３０１の表示領域２３０を透過することで形成された像（像の画素の階調は液晶シャッタ素子２０８の透過率（閉じ具合）で定まる。）が光学系によって感光材に投影されることによって、感光材に静電潜像が形成される。その後、トナーが感光材に付着することによって静電潜像が顕在化する。その後、記録媒体が感光材に押し当てられることによって、顕在化した静電潜像が記録媒体に転写される。

１、１０１、２０１、３０１ ディスプレイパネル
５、５Ａ スイッチトランジスタ（アクティブ素子）
６、６Ａ 駆動トランジスタ（アクティブ素子）
８ 発光素子
８ａ、２０８ａ 画素電極
８ｄ、２０８ｄ 対向電極
９Ａ 保持トランジスタ（アクティブ素子）
１０ 基板
３０、２３０ 表示領域
５２、２５２ 走査線（配線）
５３、２５３ 信号線（配線）
５４、２５４ 電圧供給線（配線）
５５、２５５ 接地用の配線
５５ａ、２５５ａ 基準電位線
６２、６３、６４、６５、２６２、２６３、２６５ 接続端子
７２、７３、７４、７５、２７２、２７３、２７５ 保護素子
８０、１８０、２８０、３８０ 引出し配線
９０、１９０、２９０、３９０ マザーパネル
９１、１９１、２９１、３９１ ディスプレイパネル領域
９２、１９２、２９２、３９２ 繋ぎ部
９３、１９３、２９３、３９３ 短絡線
１０５ スイッチング素子（アクティブ素子）
１７８、３７８ 第一保護素子
１７９、３７９ 第二保護素子
２１０ 透明基板
２０８ 液晶シャッタ素子

Claims (9)

1. 基板と、
   前記基板の一面側に配列された画素電極を有する表示領域と、
   前記画素電極に電気的に接続されて前記表示領域内に設けられているとともに、前記表示領域の外側に引き回された複数の配線と、
   前記表示領域の外側で前記基板の前記一面側に設けられ、一端側が前記複数の配線の各々に接続された複数の保護素子と、
   前記表示領域の外側で前記基板の前記一面側に設けられ、前記複数の保護素子の他端側に共通に接続された共通接続配線と、
   前記表示領域の外側で前記基板の前記一面側に設けられ、前記共通接続配線に接続されて前記基板の縁まで至る引出し配線と、
   を備えることを特徴とするディスプレイパネル。
2. 前記引出し配線の数が前記配線の数より少ないことを特徴とする請求項１に記載のディスプレイパネル。
3. 基板と、
   前記基板の一面側に配列された画素電極を有する表示領域と、
   前記画素電極に電気的に接続されて前記表示領域内に設けられているとともに、前記表示領域の外側に引き回された複数の配線と、
   前記表示領域の外側で前記基板の前記一面側に設けられ、互いに直列接続されるとともに、各々の一端側と他端側とが前記複数の配線における互いに異なる前記配線に接続された複数の第一保護素子と、
   前記表示領域の外側で前記基板の前記一面側に設けられ、一端側が前記複数の配線の何れかに接続された第二保護素子と、
   前記表示領域の外側で前記基板の前記一面側に設けられ、前記第二保護素子の他端側に接続され、前記基板の縁まで至る引出し配線と、
   を備えることを特徴とするディスプレイパネル。
4. 前記表示領域の外側で前記基板の前記一面側に列状に配列され、前記複数の配線にそれぞれ接続された複数の接続端子を更に備え、
   前記第一保護素子が前記複数の接続端子のそれぞれの間に配置されていることを特徴とする請求項３に記載のディスプレイパネル。
5. 前記画素電極は、発光素子の一端側をなす第一画素電極と、該第一画素電極に発光層を介して対向して設けられて、前記発光素子の他端側をなす第二画素電極とを有し、
   前記基板の前記一面側に設けられ、前記第一画素電極に接続されて前記発光素子の動作を制御する画素駆動回路を有し、
   前記複数の配線は接地用の配線を有し、
   前記接地用の配線は、前記第二画素電極に接続されていることを特徴とする請求項１乃至４の何れか一項に記載のディスプレイパネル。
6. 前記発光素子が有機エレクトロルミネッセンス素子であることを特徴とする請求項５に記載のディスプレイパネル。
7. 間隔をおいてマトリクス状に配列された複数のディスプレイパネル領域と、
   前記ディスプレイパネル領域の周囲を埋め尽くして前記ディスプレイパネル領域同士を繋げた繋ぎ部と、
   前記ディスプレイパネル領域を囲うように前記繋ぎ部に設けられた短絡線と、
   を備え、
   前記各ディスプレイパネル領域が、
   前記ディスプレイパネル領域の一面側に配列された画素電極を有する表示領域と、
   前記画素電極に電気的に接続されて前記表示領域内に設けられているとともに、前記表示領域の外側に引き回された複数の配線と、
   前記表示領域の外側で前記ディスプレイパネル領域の前記一面側に設けられ、前記複数の配線の各々に接続された複数の保護素子と、
   前記表示領域の外側で前記ディスプレイパネル領域の前記一面側に設けられ、前記複数の保護素子の他端側に共通に接続された共通接続配線と、
   前記ディスプレイパネル領域の前記一面側に設けられ、前記共通接続配線に接続される引出し配線と、
   を有し、
   前記引出し配線が前記ディスプレイパネル領域から前記繋ぎ部に引き回されて、前記短絡線に接続されていることを特徴とするマザーパネル。
8. 間隔をおいてマトリクス状に配列された複数のディスプレイパネル領域と、
   前記ディスプレイパネル領域の周囲を埋め尽くして前記ディスプレイパネル領域同士を繋げた繋ぎ部と、
   前記ディスプレイパネル領域を囲うように前記繋ぎ部に設けられた短絡線と、
   を備え、
   前記各ディスプレイパネル領域が、
   前記ディスプレイパネル領域の一面側に配列された画素電極を有する表示領域と、
   前記画素電極に電気的に接続されて前記表示領域内に設けられているとともに、前記表示領域の外側に引き回された複数の配線と、
   前記表示領域の外側で前記ディスプレイパネル領域の前記一面側に設けられ、互いに直列接続されるとともに、各々の一端側と他端側とが前記複数の配線における互いに異なる前記配線に接続された複数の第一保護素子と、
   前記表示領域の外側で前記ディスプレイパネル領域の前記一面側に設けられ、一端側が前記複数の配線の何れかに接続された第二保護素子と、
   前記表示領域の外側で前記ディスプレイパネル領域の前記一面側に設けられ、前記第二保護素子の他端側に接続された引出し配線と、
   を有し、
   前記引出し配線が前記ディスプレイパネル領域から前記繋ぎ部に引き回されて、前記短絡線に接続されていることを特徴とするマザーパネル。
9. 請求項７又は８に記載のマザーパネルを前記ディスプレイパネル領域の縁に沿って切断して、前記引き出し配線を前記ディスプレイパネル領域の縁で切断することを特徴とするディスプレイパネルの製造方法。

Images