TWI293792B - - Google Patents

Download PDF

Info

Publication number
TWI293792B
TWI293792B TW090120003A TW90120003A TWI293792B TW I293792 B TWI293792 B TW I293792B TW 090120003 A TW090120003 A TW 090120003A TW 90120003 A TW90120003 A TW 90120003A TW I293792 B TWI293792 B TW I293792B
Authority
TW
Taiwan
Prior art keywords
wiring
insulating layer
semiconductor device
interlayer insulating
forming
Prior art date
Application number
TW090120003A
Other languages
English (en)
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Application granted granted Critical
Publication of TWI293792B publication Critical patent/TWI293792B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

A7
1293792 [發明所屬的技術領域] 本發明，係關於半導體裝置以及其製造方法。 [習知技術] 半導體裝置通常係由在使用晶圓等的基板上配設複數的 配線與複數的電子零件而構成。 發明的詳細説明 該情況，譬如，以乾式蝕刻等將配線於基板上形成時， 於沒有形成配線的基板表面再覆蓋一層間絕緣層同時也嵌 入配線間，另外，此時在形成多層層間絕緣層時，該配線 構成步驟與層間絕緣層構成步驟於所期望的次數反覆執 行。又，對此，亦可以金屬鑲嵌法將配線嵌入基板所構 於上述的半導體裝置中’會有配線遲延之問題。該配線 遲延，係與配線所用的金屬的電阻與基板或其他的配線間 的寄生電容成比例。近年來，伴随細微化的進展，因配線 寬度的減少造成電阻的增加與配線間距的減少，上述電容 的增加也越形顯著，帶來配線遲延的增加。 因此爲減輕該配線遲延，譬如，作爲層間絕緣層使用會 選擇介電率小的材料，或是於配線遲延會成爲問題的地 方，考慮於其電路設計階段，將配線間距加大等方式解 決。 另外對此提出下述方法，^己線間中不設層間絕緣層，即 配線之間以形成空隙部分，運用空氣將配線間的介電率降 低，即所謂的空氣絕緣法。 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) 1293792
發明所欲解決的課題 然而，上述習知技術之中，前者，關於作爲層間絕緣層 選擇介電率小的材料的方法，介電率也僅最多可降低之程 度，無法充分的減輕配線遲延。另外，關於配線間距加大 的方法，係無法跟上製造細微化的進步，另外特別是，電 子零件的配置等的布局設計上不可能因此而變更配線間 距，即使使用該方法，在配線遲延的減輕，效果也絕對不 另外，關於後者的空氣絕緣法，在確保配線的可靠性方 面，即防止所構成之配線的變形或斷線方面，尚有許多難 題有待解決，還未到達實用化的地步。 本發明，係有鑒於上述的問題，提供減清配線遲延同時 提供可靠性高的配線之半導體裝置及其製造方法爲目的。 有關本發明的半導體裝置，在設有至少2條以上的配線之 基板上，形成絕緣層的半導體裝置中，配線設計上預測配 線遲延低於規定値，於相鄰接配線間選擇性的將絕緣層膜 嵌入爲其特徵。 此配線遲延，各與配線的電阻以及配線間寄生電容成正 比例，前者的電阻配線寬度及後者的電容係各與配線間的 間距成反比例，故可以預測每個配線的配線遲延的大小。 因此，配線設計上，超過配線遲延規定値的配線間及沒有 超過配線間的規定値的配線間，可以做一特定的範圍。 如上述，空氣絕緣法係於配線之間形成空隙部分之故， 雖可以減輕配線遲延，其相反的也因爲配線間並未嵌入笔 -5- ¥紙張尺度適财S 8家標準(CNS) A4規格( X297公釐) -- 1293792 A7 ____B7 ^五、發明説明（3~) ^ 緣層膜，可能會形成配線的變形或斷線現象。對此，依據 本發明，於預測配線設計上配線遲延低於規定値之相鄰接 配線之間，選擇性的將絕緣層膜嵌入之故，減輕配線遲延 的同時也可以得到高可靠性配線的半導體裝置。 該情況，半導體裝置上述相鄰接配線間的上下所設之絕 緣層，一邊係以親水性材料形成，而一邊係以排水性材料 構成，可以得到適宜的構成了空隙部分的半導體裝置。此 時，譬如，上下的絕緣層（層間.絕緣層）之任一邊以親水性 材料構成，且於上下的層間絕緣層之間敦置以排水性材料 構成的分隔層亦可。 另外，半導體裝置中，上述配線與上述絕緣層相互交 錯’各別適當的形成2層以上結構較佳。第2層的配線係在 第1層的絕緣層（層間絕緣層）上設定，第2層的絕緣層（層 間絕緣層）係在第1層的絕緣層層上以及第2層的配線上形 成。 另外，本發明有關於半導體裝置的製造方法，係於包含 在基板上至少設置2條以上的配線之配線構成步驟，與構 成層間絕緣之間的層間絕緣層步驟的半導體裝置的製造方 法中，特徵在於具有以下步驟：即於該配線構成步驟與該 層間絕緣層構成步驟之間，具有密接防止層形成步驟，其 係形成妨害與該層間絕緣層密接的密接防止層。 在此於配線構成步驟中，基板上設定至少2條以上的配線 之方法，譬如，構成配線層，其後，使用規定的掩膜使用 乾式蝕刻蝕刻方法較佳，但並不只限於此方法。 -6-
A7 B7 1293792 五、發明説明（4 ) -- 又於層間絕緣層構成步驟中，形成層間絕緣層的方法， 以塗布無機或有機的絕緣材料膏等方法爲佳，但並不只限 於此方法。 於密接防止層構成步驟中，密接防止的密接防止層構成 方法，從降低潮濕性觀點，上述層間絕緣層以及密接防止 層的任一方，以親水性材料構成，而另一方以排水性材料 構成爲較佳。譬如，以印刷方法等配線設計上，配線遲延 預測超過規定値之相鄰接配線間的領域間，塗布密接防止 材料’或是以表面處理使其附著等的方法都是可行的，但 並不只限於此些方法。 以上述的發明構成，表面的密接性，絕緣膏的表面張 力’黏性以及自重的平衡，在配線間距細微部分的配線間 沒有嵌入絕緣層膜而於配線間距大的部分的配線之間喪入 絕緣層膜之故，用少數步驟便可適當的形成密接防止層， 也可取得配線遲延小的半導體裝置。 該情況，密接防止層，配線設計上配線遲延預測超過規 定値之相鄰接配線間，於配線間距大的部分之配線間，將 絕緣層膜確實喪入之故，可因此得到更少配線變形或斷線 狀況的半導體裝置。 另外，該情況下，將上述配線構成步驟以及上述層間絕 緣層構成步驟反覆執行2次以上，並且爲了僅於上述配線 間使形成層間絕緣層的材料-即絕緣膠無法進入’進行至少 1次調整該絕緣膠的黏度之絕緣膠黏度調整步骤，以取代 上述密接防止構成步驟亦可。 -7- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇X 297公爱) 1293792
另外，/又有設計密接防止層構成步驟，而於層間絕緣層 構成步驟中，僅在預測配線設計上超過配線遲延規定値之 相鄰接配線間，爲了使形成層間絕緣層的材料即絕緣膠無 法進入，而進行調整該絕緣膠的黏度之絕緣膠黏度調整步 驟’亦可以得到本發明的效果。 該情況下，配線設計上預測超過配線遲延規定値之相鄰 接配線，通常配線寬度係被均一構成，且配線間距小。也 由此，以於該間距小的配線間沒有絕緣膠進入配線間填充 的程度’將絕緣膠的黏度調整於規定的較大的値，可以於 配線之間保留空隙部分。該絕緣膠所規定的黏度，可藉由 在反覆的在各式各樣的基板上塗布黏度相異的絕緣膠，以 取仔資料’而將配線間距做適當的設定。 發明的實施形態 以下參照圖示説明本發明之半導體裝置以及其製造方法 之適宜的實施形態。 實施形態1 實施形態1係有關於半導體裝置及其製造方法，茲參照圖 1的步驟圖以及圖2〜圖8的半導體裝置的部分截面圖作說 明。 首先’於例如晶圓所成之基板上形成電晶體（半導體單元） 構成（電晶體構成步驟S1 :基板以及電晶體無圖示）。之後 於其上使用如：Si〇2系列的f EOS (四乙基鄰矽酸鹽）等構成 基礎絕緣層10(基礎絕緣層構成步驟S2，圖2)。 之後，於基礎絕緣層1 0上構成配線層。且配線間的間距 -8 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1293792 A7 __ B7 五、發明説明（6 ) P 1〜P 3係將相異複數的配線（配線圖案）i 2 a〜1 2 f以乾式儀 刻法構成（配線構成步驟S 3、圖3 )。此時使用A 1作爲配線 材料。此時配合配線的構成，將必要的接觸點孔等構成於 基礎絕緣層1 0上，且構成接觸點等（未圖示）。 之後，若配線設計上配線遲延預測超過規定値，則僅在 相鄰接配線間，構成密接防止層，其係用以防止與下述層 間絕緣層密接者（密接防止層構成步驟S4 ,圖4)。 具體上，該情況，配線間距較小的（圖3中，p 1 )，配線 1 2 a、1 2 b間，配線1 2 b、1 2 c間，配線1 2 c、1 2 d間以及 配線1 2 e、1 2 f間的之配線遲延預測會超過規定値，另一方 面，配線間距大的部分（圖3中，P 2，P 3 )配線1 2 d、1 2 r 間，配線12a與該配線12a所相鄰接未圖示之配線之間、及 配線1 2 f與配線1 2 f所相鄰接配線間則配線遲延預測會低於 規定値。故，於配線間距寬的配線i 2 d、1 2 e間，配線1 2 a 與配線1 2 a所相鄰接配線間及配線1 2 f與配線1 2 f所相鄰接 配線之間，譬如實行遮罩等，而於配線間距小的配線 1 2 a、1 2 b間，配線1 2 b、1 2 c間，配線1 2 c、1 2 d間及配 線1 2 e、1 2 f間，塗布密接防止劑，構成密接防止層14。 該時，取代塗布密接防止劑方法，於室内，作爲密接防止 劑’譬如；HMDS(hexaethyldisilazane六甲基二梦胺燒）使 蒸氣流通作表面處理亦可。 塗布親水性的，譬如無機-材料MSQ(甲基矽氧烯）構成層 間絕緣層1 6 (層間絕緣層構成步驟s 5，圖5 )。此時，層間 絕緣層1 6係於沒有設之密接防止層i 4的基礎絕緣層1 0的 -9 - 本紙張尺度適財關家標準(CNS) Μ規格(_ χ 29?公董) 裝 訂
線 A7 B7 1293792 五、發明説明（ 部分相密接的，相鄰接配線之間嵌入有絕緣層膜（圖5中， A部分、B部分），而於與設有密接防止層14的基礎絕緣層 1 0的部分不相密接之相鄰接配線之間形成空隙部分（圖5 中’ C部分）。圖5爲便於説明，茲以繪圖的（模式化）方式 表示之。 · 上述的層間絕緣層構成步驟（S5)結束之後，再執行烘 燒、硬化的處理（無圖示）。以此於設有配線之基板上構成 層間絕緣層，即完成配線層與層間絕緣層各形成1層之半 導體裝置18(S6，圖5)。 此時，就必要情況下，持續重複上述配線構成步驟密接 防止層構成步驟以及層間絕緣層構成步驟1回或複數回以 上’構成形成有多層配線層以及層間絕緣層的半導體裝 置0 也即疋説，於步驟6(S6)後’接著反覆執行從步驟3(S3) 到步驟5 (S5)的步驟，即：配線構成步驟（圖6)，密接防止 層構成步驟（圖7)以及層間絕緣層構成步驟（圖8)及烘燒處 理等步驟（多層化步驟S.7，圖6〜圖8)。依此完成形成有多 層配線層以及層間絕緣層的半導體裝置2〇(步驟8，圖8)。 如上述之構成有關實施形態1的半導體裝置18、2〇，因 於配線間距小的相鄰接配線之間形成空隙部分之故，可降 低配線間的介電率，並使配線遲延變少，有因於寬配線間 距的相鄰接配線之間，選擇1生的嵌入絕:緣層膜之故，可提 昇配線確切的可靠性。 在構成上述半導體裝置20的複數的層間絕緣層時，爲防 -10- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1293792 A7 B7 _ . 五、發明説明（8 ) 止密接，於任一方的層間絕緣層皆有密接防止層存在，但 取而代之的，任一 1層的層間絕緣層的防止密接方法，亦 可使用於後述之形成層間絕緣層時調整絕緣膠的黏度方 法。 實施形態2 接著請參照圖9説明有關於實施形態2的半導體裝置以及 製造方法。實施形態2以及以下的實施形態中，半導體裝 置的製造方法基本上相同之故，與實施形態1相同之構成 要素，附註與實施形態1相同之符號，並省略了各製造步 驟的圖示。另外，於層間絕緣層等的第2層以後的製造步 驟也省略其説明。 首先，於基板上構成電晶體之後（電晶體構成步驟），於 其上，由TEOS等形成基礎絕緣層10(基礎絕緣層構成步 驟）。再於基礎絕緣層1 0上，將配線間的間距P 1〜P 3相異 (圖3參照）之複數的配線1 2 a〜1 2 f以乾式蝕刻法，使用a i 材料構成（配線構成步驟），並形成接觸點等。 接著，塗布排水性的材料如有基材料SiLK(道化學公司之 登錄商標）作爲絕緣膠，構成層間絕緣層16(層間絕緣層構 成步驟）。此時，若配線設計上配線遲延預測超過規定値， 調整SiLK的黏度成規定値，以使得siLK不會進入小的配線 間距（P 1)、相鄰接的配線1 2 a、1 2 b間，配線1 2 b、1 2 c 間，配線1 2 c、1 2 d間以及‘線1 2 e、1 2 f之間後（絕緣膠黏 度調整步驟），塗上基礎絕緣層1 〇。黏度調整係藉由變化 SiLK的溶媒的比例而執行。 -11 - 本紙張尺度適用中國國家標準<CNS) A4規格(210X 297公釐) 1293792 A7 ^_ B7 五、發明説明（9 ) 依此，層間絕緣層1 6，在未構成有配線且配線間距寬的 (P2，P3)配線12d、12e間，齔線12a與該配線12a所相鄰 接之未圖示之配線間、及配線12f與該配線12f所相鄰接之 未圖示之配線間的基礎絕緣層1 0的部分，係爲密接（圖9中 之A部分、B部分），而於黏度高的SiLK難以進入的配線 1 2 a、1 2 b間，配線1 2 b、1 2 c間，及配線1 2 c、1 2 d間與 配線1 2 e、1 2 f間的基礎絕緣層1 0的部分，則係不密接（圖 9中、C部分），故於此C部份形成空隙部份。 依上述，完成配線層與層間絕緣層各形成1層次之半導體 裝置22(圖9)。 上述實施形態2之半導體裝置22，係於配線間距小的配 線之間形成空隙部分之故，降低配線間的介電率，縮小配 線遲延，並且在配線間距的寬的相鄰接配線間，選擇性嵌 入絕緣層膜之故，可以確保配線的可靠性。 實施形態3 以下參照圖1 0説明有關於實施形態3的半導體裝置以及 其製造方法。 首先，與上述之實施形態2的半導體裝置22相同的構成 各層。即’於基礎絕緣層10上使用A1構成配線i2a〜12f 後（配線構成步驟），塗布上黏度調整至規定値之siLK，構 成層間絕緣層1 6 (層間絕緣層構成步驟）。再執行硬化處理 等的層間絕緣層次16的穩定1匕處理。 接著，構成第2層的配線層及層間絕緣層，但其方法與第 1層情況有稍微的不同。 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) A7 B7 1293792 五、發明説明（10 ) 將第2層的配線3 0 a〜3 0 f設置於第1層的層間絕緣層1 6之 後，在形成第2的層間絕緣層前，在配線間距小的（P 1)配 線3 0a、3 0b間，配線30b、30c間，配線30c、30d間以 及配線30e、30f之間，選擇性的依例如CVD法，形成親水 性的Si02所構成之氧化膜3 2。 接著，與第1層情況相同的，塗布黏度調整至規定値的 SiLK，於形成第2層間絕緣層3 4 (層間絕緣層構成步驟）。 此時，於配線間距小的（P1)配線30a、30b間，配線30b、 3 0 c間，配線3 0 c、3 0 d間及配線3 0 e、3 0 f間，形成有親 水性的氧化膜3 2之故，排水性的層間絕緣層3 4與其排水性 的層間絕緣層次1 6不相密接（圖1 0中，C部分），於該C部 分形成空隙部分。另一方面，於配線間距寬的（P 2、P 3 )配 線3 0 d、3 0 e間，配線3 0 a與該配線3 0 a所相鄰接之無圖示 之配線.間及配線3 Of與該配線3 Of所相鄰接之無圖示之配線 間，在露出之排水性的層間絕緣層16上良好的密接著排水 性的層間絕緣層層次3 4 (圖1 0中，A部分、B部分）。 依上述，完成配線層與層間絕緣層形成有複數層的半導 體裝置36(圖10)。 上述實施形態3的半導體裝置3 6，係於配線間距小的配 線間形成空隙部分，因降低介電率配線遲延縮小，且在配 線間距寬的相鄰接配線間選擇性嵌入絕緣層膜之故，可以 確保配線的可靠性。 一 實施形態4 以下參照圖1 1説明有關於本實施形態4之半導體裝置及 -13- 本^紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) ""—--~ - 1293792
五、發明説明（11 ) 其製造方法。 首先，與上述實施形態2的半導體裝置22同樣構成各 層。即於基礎絕緣層10使用八；！配線構成l2a〜12f後（配線 構成步驟），塗布上黏度調整至規定値的SiLK，構成層間 絕緣層1 6 (層間絕緣層構成步驟）。且執行固化處理等的層 間絕緣層1 6的穩定化步驟。 接著’構成弟2層的配線層及層間絕緣層，其方法與第1 層的情況有稍微不同。 將第2層的配線40a〜40f設置於第1層的層間絕緣層16上 後，在形成第2層的層間絕緣層前，在配線間距較小的（p j 參照圖3 )配線4 0 a、4 0 b間，配線4 0 b、4 0 c間，配線 40c、40d間及配線40e、40f間與配線4〇a〜40f，選擇性 的，以譬如CVD法，形成由聚合物材料構成之有機薄膜 4 2。第1層的層間絕緣層i 6雖屬排水性質，藉由將該有機 薄膜4 2形成於層間絕緣層1 6上，更可以加強排水性的程 度。該有機薄膜4 2如以下的説明，係成爲防止密接之層 (密接防止層構成步驟）。 其次’與上述實施形態1同樣，塗布無機材料的MSq， 構成第2的層間絕緣層44(層間絕緣層構成步驟)。 此時’與配線4 0 d、4 0 e間，配線4 0 a與該配線4 0 a所相 鄰接無圖示之配線間及配線40£與該配線4 of所相鄰接之未 圖$之配線之間作比較，有形成有機薄哮4 2的配線4 0 a、 4 0 b間，配線4 〇 1)、4 0 c間，配線4 0 c、4 0 d間及配線 4 0 e、4 0 f間更加強了排水性之故，於前者層間絕緣層4 4 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(21〇x 297公釐) 1293792
1293792 A7 B7 五 、發明説明（13 ) 另外，依本發明相關的半導體裝置的製造方法，配線構 成步驟與孩層間絕緣層構成步驟之間，具有防止與層間絕 緣1密接之密接防止層之構成㈣，或㈣絕緣膠的黏度 (絕緣膠黏度調整步驟，可以得到可降低介電率縮小配線 遲延的半導體裝置。 [周式之簡單説明] 、圖1 :用以説明實施形態1相關的半導體裝置的製造方法 之製造步骤的方塊圖。 圖2 :用以説明實施形態i相關的半導體裝置的製造方法 的半導體裝置的部分截面圖，表示基礎絕緣層構成步驟。 圖3 :用以説明實施.形態1相關的半導體裝置的製造方法 說明的半導體裝置的部分截面圖，表示配線構成步驟。 圖4 :用以説明實施形態！相關的半導體裝置的製造方法 説明的半導體裝置的部分截面圖，表示密接防止層構成步 驟〇 圖5 :用以説明實施形態1相關的半導體裝置的製造方法 説明的半導體裝置的部分截面圖，表示進一步形成層間絕 緣層之步驟。 圖6 :用以説明實施形態【相關的半導體裝置的製造方法 説明的半導體裝置的部分截面圖，表示配線再構成步躁示 意圖。 圖7 :用以説明實施形態f相關的半導體裝置的製造方法 説明的半導體裝置的部分截面圖，表示密接防止層構成步 驟。 61 4 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1293792 A7 B7 五、發明説明（14 ) 圖8 :用以説明實施形態1相關的半導體裝置的製造方法 説明的半導體裝置的部分截面圖，表示進一步形成層間絕 緣層之步驟。 圖9 :實施形態2相關的半導體裝置的部分截面圖。 圖1 0 :實施形態3相關的半導體裝置的部分截面圖。 圖1 1 :實施形態4之例相關的半導體裝置的部分截面 圖。 [符號説明] 10基礎絕緣層 12a〜12f，30a〜30f，40a〜40f 配線 1 4密接防止層 1 6，3 4，4 4層間絕緣層 18, 20, 22, 36, 46半導體裝置 32氧化膜 42有機薄膜 -17- 本紙張尺度適用中國國家標準(CNS) A4规格(210 X 297公釐)

Claims (1)

  1. 種半導體裝置，其係於設立至少2條以上的配線义基板 :t)的β〇〇〇3號專利申請案 ^申請專利範圍替換本(92年5月) 申請專利範圍 上开J成絕緣層者’其特徵為：在被預測在配線設計上配 線遲延低於規定值之相鄰的配線之間，選擇性的嵌入絕 緣膜。 2·如申請專利範圍第1項之半導體裝置，其中上述相鄰接配 線間的上下所設置的絕緣層，一邊由親水性材料被構 成’另一邊係以排水性材料構成。 3·如申請專利範圍第丨項或第2項之半導體裝置，其中上述 配線與上述絕緣層係層次交替各構成2層以上。 4. 一種半導體裝置之製造方法，其係包含以下步驟者： 配線形成步驟：於基板上至少2條以上的配線設定之配 線構成步驟，以及 層間絕緣層構成步騾；形成層間絕緣層， 其特徵為：於該配線構成步驟與層間絕緣層構成步驟 之間’構成層間絕緣層與防止密接的密接防止層構成步 驟。 5·如申請專利範圍第4項之半導體裝置之製造方法，其中預 測密接防止層在配線設計上超過配線遲延規定值，於相 鄰接配線間構成。 6.如申請專利範圍第4項之半導體裝置之製造方法，其中上 述層間絕緣層以及密接防止層，其中的一邊以親水性材 料形成、另一邊由排水性材料所形成。 7·如申請專利範圍第4或5項之半導體裝置之製造方法，其 中係2次以上重複上述配線構成步驟以及上述層間絕緣層
    ABCD 1293792 圍 構成步驟，並且使用絕緣膠黏度調整步驟，執行至少工回 之替代更換，其係為了避免該層間絕緣層之形成材料之 絕緣膠進入前述配線間，而調整該絕緣膠黏度者。 8· —種半導體裝置之製造方法，其包含以下步驟；於基板 上設疋至少2條以上的配線之配線構成步驟；及形成層間 絕緣層之絕緣層構成步驟；其特徵為：於層間絕緣層構 成步驟’具有絕緣層黏度調整步驟，其係僅在預測配線 没计上之配線遲延超過規定值之相鄰接配線間，避免該 層間絕緣之形成材料之絕緣膠進入，而調整絕緣膠之黏 度者。 9·如申請專利範圍第4、5及8項中任一項之半導體裝置之 製造方法，其中上述配線構成及上述層間絕緣層構成步 騾反覆執行2回以上。 -2- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
TW090120003A 2000-08-15 2001-08-15 TWI293792B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000246494A JP2002064137A (ja) 2000-08-15 2000-08-15 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TWI293792B true TWI293792B (zh) 2008-02-21

Family

ID=18736793

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090120003A TWI293792B (zh) 2000-08-15 2001-08-15

Country Status (8)

Country Link
US (1) US20030170970A1 (zh)
EP (1) EP1316995B1 (zh)
JP (1) JP2002064137A (zh)
KR (1) KR20030020260A (zh)
AT (1) ATE418159T1 (zh)
DE (1) DE60137057D1 (zh)
TW (1) TWI293792B (zh)
WO (1) WO2002015263A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340729B2 (ja) 2002-06-10 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体装置とその製造方法
JP2015176869A (ja) 2014-03-12 2015-10-05 株式会社東芝 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407860A (en) * 1994-05-27 1995-04-18 Texas Instruments Incorporated Method of forming air gap dielectric spaces between semiconductor leads
US5510293A (en) * 1994-05-31 1996-04-23 Texas Instruments Incorporated Method of making reliable metal leads in high speed LSI semiconductors using thermoconductive layers
JP3597885B2 (ja) * 1994-06-06 2004-12-08 テキサス インスツルメンツ インコーポレイテツド 半導体装置
EP0706215A3 (en) * 1994-09-15 1996-11-20 Texas Instruments Inc Semiconductor device improvements and manufacturing
WO1997039484A1 (en) * 1996-04-12 1997-10-23 W.L. Gore & Associates, Inc. Method of fabricating an interconnect structure comprising lamination of a porous dielectric membrane
JP2853661B2 (ja) * 1996-06-27 1999-02-03 日本電気株式会社 半導体集積回路装置の製造方法
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
KR19980064176A (ko) * 1996-12-17 1998-10-07 윌리엄비.켐플러 집적 회로 유전체
US6008540A (en) * 1997-05-28 1999-12-28 Texas Instruments Incorporated Integrated circuit dielectric and method
JP3159134B2 (ja) * 1997-07-15 2001-04-23 日本電気株式会社 半導体集積回路装置
JPH1167899A (ja) * 1997-08-26 1999-03-09 Nec Corp 半導体装置及びその製造方法
US6165892A (en) * 1998-07-31 2000-12-26 Kulicke & Soffa Holdings, Inc. Method of planarizing thin film layers deposited over a common circuit base
JP2000208622A (ja) * 1999-01-12 2000-07-28 Tokyo Electron Ltd 半導体装置及びその製造方法
JP2001044191A (ja) * 1999-07-27 2001-02-16 Sony Corp 積層絶縁膜とその製造方法および半導体装置とその製造方法
JP3461761B2 (ja) * 1999-08-16 2003-10-27 松下電器産業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
EP1316995A1 (en) 2003-06-04
JP2002064137A (ja) 2002-02-28
DE60137057D1 (de) 2009-01-29
EP1316995B1 (en) 2008-12-17
WO2002015263A1 (en) 2002-02-21
KR20030020260A (ko) 2003-03-08
EP1316995A4 (en) 2005-05-11
ATE418159T1 (de) 2009-01-15
US20030170970A1 (en) 2003-09-11

Similar Documents

Publication Publication Date Title
JP2024069353A (ja) 多層配線構造体
US7488643B2 (en) MIM capacitor and method of making same
KR20010014693A (ko) 반도체 장치 및 그의 제조방법
JP2004221444A (ja) 半導体装置の製造方法
TWI293792B (zh)
US6992392B2 (en) Semiconductor device and method for manufacturing the same
JP2003273100A (ja) 半導体装置及びその製造方法
US20040004054A1 (en) Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits
KR100478497B1 (ko) 반도체 소자의 제조 방법
JP2005217142A (ja) 半導体装置の製造方法
JP3672243B2 (ja) シリコン・オン・インシュレータ（ｓｏｉ）技術の高ｋおよび低ｋ埋込酸化物のための方法および構造
KR100485173B1 (ko) 반도체 소자 및 그 제조 방법
KR100691107B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2008300385A (ja) 配線構造およびその製造方法
KR100579893B1 (ko) 반도체 소자 및 이의 제조 방법
KR100315455B1 (ko) 반도체 소자 및 그 제조 방법
KR20090044669A (ko) 반도체소자의 층간 절연 방법
KR100497206B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR100529612B1 (ko) 반도체 소자의 제조 방법
KR100485157B1 (ko) 반도체 소자의 다층 금속배선 및 그 형성 방법
KR100529613B1 (ko) 반도체 소자 및 이의 제조 방법
KR20040054099A (ko) 반도체 소자의 금속 배선 형성 방법
KR100315849B1 (ko) 다층 배선의 콘택 형성 방법
JP2000031278A (ja) 半導体装置の製造方法
JPH09129726A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees