TWI288468B - Packaging method - Google Patents

Packaging method Download PDF

Info

Publication number
TWI288468B
TWI288468B TW094139456A TW94139456A TWI288468B TW I288468 B TWI288468 B TW I288468B TW 094139456 A TW094139456 A TW 094139456A TW 94139456 A TW94139456 A TW 94139456A TW I288468 B TWI288468 B TW I288468B
Authority
TW
Taiwan
Prior art keywords
layer
active
prototype
forming
conductive substrate
Prior art date
Application number
TW094139456A
Other languages
English (en)
Other versions
TW200719466A (en
Inventor
Chien-Chen Lee
Original Assignee
Airoha Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Airoha Technology Inc filed Critical Airoha Technology Inc
Priority to TW094139456A priority Critical patent/TWI288468B/zh
Priority to US11/348,935 priority patent/US20070105270A1/en
Publication of TW200719466A publication Critical patent/TW200719466A/zh
Application granted granted Critical
Publication of TWI288468B publication Critical patent/TWI288468B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Apparatus Associated With Microorganisms And Enzymes (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

128.8468 九、發明說明： 發明所屬之技街領域 特別係有關一種多層導線架 本發明係有關於一種封裝方法， 與封裝製程一貫化的方法。 先前技術 此強^數位f訊產品發展以整合晶片、高頻及高速為趨勢，因 此強凋脰積小、散熱良好及電性特性佳之日3>{握 - , 注佺之日日片拉組封裝結構，以 =產°°市㈣快速發展。因此對於許多整合電路產品而 入=:是非常關鍵的—環，而晶片的封裝技術種類非常的 η 具有低接腳電感(pin inductance)效能的QFN(q脑 ton。·㈣封裝技術是目前最㈣目的封裝技術之—， 以導線架為基材的封裝方法。 ，、文疋 導線架具有—晶片承載座以及複數個獨立排列於上述 座四周的引腳’上述晶片承載座上黏著-晶片，上述晶 力 以導線與相對應之引崎^
St::封裝膝體包覆上述晶片，上述引腳的外端部與上述 一衣二 ' 且上迷引腳底面暴露於上述封裝膠體外，而構成 四方扁平無外伸引腳的半導體元件。 雖然QFN封裝體的體積、電性表現等特性已較其他傳統以 線采為基材的封裝型式佳，但 …， QFN封裝體仍須與一 4M皮動:件、:ft 品的組裝時， 些線路的存在仍會佔用QFN封裝體與被動元件，這 ,, 彳刷電路板乃至電子產品的體積，且 上刷電路板上過密的線路會導致線路之間的串音效應 性造成不良影響。因此，僅僅改善封裝體的 積電性表現寻特性對整體電子產品體積的縮小及效能的改善 0816-^253TWF(N2);R〇5〇〇9；DWWANG . 1288468 ▲ 方面的貢獻仍是相當有限。 ^ 發明内容 - 有鑑於此，本發明的主要目的係提供一種封裝方法，將封裝 基板的製程與主動元件的封裝一貫化，可降低製程成本、縮減產 出時間、並增加整體製程的良率。 為達成本發明之上述目的，本發明係提供一種封裝方法，包 含：提供一導電基板，具有一上表面與一下表面；形成一主動元 件基座雛型與第一層線路圖形於上述導電基板的部分上表面，其 中上述第一層線路圖形係與上述主動元件基座雛型以間隔方式設 ® 置於其周圍；將一主動元件黏著於上述主動元件基座雛型上；在 上述主動元件與上述第一層線路圖形之間形成電性連接；形成一 封裝材於上述上表面，包覆上述主動元件與上述第一層線路圖 形；由上述下表面移除連接上述主動元件基座雛型與上述第一層 線路圖形之間的部分上述導電基板^並使上述主動元件基座離型 下的上述導電基板成為上述主動元件基座雛型的一部分，且使部 分部份留下來的上述導電基板成為電性連接於上述第一層線路圖 形的一導通裝置與一連接墊雛形；形成第一介電層於上述主動元 • 件基座雛型、上述導通裝置、與上述連接墊圖形之間；形成一導 電材料分別增厚上述主動元件基座雛型與上述連接墊雛形，並形 成與上述導通裝置電性連接的第二層線路圖形於上述第一介電層 上；形成第二介電層於上'述主動元件基座雛型、上述第二層線路 圖形、與上述連接墊圖形之間；以及增厚上述主動元件基座雛型 與上述連接墊雛形，分別成為一主動元件基座與一連接墊。 本發明係又提供一種封裝方法，包含：提供一導電基板，具 有一上表面與一下表面；形成一主動元件基k雛型奥策一層線路 圖形於上述導電基板的部分上表面，其中上述第一層線路圖形係 0816-A21253TWF(N2);R05009;DWWANG 6 128.8468 與上述主動元件基座離型以間隔方式設置於其周圍’並包含複數 ' 個導線；將一被動元件電性連接於上述導線中至少其中兩個導線 y 之間；將一主動元件黏著於上述主動元件基座雛型上；在上述主 動元件與上述第一層線路圖形之間形成電性連接；形成一封裝材 於上述上表面，包覆上述主動元件、上述被動元件、與上述第一 層線路圖形；由上述下表面移除連接上述主動元件基座雛型與上 述第一層線路圖形之間的部分上述導電基板，並使上述主動元件 基座雛型下的上述導電基板成為上述主動元件基座雛型的一部 分，且使部分留下來的上述導電基板成為電性連接於上述第一層 線路圖形的一導通裝置與一連接墊雛形；形成第一介電層於上述 主動元件基座雛型、上述導通裝置、與上述連接墊圖形之間；形 成一導電材料分別增厚上述主動元件基座雛型與上述連接墊雛 形，並形成與上述導通裝置電性連接的第二層線路圖形於上述第 一介電層上；形成第二介電層於上述主動元件基座雛型、上述第 二層線路圖形、與上述連接墊圖形之間；以及增厚上述主動元件 基座雛型與上述連接墊雛形，分別成為一主動元件基座與一連接 塾。 本發明的特徵，在於提供一導電基板為媒介，先在其上表面 形成封裝基板的第一層線路並完成主動元件的封裝再由其下表面 形成封裝基板的第二層以後的線路及連接墊，而將封裝基板的製 程與主動元件的封裝一貫化，可降低製程成本、縮減產出時間、 並增加整體製程的良率。 為了讓本發明之上述和其他目的、特徵、和優點能更明顯易 懂，下文特舉數個較佳實施例，並配合所附圖示，作詳細說明如 下： ，
0816-A21253TWF(N2);R05009;DWWANG 1288468 實施方式 第一實施例 口月多考第1A〜1M圖，為一系列之剖面圖，係顯示本發明第— 實施例之封裝方法之一例。 首先，請參考第1A圖，提供一導電基板1〇〇，較好為一銅基 板。導電基板1〇〇並具有一上表面1〇〇a與—下表面嶋。 接下來，形成一主動元件基座雛型12〇a與第一層線路圖形於 導電基板HK)的上表面祕容魏述其詳細形成步驟 之-較佳範例’不代表本發明之主動元件基座雛型丨施舆第—芦 線路圖形的形成，就受限於其所敘述的步驟，熟悉此技藝者，： 可以該《内容為基礎，推Μ其他可能的形成步驟。 田 在第1Α圖中’接著形成第—圖形化罩幕層⑴於導電基板 100的上表面100a。第-圖形化罩幕層111具有開口 llla〜llle， 其中開口 111a係曝露主動元件基座12〇(請參考第1L圖）的預定 形成位置、開口 Ulb~1Ue則分別曝露上述第-層線路®形中的 各導線的預定形成位置。第一圖形化罩幕層m的材質，可以是 阻劑層’經曝光、顯影等步驟後，形成上述之第一圖形化 罩幕層111 〇 +請參考第1B圖’以例如電鑛、無電鑛、或其他沉積方法，在 1、路的導電基板1〇〇的上表面1〇〇a上，、 M 10A ,,, 刀成主動兀件基座雛 i 〇a人上述第一層線路圖形中的導線Hi其中上一 層線路圖形係與主動元彳半其庙雜刑 π /、心件基座_咖以_方式設置於其周 圍^可包含魏個轉，可視f求決定純量本 ，包含四個導線m〜134。絲元件基座述 線路圖形的㈣較好與導電基板-大體相同，例如、為銅 接下來可以視製程需求，在上述第-層線路圖形上形成-保 〇816-A21253TWF(N2)；R〇5〇〇9;dwwaNG 8 1288468 護層例如防銲層（s〇lder mask)。在某些情況下例如使用複晶技術在 後縯步驟連接一主動元件時，上述保護層亦可能會形成於主動元 •件基座雛型120&上。以下，在本實施例中，係例示在上述第一層 線路圖形上形成保Ί隻層。 清茶考第ic圖，在主動元件基座雛型120a與上述第一層線 路圖形上形成第二圖形化罩幕層或模板(stencn)層112。然後以例 如模板印刷法（stencil printing)形成保護層ho於上述第一層線路 圖形上，如第1D圖所示。 另外，亦可以省略上述形成保護層140的步驟，在移除第一 圖开>化罩幕層111後進行後續連接被動元件的步驟。 接下來，接續第1D圖所示的步驟，移除第二圖形化罩幕層或 模板層112後，部分未被保護層14〇覆蓋而曝露的上述第一層線 路圖形’可供後續與主動元件與被動元件電性連接的接點，亦可 以具有具防蝕及/或助銲功能的鍍層（未繪示）例如鎳/金層。另外， 第一圖形化罩幕層111的移除，可以在形成第二圖形化罩幕層或 模板層112之前進行，亦可以在第二圖形化罩幕層或模板層112 移除之後進行，視需求而定。 • 接下來請參考第1E圖，將一被動元件電性20例如為電容、 電阻、電感、或其他形式的被動元件，連接於導線131〜134中至 少其中兩個導線之間，.在本實施例中，被動元件電性2〇係連接於 導線133、134之間。在本實施例中，被動元件2〇，較好為具有接 點21與22分別與導線133、134電性連接，而經由被動元件20 使‘線13 3、13 4構成一導通的線路。被動元件2 0較好為表面黏 著式的被動元件，可藉由軟銲料1〇作為黏著層，與導線133、134 電性連接。如前述選擇就地艰成保農屬議時，其可以在表面.黏 著的過程中，侷限軟銲料10的擴散範爵。 0816-A21253TWF(N2);R05009;DWWANG 9 1288468 接下來請表考楚 —仏，， 乂弟1F圖，將一主動元件40黏著於主翻-7止 座雛型楚如，、、、 、主動7〇件基 二 "如為半導體晶片、光電元件、或是- (在本貫施例中為半逡 及疋其他元件 . | , . . ¥體日日片）。主動元件40較好為藉由一系 30例如為熱固性的— 田點者層 )辰氧樹脂，將主動元件40固定在主動开 雛型120a上。 牡王勳凡件基座 接下來請參者證 層線路圖形。主動，將主動元件4G電性連接於上述第-少其中一個40可1見需求電性連接於導線131〜w中至 m、m。在本實施射，絲元件40係電性連接於導線 、丨中’奋使用銲線接合的技術，藉由 52分別使主動元件 稭甶鲜線51、 干40與導線131、132電性連接；而萁& ★ 使用覆晶接合或其他另外亦可以 以是需求藉由銲線53用：封t的主動元件接合技術。另外，亦可 之間形成電性連件4G與主動元件基座離型120a 40的散熱。 知 動元件40的接地及/或幫助主動元件 接下來，如第^ 一 圖所不，形成一封裝材150於上表面i〇〇a， u m /皮動兀件20、與上述第一層線路圖形。封裝 铷伞士二通吊為熱固性環氧樹脂與二氧化矽填充材的混合 物，而當主動元件2〇兔μ Λ 為先電元件或包含光電元件時，有時封裝材 15 0會選用透明玻璃乃/ 禺及/或透明的熱固性樹脂。 接下來，由下声心 167 10〇b移除連接主動元件基座雛型120a與 上述第一層線路圖形少卩日乂 > <間的部分的導電基板100。以下的内容係敘 述其詳細步驟之一教佳範例，不代表本發明之導電基板1⑽的部 刀矛夕除就又限於其所敘述的步驟，熟悉此技藝者，當可以該揭 露内容為基礎，推衍出其他可㈣步驟。 如第1H圖所不，形成封装就15〇之後，可將封裝體翻轉，而 使下表面i〇〇b朝上。然後，形成^第三圖形化罩幕層U3於導電
0816-A21253TWF(N2);R05009;DWWANG 1288468 表面100b，曝露連接主動元件基座離型】―上、十、 層線路_之_部分的導電基板紙而在本㈣j 二圖形化罩幕層113亦曝露連接導線13 3門Λ 1 ’弟 基板100。 4之間的部分的導電 列^來，以例㈣刻的方法，以第三圖形化罩幕層u 移除曝露的導電基板1GG，並使絲元件基座雛型 D =電基板HK)成為該主動元件基座雛型咖的_部分垂 邛分留下來的導電基板1〇〇成為電性 述 吏 66—道、S壯取 、丧y'上述弟一層線路圖形 、k衣置102與一連接墊離形101a、l〇3a。導通裝置⑻ 視需求電性連接於任一導線131〜134;或*" 〇 裝ι 102 V別電性連接於導、線131〜134中的至少其中兩個. 本實施例中，係形成-個導《置1G2電性連接於未與被 件電性連_線132。另外，在本實施例中，連接塾雛形⑻： l〇3a係分別電性連接於封裝體邊緣處的導線ΐ3ι、丨 妙a “ — ^设5款 除弟三圖形化罩幕層113如第II圖所示。. 請參考第1J圖，可以留下來的導電基板（即圖中所示的主動一 件基座雛型120a、連接墊雛形1〇1'、103^與導通裝置1〇2)為7° 幕，或是以模板印刷法，形成第一介電層161於該主動元件式， 雛型120a、導通裝置102、與連接墊雛形i〇la、1〇3之 座 ^ I間，以避 免不必要的橋接發生。 ^ 接下來’分別增厚主動元件基座雛型12〇a與連接塾離开< l〇la、l〇3a，並形成與導通裝置102電性連接的第二層線敗^ % ISj 形 於第一介電層161上。以下的内容係敘述其詳細步驟之_敏於^ 例，不應成為本發明的限制，熟悉此技藝者，當可以該揭露0 = 為基礎，推衍出其他可能的.步驟、,。 在弟1J圖中’形成弟四爵形化罩幕層114於第,一介電爲 0816-A21253TWF(N2);R05009;DWWANG 11 !61 1288468 上，分別具有開口 114a、114b、與114c ;開口 114a、114b分別曝 ’ 露主動元件基座雛型120a與連接墊雛型101a，開口 114c則曝露 上述第二層線路圖形的預定形成位置與連接墊雛型l〇3a。另外， 在某些情況下，上述第二層線路圖形的預定形成位置與連接墊雛 型103a係曝露於不同的開口中。 在第1J圖中，以例如電鍍、無電鍍、或其他沉積方法，增高 主動元件基座雛型120a與連接墊雛型101a、103a，並同時形成第 二層線路圖形170於開口 114c内，電性連接於導通裝置102。上 述增高主動元件基座雛型12〇a、連接墊雛型101a、103a、以及第 ® 二層線路圖形170的材質，較好與導電基板100大體相同，例如 為銅。然後，如第1K圖所示，移除第四圖形化罩幕層114，再形 成第二介電層162於主動元件基座雛型101a、第二層線路圖形 170、與連接墊雛形101a、103a之間。 接下來，增厚主動元件基座雛型120a與該連接墊雛形101a、 l〇3a，分別成為一主動元件基座120與一連接墊101、103，而完 成本發明的封裝方法。以下的内容係敘述其詳細步驟之一較佳範 例，不應成為本發明的限制，熟悉此技藝者，當可以該揭露内容 • 為基礎，推衍出其他可能的步驟。 在第1L圖中，形成第五圖形化罩幕層115.於第二介電層162 與第二層線路圖形170上，分別曝露主動元件基座雛型120a與連 接墊雛型101a、103a。然後，以例如電鍍、無電鍍、或其他沉積 方法，增高主動元件基座雛型120a與連接墊雛型101a、103a，分 別成為主動元件基座120與連接墊101、103。上述增高主動元件 基座雛型120a、連接墊雛型101a、103a的材質，較好與導電基板 100大體相同，例如為銅。然後，移除第玉風形化暴幕層Λ15。 然後，如第1M圖所述，可選擇性地形成第三介電層163於主 0816-A21253TWF(N2);R05009;DWWANG 12 1288468 &間，以避免不必要的橋接情 動元件基座120與連接墊1〇1、1〇3 少怂的封裝體翻轉回來 形的發生。接下來如圖所示，將完成像 第二實施例 ?々刈面圖，係顯示本發明第二 請參考第2A〜2K圖，為一系列之"1 — 淡施例比較，苯實施例並未連 實施例之封裝方法之一例。與第 接被動元件。 首先，請參考第2A圖，提供 一導電基板2〇〇 ’較好為一銅基 板 〇nDa處一下表面200b 〇 導電基板200並具有一上表面％⑽” 接下來，形成-主動元件基座雜裂220a與第一層線路圖形於 導電基板的上表面200a。以τ的内容係敛述其詳細形成步驟 之-較佳範例，不代表本發明之主動Μ基絲型22(\與第一層 線路圖形的形成，就受限於其所救述的步驟’熟悉此技蟄者’當 可以該揭露内容為基礎，推衍出其他可能的形成步驟。 在第2Α圖中，接著形成第一圖形化罩幕層211於導電基板 2〇〇的上表面2〇Oa。第一圖形化罩幕層211具有開口 211 a〜21 Id， 其中開口 21 la係曝露主動元件基座220(請參考第2j圖）的預定形 成位置、開口 211b〜211d則分別曝露上述第一層線路圖形中的各 導線的預定形成位置。第一圖形化罩幕層211的材質，可以是一 般的阻劑層，經曝光、顯影等步驟後，形成上述之第一圖形化罩 幕層211 〇 請參考第2B Η，以例如電鐵、無電鍍、或其他沉積方法，在 曝露的導電基板200的上表面20〇a上’分別形成主動元件基座雛 型220a與上述第一層線路圖形中的導線231〜233 ;其中上述第一 層線路圖形係與主動元件基座雛型220a以間隔方式設置於其周 圍，並可包含複數個導、線，可視需求決定其數量，在又本實施例中 0816-A21253TWF(N2);R05009;DWWANG 13 1288468 則包含三個導線231〜233。主動元件基座雛型220a與上述第一層 線路圖形的材質較好與導電基板200大體相同，例如為銅。 接下來可以視製程需求，在上述第一層線路圖形上形成一保 遵層例如防銲層（solder mask)。在某些情況下例如使用複晶技術在 後續步驟連接一主動元件時，上述保護層亦可能會形成於主動元 件基座雛型220a上。以下，在本實施例中，係例示在上述第一層 線路圖形上形成保護層。
請參考第2C圖，在主動元件基座雛型220a與上述第一層線 路圖幵y上形成第二圖形化罩幕層或模板（stencil)層212。然後以例 如杈板印刷法（stencii printing)形成保護層24〇於上述第一層線路 圖形上，如第2D圖所示。 另外，亦可以省略上述形成保護層24〇的步驟，在移除第一 圖形化罩幕層211後進行後續連接被動元件的步驟。 碎接下來，接續第2D圖所示的步驟，移除第二圖形化罩幕層或 板板層212後，部分未被保護層24〇覆蓋而曝露的上述第一層線· 路圖形，可供後續舆主動元件電性連接的接點，亦可以具有具防 蝕及/或助銲功能的鍍層（未繪示）例如鎳/金層。另外，第一圖形化 =層211的移除，可以在形成第二圖形化罩幕層或模板層^ 之刖進行’亦可以在第二目形化罩幕層或模板層212移除之 行，視需求而定。、 接下來請參考第2E圖，將—主動元件4G黏著於_ 某 座離型潰上，其例如為半導體晶片、光電元件、复 ^本實施射為半導體叫。絲元㈣較料如:_牛 接下來請參考第2F目，將主動元件抓電性連接於上述第一 14
0816-A21253TWF(N2);R05009；DWWANG 1288468 層線路圖形。主動元件4〇 少其中一個；而在本實施可現需求電性連接於導線231〜233中至 23卜232。在本實施例中，主動元件40係電性連接於導線 52分別使主動元件4〇與、^、使用銲線接合的技術，藉由銲線51、 使用覆晶接合或其他用於231、232電性連接；而另外亦可以 以是需求藉由銲線53，在封1的主動70件接合技術。另外，亦可 之間形成電性連接，以“俾主動元件40與主動元件基座雛型220a 40的散熱。 ’、主動元件40的接地及/或幫助主動元件 於上表面200a，包覆主動元件40、 層線路圖形。封裝材250的材質通常 接下來形成-封裝材25〇 該被動元件20、與上狀 為熱固性％氣樹月旨與二氣化 為光電元件或包含光電t矽填充材的混合物，而當主動元件20 及/或透明的熱固性樹7旨^件時，有時封裝材250會選用透明玻璃 接下來，由下表面％ 上述第一層線路圖形之 私除連接主動元件基座雛型220a與 述其詳細步驟之—知二三的部分的導電基板200。以下的内容係敘 分移除，就受限Μ齡、+、不代表本發明之導電基板200的部 露内容為基礎，推料=的步驟，熟悉此技#者，當可以該揭 一 丁出其他可能的步驟。 如弟2F圖所示’形成封 使下表面鳩朝上。狹後二材⑽之後’可將封裝體翻轉，而 其被200的下矣品…、後，形成一第三圖形化罩幕層213於導電 表面聽，曝露連接主動元件基座離型220a盘上述 第一層線·形之間的部分的導電基板真而在本實施例中Ϊ 三圖形化罩幕層犯亦曝露連接導線231〜233之間的部導弟 基板200。 V $ 接下來，❹彳如⑽財I，以叙_錢幕層取為钱 刻罩幕，移除曝露的導電基板200 ,並使主動元件基座離型2施 0816-A21253TWF(N2);R050Q9;D WWANG 15 1288468 下的導電基板200成為該主動元件基座離型22〇a的―部八， 部分留下來的導電基板200成為電性連接於上述第—層^線7路圖且^吏 的一導通裝置2〇2與一連接墊雛形2〇la、2〇3a。露壯严乂 f孤衣置202可 心求電性連接於任-導線23卜233;或可視需求形成複數個導通 裝置202分別電性連接於導線231〜233中的至少其中兩個；而在 本實施例中，係形成一個導通裝置202電性連接於導線232。另 外，在本實施例中，連接墊雛形2〇la、203a係分別電性連接於封 裝體邊緣處的導線231、233。然後，移除第三圖形化罩幕層213 如弟2Θ圖所示。 請參考第2H圖，可以留下來的導電基板（即圖中所示的主動 凡件基座雛型220a、連接墊雛形201a、203a、與導通裝置2(p)為 罩幕，或是以模板印刷法，形成第一介電層261於該主動元件基 座雛型220a、導通裝置202、與連接墊雛形201a、203a之間，以 避免不必要的橋接發生。 接下來，分別增厚主動元件基座雛型220a與連接墊雛形 2〇la、203a，並形成與導通裝置2〇2電性連接的第二層線路圖形 於弟介電層261上。以下的内容係敛述其詳細步驟之一較佳範 例’不應成為本發明的限制，熟悉此技藝者，當可以該揭露内容 為基礎，推衍出其他可能的步驟。 在第2H圖中，形成第四圖形化罩幕層214於第一介電層261 上’分別具有開口 214a、214b、與214ς ;開口 214a、214b分別 曝露主動元件基座雛型220a與連接墊雛型201a，開口 214c則曝 鉻上述弟一層線路圖形的預定形成位置與連接塾雛型2〇3a。另 外，在某些情況下，上述第二層線路圖形的預定形成位置與連接 墊雛型203a係曝露於不同的開口中。 在第2H圖中，以例如電鍍、.無:電鍍、或其他沉積方法.，增高 0816-A21253TWF(N2);R05009;DWWANG 16 1288468 主動元件基座雛型220a與連接墊雛型201a、203a，並同時形成第 二層線路圖形270於開口 214c内，電性連接於導通裝置202。上 述增高主動元件基座雛型220a、連接墊雛型201a、203a、以及第 二層線路圖形270的材質，較好與導電基板200大體相同，例如 為銅。然後，如第21圖所示，移除第四圖形化罩幕層214，再形 成第二介電層262於主動元件基座雛型201a、第二層線路圖形 270、與連接墊雛形201a、2〇3a之間。
接下來，增厚主動元件基座雛型220a舆該連接墊雛形2〇la、 203a ’分別成為一主動元件基座220與一連接墊201、203，而完 成本發明的封裝方法。以下的内容係敘述其詳細步驟之一較佳範 例，不應成為本發明的限制，熟悉此技藝者，當可以該揭露内容 為基礎，推衍出其他可能的步驟。 在弟2J圖中’形成第五圖形化罩幕層215於第二介電層26: 與第二層線路圖形270上，分別曝露主動元件基座雛型22〇&與驾 接墊雛型201a、203a。然後，以例如電鍍、無電鍍、或其他沉積 方法，增高主動元件基座雛型220a與連接墊雛型201a、2〇3a，^ 別成為主動元件基座220與連接墊201、203。上述增高主動元科 基座雛型220a、連接墊雛型201a、203a的材質，較好與導電基相 200大體相同，例如為銅。然後，移除第五圖形化罩幕層215。 然後，如第2K圖所述，可選擇性地形成第三介電層263於主 動元件基座220與連接塾2〇1、2〇3之間，以避免不必^的橋接精 形的發生。接T來如_#，將完成後的封|軸細來。 綜上所述，在本發明之封裝方法中，係提供—導雷 封裝再由其下表面形朗裝基板的第二層錢㈣路及連接塾， 0816-A21253TWF(N2);R05009;DWWANG 11 1288468 而將封裝基板的製程與主動元件的封裝一貫化，可降低製程成 • 本、縮減產出時間、並增加整體製程的良率，係達成上述本發明 • 之目的。 雖然本發明已以較佳實施例揭露如上，然其並非用以限定本 發明，任何熟習此技藝者，在不脫離本發明之精神和範圍内，當 可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請 專利範圍所界定者為準。
0816-A21253TWF(N2);R05009;DWWANG 18 1288468 【圖式簡單說明】 第1A〜1M圖為一系列之剖面圖，係顯示本發明第一實施例之 封裝方法的流程。 第2A〜2K圖為一系列之剖面圖，係顯示本發明第二實施例之 封裝方法的流程。
【主要元件符號說明】 10〜軟銲料 21〜接點 30〜黏著層 51〜銲線 53〜銲線 100a〜上表面 101〜連接墊 102〜導通裝置 103〜連接墊 111〜第一圖形化罩幕層 II lb〜開口 III d〜開口 112〜第二圖形化罩幕層 114〜第四圖形化罩幕層 114b〜開口 115〜第五圖形化罩幕層 120a〜主動元件基座雛型 132〜導線 20〜被動元件 22〜接點 40〜主動元件 52〜銲線 100〜導電基板 100b〜下表面 l〇la〜連接墊雛形 103a〜連接墊雛形 111 a〜開口 111c〜開口 llle〜開口 113〜第三圖形化罩幕層 114a〜開口 114c〜開口 120〜主動元件基座 131〜導線 133〜導線 0816-A21253TWF(N2);R05009;DWWANG 19 128,8468
134〜導線 15 0〜封裝材 162〜第二介電層 170〜第二層線路圖形 200a〜上表面 201〜連接墊 202〜導通裝置 203〜連接墊 211〜第一圖形化罩幕層 211b〜開口 21d〜開口 212〜第二圖形化罩幕層 214〜第四圖形化罩幕層 214b〜開口 215〜第五圖形化罩幕層 220a〜主動元件基座雛型 23 2〜導線 240〜保護層 261〜第一介電層 263〜第三介電層 140〜保護層 161〜第一介電層 163〜第三介電層 2 00〜導電基板 200b〜下表面 201a〜連接墊雛形 203a〜連接墊雛形 211 a〜開口 211c〜開口 213〜第三圖形化罩幕層 214a〜開口 214c〜開口 220〜主動元件基座 231〜導線 233〜導線 250〜封裝材 262〜第二介電層 270〜第二層線路圖形 0816-A21253TWF(N2);R05009;DWWANG 20

Claims (1)

1288468 十、申請專利範圍： 1. 一種封裝方法，包含： 提供一導電基板，具有一上表面與一下表面； 形成一主動元件基座雛型與第一層線路圖形於該導電基板的 上表面，其中該第一層線路圖形係與該主動元件基座雛型以間隔 .方式設置於其周圍； 將一主動元件電性連接於該第一層線路圖形； 形成一封裝材於該上表面，包覆該主動元件與該第一層線路 圖形； 由該下表面移除連接該主動元件基座雛型與該第一層線路圖 形之間的部分該導電基板，並使該主動元件基座離型下的該導電 基板成為該主動元件基座雛型的一部分，且使部分留下來的該導 電基板成為電性連接於該第一層線路圖形的一導通裝置與一連接 塾雛形； 形成第一介電層於該主動元件基座雛型、該導通裝置、與該 連接墊雛形之間； 分別增厚該主動元件基座雛型與該連接塾雛形，並形成與該 導通裝置電性連接的第二層線路圖形於該第一介電層上； 形成第二介電層於該主動元件基座雛型、該第二層線路圖 形、與該連接墊雛形之間；以及 增厚該主動元件基座雛型與該連接墊雛形，分別成為一主動 元件基座與一連接墊' 2. 如申請專利範圍第1項所述之封裝方法，更包含形成策三 介電層於該主動元件基座與該連接墊之間。 3. 如申請專利範圍第1項所述之封裝方法，其中於黏著該主 動元件之前，更包含形成一保護層於該第一層線路圖形上，曝露 0816-A21253TWF(N2);R05009;DWWANG 21 1288468 部分該第一層線路圖形，以便與該主動元件形成電性連接。 一 4.如申請專利範圍第1項所述之封裝方法，其中在該主動元 ， 件與該第一層線路圖形之間形成電性連接係使用銲線接合的技 術。 5. 如申請專利範圍第1項所述之封裝方法，更包含在該主動 元件與該主動元件基座雛型之間形成電性連接。 6. 如申請專利範圍第5項所述之封裝方法，其中在該主動元 件與該主動元件基座雛型之間形成電性連接係使用銲線接合的技 術。 7. —種内埋被動元件的導線架的製造方法，包含： 提供一導電基板，具有一上表面與一下表面； 形成一主動元件基座雛型與第一層線路圖形於該導電基板的 上表面，其中該第一層線路圖形係與該主動元件基座雛型以間隔 方式設置於其周圍，並包含複數個導線； 將一被動元件電性連接於該些導線中至少其1中兩個導線之 間； 將一主動元件電性連接於該第一層線路圖形； 形成一封裝材於該上表面，包覆該主動元件、該被動元件、 與該第一層線路圖形； 由該下表面移除連接該主動元件基座雛型與該第一層線路圖 形之間的部分該導電基板，並使該主動元件基座雛型下的該導電 基板成為該主動元件基座雛型的一部分，且使部分留下來的該導 電基板成為電性連接於該第一層線路圖形的一導通裝置與一連接 .墊雛形； 形成第一介電層於該主動元件基座.雛型.,、談導通裝置、與該 連接墊雛形之間； 0816-A21253TWF(N2);R05009;DWWANG 22 1288468 - 分別增厚該主動元件基座離型與輯接墊_，並形成與該 •導通裝置電性連接的第二層線路圖形於該第一介電層上； /形成第二介電層於該主動元件基座離型、該第二層線路圖 形、與該連接墊雛形之間；以及 _增厚該主動元件基座雛型與該連接墊離形，分別成為一主動 元件基座與一連接墊。 人8.如申請專利範圍第7項所述之製造方法，更包含形成第三 介電層於該主動元件基座與該連接墊之間。 專利範圍第7項所述之製造方法，其中將該被動元 以連接於該些導線之前，更包含形成—保護層於該第—㈣ 圖形上，曝露部分該第一層線路圖形，以便與該主動元件盘該 被動兀件形成電性連接。 如巾請專利範圍第7項所述之製造方法，其中在該主動元 件J亥第-層線路圖形之間形成電性連接係使用鲜線接合的技 術。 ^如中料利範圍第7項所述之製造方法，更包含在該主動 兀件14该主動兀件基座雛型之間形成電性連接。 —如申凊專利範圍第u項所述之製造方法，其中在該主動 元件與該主動元件基座雛母】之卩彳再彡# 技術。 ㈣型之_成紐連接係使料線接合的 13·如申請專利範圍第7項所述之劁 甘山 ㈣“方法，其中將該被動元 件電性連接㈣些導線，係制表面㈣的技術。 Η.如中請專利範圍第7項所述之製造方法，其中由 移除部分該導電基板時，更包含移 ^ 導電基板。^ ㈣連接該些導線之間的部分該 15.如申請專利範圍第7項所述之製造方法，其令該導通裝 0816-A21253TWF(N2);R05009-；DWWANG 23 1288468 置係電性連接於非與該被動元件電性連接的該些導線至少其 中之一 〇 0816-A21253TWF(N2);R05009;DWWANG 24
TW094139456A 2005-11-10 2005-11-10 Packaging method TWI288468B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW094139456A TWI288468B (en) 2005-11-10 2005-11-10 Packaging method
US11/348,935 US20070105270A1 (en) 2005-11-10 2006-02-06 Packaging methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094139456A TWI288468B (en) 2005-11-10 2005-11-10 Packaging method

Publications (2)

Publication Number Publication Date
TW200719466A TW200719466A (en) 2007-05-16
TWI288468B true TWI288468B (en) 2007-10-11

Family

ID=38004274

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094139456A TWI288468B (en) 2005-11-10 2005-11-10 Packaging method

Country Status (2)

Country Link
US (1) US20070105270A1 (zh)
TW (1) TWI288468B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7662662B2 (en) * 2007-03-13 2010-02-16 Kinsus Interconnect Technology Corp. Method for manufacturing carrier substrate
TWI429043B (zh) 2010-04-26 2014-03-01 Advance Materials Corp 電路板結構、封裝結構與製作電路板的方法

Also Published As

Publication number Publication date
US20070105270A1 (en) 2007-05-10
TW200719466A (en) 2007-05-16

Similar Documents

Publication Publication Date Title
CN104051394B (zh) 半导体封装和封装半导体装置的方法
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
CN110197793A (zh) 一种芯片及封装方法
TWI284976B (en) Package, package module and manufacturing method of the package
TWI474450B (zh) 封裝載板及其製作方法
TW201011872A (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
TW200822336A (en) Stacked type chip package, chip package and process thereof
TW201021174A (en) Semiconductor substrate, package and device and manufacturing methods thereof
TWI474449B (zh) 封裝載板及其製作方法
CN104517905B (zh) 用于模塑衬底的金属重分布层
TW200828554A (en) Stack package having reduced electrical connection length suitable for high speed operations and method of manufacturing the same
TWI227051B (en) Exposed pad module integrated a passive device therein
TW200845246A (en) High-density fine line package structure and method for fabricating the same
CN105489564B (zh) 电子单体及其制法
CN103928410A (zh) 封装结构及其制作方法
TWI288468B (en) Packaging method
TWI447823B (zh) 四邊扁平無接腳封裝方法
TWI237534B (en) Fabrication method of a printed circuit board
CN105810705B (zh) 高像素影像传感芯片的封装结构及其制作方法
TW200406050A (en) Selective C4 connection in IC packaging
CN104576402B (zh) 封装载板及其制作方法
CN110391143A (zh) 半导体封装结构及其封装方法
CN103456715B (zh) 中介基材及其制作方法
CN106876340B (zh) 半导体封装结构及其制作方法
TWI249831B (en) Chip type micro connector and method of packaging the sane

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees