TWI280289B - Method of improving post-develop photoresist profile on a deposited dielectric film - Google Patents

Method of improving post-develop photoresist profile on a deposited dielectric film Download PDF

Info

Publication number
TWI280289B
TWI280289B TW093133819A TW93133819A TWI280289B TW I280289 B TWI280289 B TW I280289B TW 093133819 A TW093133819 A TW 093133819A TW 93133819 A TW93133819 A TW 93133819A TW I280289 B TWI280289 B TW I280289B
Authority
TW
Taiwan
Prior art keywords
depositing
substrate according
substrate
source
rti
Prior art date
Application number
TW093133819A
Other languages
English (en)
Other versions
TW200526808A (en
Inventor
Noriaki Fukiage
Katherina Babich
Original Assignee
Tokyo Electron Ltd
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Ibm filed Critical Tokyo Electron Ltd
Publication of TW200526808A publication Critical patent/TW200526808A/zh
Application granted granted Critical
Publication of TWI280289B publication Critical patent/TWI280289B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

1280289 九、發明說明： 相關案件之泉昭 本申請案係與2003年8月21日申請且同在專利審查中之美國 專利申請案第 10/644, 958號之「Method and Appar*aiS For·、—
Depositing Materials With Tunable Optical Properties And Etching Characteristics」相關，並且與和本申請案同一天申嗜 且同在專利審查中之美國專利申請案（RAJ_〇13)號了代理人案^ 編號071 棚-_5917之「Method for Dep〇siting Materials 〇n a
Substrate」相關。在此將前述兩案件之所有内容列為參考 【發明所屬之技術領域】 、 本發明係關於使用電漿加強化學蒸氣沈積（pECVD)率 積具可調光學及蝕刻特性之薄膜材質。 糸、，先來/尤 【先前技術】 $積體電路及裝置的製造均需要沈積電子材質於基板上。該沈 積薄膜可成為該基板或電路成品之永久性部分。在此種情況 便需選擇可提供電路操作所需之電子、物理以及化學特性之薄膜 ，徵。但在其他情況下，該薄賴可絲#作—暫時層以促成或 簡化裝置或電路的製造。例如，—沈積薄膜可絲當作後續侧 程序之光罩。該抗_薄膜可加以圖案化以便覆蓋住該基板上不 想被飿刻移_的區域。後續触序可再移義抗侧薄膜以 該基板做進一步處理。 、 在暫時層的另-種例子中’薄膜可用來加強—後續微影 H喿作。在-實施例中…具有特定光學特性的薄膜係沈積= 土板上，之後该薄膜便被覆以一通稱為光阻之光敏成 該光阻隨錢藉由暴露於猶下_案化。下層之_薄膜的 便被選，降低該暴露光的反射’藉此改善該微影處理的 解析度。此__稱為抗反射塗布層（此後稱之為舰）。 另一暫時層的例子中，薄膜可用來同時當作一硬性遮罩以及 1280289 一抗反射塗布層，如同美國專利號6, 316,167中所描述之該種薄 膜。 【發明内容】 本發明係關於在PECVD系統中之沈積處理，尤其是關於一具有 較佳光阻相容性之可調抗蝕刻ARC (TERA)層之沈積。具體而/言， 該沈積處理之最終步驟係用以調整TERA層表面以期降低且/或消 除後續之微影操作之殘餘電阻（基塾部）。 【實施方式】 圖1顯示一簡略方塊圖，說明根據本發明之一實施例中之一 PECVD系統。在圖示之實施例中，PECVD系統1〇〇包含處理室11〇、 作為電容耦合電漿源的一部份之上部電極丨4〇、喷淋板組件12〇、 用以支撐基板135之基板支座130、壓力控制系統180以及控制器 190 〇 在一實施例中，PECVD系統100可包含一遠端電漿系統175，其 可利用一閥118而耦合至處理室11〇。在另一實施例中，則不需要 遠端電漿系統及閥。該遠端電漿系統175可用來潔淨處理室。 在一實施例中，PECVD系統100可包含一耦合至處理室no之壓 力控制系統180。例如，該壓力控制系統180可包含一節流閥（未 顯示）以及一渦輪分子幫浦（TMP)(未顯示），並且可在處理室 110中提供一控制壓力。在另一實施例中，該壓力控制系統可包含 一乾式幫浦。例如，處理室壓力可介於從約〇· lmTorr到約100 Torr 的範圍中。選擇性地，處理室壓力也可介於約〇· lT〇rr到約2〇Torr 之間的範圍。 處理室110可促進處理空間102中電漿的形成。PECVD系統100 可安裝任何尺寸的處理基板，例如200mm基板、300mm基板或是更 大的基板。選擇性地，該PECVD系統100可藉由在一個或多個處理 室中產生電漿而運作。 PECVD系統100包含一耦合至處理室11〇之喷淋板組件12〇。喷 淋板組件係裝設於該基板支座130的另一侧。喷淋板組件120包含 1280289 二ί:3域122、—邊緣區域124以及—德域126。遮蔽環128可 用來將賀淋板組件120耦合至處理室110。 中心關緖由-帛—處魏體管線丨 ^^31；邊緣區域124則藉由—第二處理氣體管線125而 =j祕131。指域126·由-第三處魏鮮線 至氣體供給系統131。 ，體供給系統131提供-第-處理氣體至中心、區域122，並提 第二處_!里氣體至邊緣區域124，且提供—第三處理氣體至次區 5 到這些區域的氣體化學物以及流速均可個別控制。戋者， 亦可使中心區域以及邊緣區域耦合在一起而成為一單一主要區 域」而氣體供給系統便可供應第一處理氣體以及/或第二處理氣體 至，主要區域。在另一實施例中，上述任何區域均可耦合在一起， 而氣體供給糸統可視情況提供一或多種處理氣體。 該氣體供給系統131可包含至少一汽化器（未顯示）以提供先 驅物。或者，也可不需要汽化器。在一另一實施例中，則可使用 一氣泡系統。 PECVD系統包含一耦合至喷淋板組件12〇以及處理室11〇之上 部電極140。上部電極140可包含溫度控制元件142。上部電極14〇 可使用一第一匹配網路144而耦合至一第一射頻源146。或者，也 可不需要一獨立的匹配網路。 第一射頻源146提供一TRF信號至該上部電極，且第一射頻源 可在約〇· 1MHz到約200MHz間的頻率運作。TRF信號的頻率可介於約 1MHz到約100MHz之間，或是可選擇性地介於約2MHz到約60MHz之 間。第一射頻源可在約〇watts到約10〇〇〇Watts之間的功率範圍中 運作’或可選擇性地，第一射頻源可在約〇watts到約5〇〇〇船廿3之 間的功率範圍中運作。 上部電極140以及射頻源146均為一電容耦合電漿源之部分。 電容耦合電漿源可以例如電感耦合電漿（ICP)源、變壓耦合電漿 (tcp)源、微波動力電漿源、電子迴旋加速器共振（ECR)電漿 1280289 型弋之雷將、ave)電漿源以及表面波電漿源等其他 L式水源代或增強。如同本技藝人士所熟知的，上部電極 40可以免除或是重構裝於各種不同之適當電漿源中。 ρη 反巧^了例如藉由一機械基板傳送系統（未顯示）經一槽孔 貝不t及一處理室饋通部（未顯示）而被傳送進出處理室 士士而产1 ^至处理至’且其可被基板支座13〇所接收而由搞合至基 %之裝置進行機械式的移動。一旦基板135從基板傳送系 义接收麻後，基板135便可_—藉她合組件152轉合至基 板支座130的移動裝置150來升高及/或降低。 基$135亦可經由一靜電夾持系統而固定至基板支座13〇。例 =一^^電鱗系統可包含—雜117以及—靜電紐系統電源 ⑽。夾持電壓可例如介於約—2〇〇〇v到約+2〇〇〇v的範圍之間，而供 應至夾持電極。選擇性地，該夾持電壓則可介於約一 1〇〇〇v到約 +1000V的範圍之間。在另—實施例中，則不需要脱系統以及 器0 基板支座130可包含升降銷（未顯示），用以及/或自基板支座 的^面降低及/或升高基板。在另—實補巾，在基板支座i 30中 可提供不同的升降裝置。在另―實施例中，氣體可例如透過一背 面氣體系統而傳送至基板135的背面以改善基板135以及基板支座 130之間氣體間隙的熱傳導。 本發明亦可提供一溫度控制系統。此種系統可使用於須要在 升高或降低之溫度施行基板溫度控制的場合。例如，可包含一加 熱元件132像是電阻性加熱元件或熱電加熱器/冷卻器，而基板支 座130可更包含一熱父換系統134。加熱元件132可耦合至一加熱元 件電源158。熱交換系統丨34可包含一再循環冷卻劑流動裝置，其 可接收來自基板支座13〇的熱量而傳導熱量至一熱交換系統（未顯 示），或是當加熱時傳導來自熱交換系統的熱量。 、且，電極116可藉由一第二匹配網路162而耦合至一第二射頻 源160。或者，也可不需要匹配網路。 1280289 第二射頻源160提供一底部RF信號（BRF)至下部電極116，而 第二射頻源160可在約0· 1MHz到約200MHz間的頻率運作。BRF信號 的頻率可介於約〇·2ΜΗζ到約30MHz之間，或是可選擇性地介於約 0·3ΜΗζ到約15MHz之間。第二射頻源可在約O.Owatts到約 lOOOwatts之間的功率範圍中運作，或可選擇性地，第二射頻源可 在約0· Owatts到約500watts之間的功率範圍中運作。在各種實施 例中，下部電極116可能不會用到，或可能是處理室中電漿的唯一 來源，或也可增加任何額外的電漿源。 PECVD糸統1〇〇可更包含一藉由一伸縮囊154而搞合至處理室 110之移動裝置150。且，耦合組件152可將移動裝置15〇耦合至基 板支座130。伸縮囊154可密封該垂直移動裝置而隔絕處理室11〇外 之大氣。 移動裝置150可在喷淋板組件120以及基板135之間產生一變 動間隙104。該間隙可介於約imm到2〇〇麵之間的範圍，且可選擇性 地，忒間隙可介於約2mm到80腿之間的範圍。該間隙可維持固定或 也可在沈積處理中變動。 、、 〆 此外，基板支座130可更包含一聚焦環1〇6以及一陶瓷蓋。 或者，也可不需要聚焦環1〇6以及/或陶瓷蓋1〇8。 至少一個處理室壁112可包含一塗布層114以保護該壁。例 如，塗布層114可包含-陶究材料。在一另一實施例中，則可 要塗布層。此外’-陶兗遮罩（未顯示）也可用於處理室ιι〇内。 除此之外，溫度控齡統可絲控制處理室壁的溫度如 制溫度。當處理室中進行處理時，處理室 且，溫度控制系統可用來控制上部電極的溫度。 件142可用來控制上部電極的溫&。當處理室 ^控^ 電極溫度可維持相對穩定。 处夺，上邛 ^：PECVD^ 〇 在另以例中，處理室110可例如更包含一監控璋（未顯 1280289 示）。監控埠可例如容許處理空間l〇2之光學監控。 〜PECVD系統100可包含一控制器19〇。控制器19〇可♦馬合至處理 室110、喷淋板組件120、基板支座130、氣體供應系統131、上部 電極140、第一RF匹配144、第一射頻源146、移動裝置15〇、靜電 夾持系統電源156、加熱元件電源158、第二卯匹配162、第二射頻 源160、清洗系統195、遠端電漿裝置175以及壓力控制系統18〇。、 控fij器可用以提供控制資料至該等元件並自該等元件接收例如處 理資料等的資料。例如，控制器19〇可包含一微處理器、一記憶體 以及一可產生足夠控制電壓以溝通並啟動輸入至處理系統1〇〇並 I控來自PECVD糸統100的輸出之數位I/O埠。此外，控制器19〇可 與系統元件交換資訊。且，儲存在記憶體中之程式可根據處理配 方而用以控制PECVD系統100之上述元件。此外，控制器19〇可用以 分析處理資料、比較該處理資料與標的處理資料並利用該項比較 結果來變更處理以及/或控制沈積裝置。且，該控制器亦可分析處 理資料、將該處理資料與歷史處理資料相比較，並利用該比較結 果而預測、預防以及/或宣告一默認值。 圖2A〜2C顯示一簡略流程圖，說明根據本發明之一實施例 中，如何防止在一TERA層上形成光阻基墊部。圖2A顯示出一包含 一上部220以及一底部230之TERA層上之一光阻層210。例如，該 TERA層上之上部220係具有約150A〜1000A的厚度，而TERA層上之 底部230則具有約300A〜5000A的厚度。在此例中，TERA底部230係 _合至一氧化層240。這並非必須，且該TERA層也可沈積至非氧化 物的材質上。雖然圖2A〜2C顯示有兩層，但並非必須。一TERA堆 疊可包含一或多個階層。 在圖2B中，光阻層210已經由至少一微影步驟以及至少一顯影 步驟處理過。圖2B顯示包含一上部220以及一底部230之TERA層上 之一光阻特徵部212。且，一光阻基墊部215係顯示於光阻特徵部 212之基部。例如，光阻基墊部可因TERA層上之上部220以及光阻 層210之間的互相影響而產生。基墊部則可因TERA層材質以及基板 1280289 材質以及/或來自基板之排氣之間的互相影響而產生。光阻基塾部 在基板之後續處理步驟中將造成問題，故應防止其形成。 在圖2C中，光阻層210已利用本發明之方法處理完成。圖％顯 示出一層250、一界限分明之光阻特徵部252，以及位於利用本發 明之方法而沈積之TERA層上之層250上方之光阻中之界限分明之 開口254。如圖2C所示，特徵部252以及開口254可具有實質長方形 的形狀，但並非必須。在另一實施例中，亦可呈現正方形的特徵 部以及/或開口。在圖2C中，該光阻基墊部很小，或者甚至可以省 略0
在此例中，TERA底部230係耦合至一氧化層240。這並非必須 且該TERA層亦可沈積至非氧化物之材質上。雖然圖％顯示有三肩 (230、220以及250)，但並非必須。一TERA堆疊可包含一或多』 階層。舉例來說，一例如層25〇的單一階層亦可使用。 本發明之發明人相信基墊部可以限制電阻材質的品質以準与 地將奈米結構顯像於一基板上，而基墊部亦可對CD測量造成負适 影響。本發明人亦發展出極小化以及/或消除基墊部的方法。、
本^明人亦相信光阻基墊部可因位於ARC以及光阻之間之介 面^通稱為阻中毒的化學反應而產生。例如，位於ARC層之上表合 f氨基類會與化學增強之光阻起個崎低靠近電阻基板介面之 土阻顯影率。這會防止顯影步驟時電_完全分解，因而產生遵 阻:接ίit展出可確保TERA層之上表面（也就是與該矢 式作表)不會與該電阻以不當改變電阻顯影特性的力 妒成人補在餘以及縦層之間，若有過強之釈 ‘有光阻基墊部。在電阻以及其下的階層之間通常需 铁而^若確保該電阻在後續處理中不會自基板中分層。 移υίΐίΐΪΪ，暴露之電阻在顯影步驟中可能無法完全 外露圖案的可犯出現在外露的區域，尤其是在那些鄰接於沐 -、&域，而所導致的電阻輪廓便表現為基墊部。本發畔 12 1280289 人亦發展出可產生具有一對於光阻有適當黏著特性之上表面的 TERA層之方法。在此例中，該黏著性需強到足以防止分^，但又 不至強到會在外露區域中產生顯影後基墊部輪廓或殘餘^阻7 為了降低基墊部，TERA層可利用後處理電漿來進行後處理以 改變至少一部份之TERA層。 上述技術並不僅限於使用在TERA上層，亦可使用於TERA声的 任一部份，即使TERA層只有一單一層。 、 曰 圖3顯示一簡略流程圖，說明根據本發明之一實施例中，沈積 · 一含有一上部以及一底部之TERA層於一基板上的程序。舉例來、· 說，TERA層之底部可利用一第一處理來沈積，而TERA層之上部則 可利用一不同的處理來沈積。流程3〇〇開始於31〇。 、 攀 ^在330中，一基板係配置於一處理室中一基板支座上。例如， 該基板，座可在一上部電極表面以及基板支座之表面之間建立一 間隙。違間隙的範圍可介於約1刪到約200刪，或可選擇性地，該 間隙的範圍也可介於約2臟到約8〇腿。基板支座乃可轉移。因此， 在替換之實施例中，間隙的尺寸是可變動的。 在340中，TERA層的底部可沈積於基板上。在另一實施例中， TERA的底部是不需要的。 、 “在底部沈積處理中，一信號係利用第一射頻源而提供至上 部電極。例如，該第一射頻源可在約〇· 1MHz到約2〇〇MHz的頻率範 鲁 圍中，作。選擇性地，該第一射頻源亦可在約1MHz到約100MHz的 頻，範圍中運作，或是該第一射頻源也可在約2MHz到約6〇MHz的頻 率範圍中運作。該第一射頻源可在約l〇Watts到約1〇〇〇〇Watts的功 率範圍中運作，或選擇性地，該第一射頻源亦可在約1〇Watts到約 5000Watts的功率範圍中運作。 且，在底部沈積處理中，一BRF信號係利用第二射頻源而提供 至基板支座中之下部電極。例如，該第二射頻源可在約〇· 1MHz到 約200MHz的頻率範圍中運作。選擇性地，該第二射頻源亦可在約 0·2ΜΗζ到約30MHz的頻率範圍中運作，或是該第二射頻源也可在約 13 1280289 0·3ΜΗζ到約15MHz的頻率範圍中運作。該第二射頻源可在約 O.OWatts到約lOOOWatts的功率範圍中運作，或選擇性地，該第一 射頻源亦可在約0· OWatts到約500Watts的功率範圍中運作。在另 一實施例中，則不需要BRF信號。 此外，處理至中可誕供一|馬合至上部電極之喷淋板組件。噴 淋板組件可包含一中心區域、一邊緣區域以及一次區域，而該喷 淋板組件則耦合至一氣體供給系統。在底部沈積處理時，一^二 處理氣體可提供至中心區域，一第二處理氣體則提供至邊緣區 · 域，一第三處理氣體則提供至該次區域中。 或者，該中心區域及邊緣區域可耦合在一起而成為一單一主 要S域，而氣體供給糸統便誕供弟一處理氣體及/或第二處理氣體肇 至該主要區域。在另一實施例中，任一區域均可耦合在一起，而 氣體供給系統可提供一或多種處理氣體。 第一處理氣體以及第二處理氣體可包含至少一含石夕先驅物和 一含碳先驅物兩者其中之一。亦可包含一惰性氣體。例如，該含 矽先驅物和含碳先驅物之流速可介於約〇· 〇sccm到約讥⑼沈⑽的 範圍之間，而該惰性氣體之流速則可介於約〇 〇sccm到約 lOOOOsccm的範圍之間。該含矽先驅物可包含至少矽甲烷（SiH4)、 tetraethylorthosilicate (TE0S)、氣二曱基矽烷（IMS)、二氯 一甲基石外元（2MS)、二氣二甲基石夕烧（3MS)、四氯二甲基石夕院、 _ (4MS)、octamethylcyclotetrasiloxane (0MCTS)以及 tetramethylcyclotetrasilane (TMCTS)其中之一。該含碳先驅物 可包含至少CH4、Gm、GH2、GH6以及GHsOH其中之一。該惰性氣體 可以是氬、氦以及/或氮。 此外，第三處理氣體可包含至少含氧氣體、含氮氣體、含碳 氣體以及一惰性氣體其中之一。例如，該含氧氣體可包含至少〇2、 C0、N0、他0以及C〇2其中之一；含碳氣體可包含至少Cjj4、C2jj4、C2f}2、-CeH6以及GHsOH其中之一；含氮氣體則包含至少仏及肌其中之一；該 惰性氣體可包含至少氬及氦其中之一。第三處理氣體之流速可介 14 1280289 於約O.Osccm到約lOOOOsccm的範圍之間。 在底部沈積處理中，第一處理氣體及第二處理氣體之流速 可獨立建立。 該底部可包含一材質，該材質在波長為至少248nm、193咖以 及157nm其中之一測量時，具有介於約1· 5至約2· 5之折射率（n)， * 而在波長為至少248nm、193nm以及157nm其中之一測量時，該材質 則具有介於約0.10至約0.9範圍内之消光係數（10。該底部=厚度 可介於約30· Onm到約500· Onm的範圍之間，而其沈積速率可介於約 lOOA/min至約l〇〇〇〇A/min的範圍之間。該底部沈積時 '的 秒至約180秒之間變動。 、 在350中，一上部可沈積於該底部上。在一另一實施例中，並· 不需要底部且該上部可自己沈積於例如一基板上。 在TERA層之上部沈積中，一TRF信號係利用第一射頻源而提供 至亡部電極。例如，該第一射頻源可在約〇· 1MHz到約2〇〇MHz的頻、 率範圍中運作。選擇性地，該第一射頻源亦可在約1MHz到約丨〇〇MHz 的頻，範圍中運作，或是該第一射頻源也可在約2腿2到約6〇腿2的 頻率範圍中運作。該第一射頻源可在約1〇Watts到約1〇〇〇〇1豺乜的 功率範圍中運作，或選擇性地，該第—射頻源亦可在約施t 約5000Watts的功率範圍中運作。 此外，處理室中可提供一耦合至上部電極之喷淋板組件。喷籲 淋板組件可包含-中心區域以及一邊緣區域’而該噴淋板崎則 耦合至一氣體供給系統。在上部沈積處理時，一第一處理氣體可 提供至中心區域，一第二處理氣體則提供至邊緣區域，一 理氣體則可透過第三氣體區域而提供至處理室中。 或者，該中心區域及邊緣區域可耦合在一起而成為_單一主 要區域，而氣體供給系統便提供第一處理氣體及/或第二處理 ，主要區域。在另—實施例中，任—區域均可轉合在—起:、而· 氣體供給系統可提供一或多種處理氣體。 第-處理氣體以及第二處理氣體可包含至少—姆先驅物和 15 1280289 一含碳先驅物兩者其中之一。例如，該含石夕先驅物和含碳先驅物 之流速可介於約O.Osccm到約5000sccm的範圍之間，而該惰性氣體 之流速則可介於約0· Osccm到約lOOOOsccm的範圍之間。該含石夕先 、 驅物可包含至少石夕曱烧（SiH4)、tetraethylorthosilicate _ (TE0S)、氣二曱基矽烷（IMS)、二氯二甲基矽烷（2MS)、三氣二 曱基矽烷（3MS)、四氯二甲基矽烷（4MS)、 octamethylcyclotetrasiloxane (0MCTS)、 tetramethylcyclotetrasi lane (TMCTS)以及 dimethyldimethoxysilane(DMDMOS)其中之一。該含碳先驅物可包 · 含至少CH4、GH4、GIL·、QH6以及C6H5〇H其中之一。該惰性氣體可以垂 是氬、氦m w 此外，第三處理氣體可包含至少含氧氣體、含氮氣體以及一 惰性氣體其中之一。該含氧氣體可包含至少〇2、CO、NO、N2〇以及 C〇2其中之一。含氮氣體則包含至少沁及NF3其中之一。該惰性氣體 可包含至少氬及氦其中之一。第三處理氣體之流速可介於約 0· Osccm到約lOOOOsccm的範圍之間。 在上部沈積處理中，第一處理氣體、第二處理氣體以及第三 處理氣體之流速均可獨立建立。 該上部可包含一材質，該材質在波長為至少248nm、193nm以 及157咖其中之一測量時，具有介於約1.5至約2.5之折射率（11)， · 而在波長為至少248nm、193nm以及157nm其中之一測量時，該材質 則具有介於約0· 10至約0.9範圍内之消光係數（k)。 μ 、 該上部之厚度可介於約5.0nm到約400.0nm的範圍之間，而其 沈積速率可介於約50A/min至約5000A/min的範圍之間。該上部& 積時間可介於約5秒至約180秒之間變動。 /b 在另一實施例中，在上部沈積處理時，一BRF信號係利用第二 射頻源而提供至下部電極。例如，該第二射頻源可在約〇· 1MHz - 約200MHz的頻率範圍中運作。選擇性地，該第二射頻源亦可在約 〇·2ΜΗζ到約30MHz的頻率範圍中運作，或是該第二射頻源也可約 16 1280289 0.3MHz到約15MHz的頻率範圍中運作。該第二射頻源可 0. OWatts到約lOOOWatts的功率範圍中運作。選擇'性'地，兮 頻源亦可在約0. OWatts到約500Watts的功率範圍中運作^ -壓力控制系統可㉝合至處理室巾’而處理室 =力控制系统來控制。例如’處理室壓力可介於約〇. imT〇 約lOOTorr之間。 …-溫度控㈣統補合至基板支座上，而基板溫度便可_ 該溫度控制系統來控制。例如，基板溫度可介於約到約5 之間。溫度控織統可搞合至—處理錢，該處理室壁之溫 可透巧溫度控制系統來控制。例如處理室壁之溫度可介於約心 約500°C之間。此外，溫度控制系統可耦合至該喷淋板组件，· 淋板組件之溫度便可透過溫度控制系統來控制。例如喷淋板徂件 之溫度可介於約0°c到約500°c之間。 、、 在360中，一後處理電漿處理可在TERA沈積之後執行以修正 TERA層之表面。藉由利用含氧氣體來執行一後處理電漿處理' 可 以改善TERA表面上之電阻輪廓，並降低或去除光阻基墊部。選擇 性地，亦可使用含氫氣體。且，也可包含惰性氣體。 立在後處理電漿處理中，一TRF信號係利用第一射頻源而提供至 f部電極。例如，該第一射頻源可在約〇· 1MHz到約200MHz的頻率 範圍中，作。選擇性地，該第一射頻源亦可在約1MHz到約100MHz _ 的頻，範圍中運作，或是該第一射頻源也可在約现此到約⑼腿2的 頻率範圍中運作。該第一射頻源可在約〇· 的功率範圍中運作，或該第一射頻源可在約l.OWatts到約 5000Watts的功率範圍中運作。 ★、此外，一處理氣體可供應至處理室中。例如，該處理氣體之 流速可介於約O.Osccm到約lOOOOsccm的範圍之間。該處理氣體可 包έ至少含氧氣體及含氫氣體其中之一。一惰性氣體亦可包含於 其中:該含氧氣體可包含至少Μ)、Μ、〇2、C0、以及C〇2其中之一， 而含氫氣體可包含至少沁0以及H2其中之一，該惰性氣體可包含至 17 1280289 錢處獨料，該處魏舰及該惰性 十iif ΐ電聚處理中’不需要esc電壓。或者，脱電壓可從 =夾持電位降低至-較低的電位。例如，該較低電位可^伏 特。 拉理賴處理可包含—脫去夾頭的順序。例如，在上部沈 將之升降銷。或者，脫去夾頭可以發生在應用後 ^田5,或^後。選擇性地，可不需要脫去夾頭的順序。後 處理電水處理可花費長約2秒鐘至約18〇秒。
在電漿處理巾，處理麵力可維_定。此外，處理室壓力 可在後處理順序時加以變動。例如，處理室壓力可介於約〇· imT〇rr 到約lOOTorr之間變動。 程序300在370結束。 圖4顯不使用於依本發明一實施例沈積—TERA層於一基板上 之程序的-組處理。在第_步射，處理氣體被引人處理室，且 建立一操作壓力。例如，處理室壓力可建立在約8 T〇rr，第一步 驟所花費時間為60秒。處理氣體可包含一含矽先驅物、一含碳先 驅物以及-惰性氣體。例如，3MS以及He可分別在流速約謂
以及約60〇SCCm的情況下使用。在另一實施例中，可使用不同的壓 力以及不同的花費時間。 在第二步驟中，乃執行一穩定處理。例如，一或多種處理氣 體之流速可以變動，且一夾持電壓係應用至ESC。例如，He的流速 可降低至約300sccm。 在第三步驟中，可沈積TERA層之底層部。一第一射頻源可提 供一RF信號（TRF)至上部電極，而一第二射頻源可提供一RF信號 (BRF)至基板支座之一部分的底部電極。例如，該TRF頻率可在 約(UMHz到約200MHz的範圍，而TRF功率可在約lOWatts到約 lOOOOWatts的範圍。且，該BRF頻率可在約〇· 1MHz到約200MHz的範 圍，而BRF功率可在約O.lWatts到約l〇〇〇Watts的範圍。在所說明 18 1280289 的例子中（圖4)，該TRF頻率約為13· 56MHz;而TRF功率約為 700Watts;該BRF頻率約為2MHz;而BRF功率約為50Watts';而該Esc 電壓約為-200V。在另一實施例中，可使用不同的頻率]功準 以及夾持電壓。 在第四步驟中，可執行-準備處理。該TRF及BRF信號位階均 可改變，處理氣體亦可變動，而流速亦可修正。在所說明之例子 中（圖4)，TRF信號被關掉;BRF信號也關掉；而ESC電壓則維持不 變。且，含矽先驅物之流速已改變，而一含氧氣體供應至處理室 中。選擇性地，電漿可以關掉，而處理室中的壓力可介於約lmT〇rr 到約20T〇rr的範圍中，其中之處理氣體可包含一含矽先驅物、一 含碳先驅物、一含氧氣體以及一惰性氣體至少其中之一。或者， 電漿可隨著供應至處理室之惰性氣體而維持不變。選擇性地，介 於沈積底層以及沈積罩層之間的第四步驟可以去除以便該罩層的 沈積可在該底層沈積之後立即進行。在圖4之實施中，^、、六 速降到約75SCCm，而C〇2則以5〇Sccm之流速引入。 爪 j第五步驟中，可沈積TERA層之上層部。第一射頻源可提供一 職號（TRF)至上部電極，而-不同組合之處理氣體可提供至處 理室。例如，TRF頻率可在約〇· iMHz到約2〇_z的範圍，而TRF功 率可在約lOWatts到約lOOOOWatts的範圍。此外，處理氣體的組合 可包含一含矽先驅物、一含碳先驅物、一含氧氣體以及一惰性氣 體。在所說明之實施例（圖4)中，TRF頻率約為13 56冊2;而TRF 功率約為4G0WattS;ESC電壓約為—2_;含砍先驅物包含流速約為 75sccm之3MS ’含氧氣體包含流速約為训此⑽之⑺2，而惰性氣體則 ，含流速約為30〇SCCm之He。在另一實施例巾，可使用不同的頻 率、功率位準以及氣體。 在步驟六及七中，係執行清洗處理。例如，一或多種處理氣 體之流速可以改變；TRF信號可以變更;ESC電壓也可改變；且壓力 亦可修正。在所描述之實施例（圖4)中，TRF信號被關掉；含矽先 驅物3MS之流速設定為〇;該含氧氣體⑴2之流速亦被設定為〇;惰性 19 1280289 氣體He之流速則雄持不變；而ESC電壓則設定為〇。 在步驟八中，處理室被排空，而壓力則降低。例如，在此步 驟中，處理氣體不會供應至處理室中。 ^在步驟九中，處理室壓力可增大。例如，可將一或多種處理 氣體供應至處理室中，且處理室壓力維持在一預定的程度。在所 ，述之，施，（圖4)中，RF信號被關掉；含矽先驅物3胳之流速設 疋為0,〔亥§氧氣體C〇2之流速設定為約36sccm;惰性氣體He之流速 則設定為約600sccm;而處理室壓力則維持在約2 T〇rr。 在第十步驟中，可執行一後電漿處理程序。例如，TRF信號可 用來產生電漿。在所描述之實施例（圖4)中，TRF信號被打開；含 矽先驅物3MS之流速設定為〇;該含氧氣體c〇2之流速設定為約 36sccm;惰性氣體He之流速則設定為約60〇5(：(：111;而處理室壓力則 維持在約2 Torr。 ' 在步驟第Η中，乃執行一升降銷升高處理。例如，升降銷 可伸出而將基板自基板支座上升高。 在步驟十二中，乃執行一清洗處理。例如，TRF信號可以改變， 且處理室壓力亦可變更。在所描述之實施例（圖4)中，爾信號 被關掉；含石夕先驅物3MS之流速設定為〇;該含氧氣體c〇2之流速設定 為、力3 6seem，|>性氣體此之流速則設定為約即^^⑽丨而處理室壓 力則從約2 Torr降低下來。 在步驟十三中，處理室被排空且壓力亦降低下來。例如，在 此步驟中，並未供應處理氣體至處理室中。 上述例子說明了 TER A層可利用PEC VD程序來沈積一底層及一 上層。在一替代性程序中，亦可沈積一單一TERA層。 在此實施例中，TERA底層及上層係於一處理室中依序沈積。在 沈積底層及上層兩者之間的時間，電漿是關掉的。在另一實施例 ^在同—處理室巾依序沈積難層之底層及上層是不需將電漿 ϊ ί。在另—實施例中，職層之底層及上層可在不_處理室 中沈積。 20 1280289
Ph在本實關巾’贿理室係、轉在—介於底層及上層沈積之 力下。在另—實施例中，在各層沈積之間時 士上述例子係說_嶋之上部可以沈積，而TERA層之上可形 成一光阻相容表面以防止光阻基墊部的產生。 雖然前面僅詳細描述本發明之特定實施例，對於孰習本技菽 1，在不顯著悖離本發明之新穎性教導以及優點之情形下，對^ ϋ不範實施例之各種修改均屬可行。因此，所有 包含於本發明之範圍之内。 乎/ Q應 【圖式簡單說明】 PECVS示—簡略方姻，說明根據本發明之—實施例中之一 中，示流程圖，說明根據本發明之-實施例 中如何防止在一 TERA層上形成光阻基墊部； -含Π示’酬根據本發明之—實施例中，沈積 fn及—红部之麵層於—基板上的程序；以及 圖4顯不使用於依本發明一實施例沈積含 部之一 TERA層於一基板上之程序的一組處理 及乐一 元件符號說明： 處理空間 間隙 聚焦環 陶瓷蓋 處理室 處理室壁 塗布層 102 104 106 108 110 112 114 100 PECVD系統（電漿加強化學蒸氣沈積系統） 金ί田处μ 21 1280289 116 電極 117電極 118 閥 120 喷淋板組件 122 中心區域 123 第一處理氣體管線 124 邊緣區域 125 第二處理氣體管線 126 次區域 127 第三處理氣體管線 128 遮蔽環 130 基板支座 131 氣體供給系統 132 加熱元件 134 熱交換系統 135 基板 140 上部電極 142 溫度控制元件 144 第一匹配網路 146 射頻源 150 移動裝置 152 耦合組件 154 伸縮囊 156 靜電夾持系統電源 158 加熱元件電源 160 第二射頻源 162 第二匹配網路 175 遠端電漿系統 180 壓力控制系統 控制器 清洗糸統 光阻層 光阻特徵部 光阻基墊部 上部 底部 氧化層 層 特徵部 開口 23

Claims (1)

  1. 95. 4, zi 随圍修正本(無畫線) 的年4月21日修訂 ι· 一種沈積一材質於一基板的方法，包含： a)·將基板配置於具有一電漿源的一處理室内，且位於一 支座上； Λ 一b)·沈積一可調抗蝕刻防反射層（TERAJ|)於該基板上，其中將 一包含有先驅物之處理氣體提供至該處理室； ^ c) ·暴露該TERA層於一後處理電漿，其中於該TERA層上產生一朵 阻相容表面；以及 ^ d) ·形成複數個光阻特徵部於該tera層之該光阻相容表面上，其 中至少一個該光阻特徵部不含基墊部。 八 2·如申請專利範圍第丨項之沈積一材質於一基板的方法，其中， 更包含於該TERA層之該光阻相容表面上形成複數個光阻特徵部，其 中至少一個該光阻特徵部包含一界限分明之長方形輪廓。 3·如申清專利範圍第1項之沈積一材質於一基板的方法，其中該 暴露步驟包含利用含氧氣體以及含氫氣體至少其中之一來產生該後 處理電漿。 4·如申請專利範圍第3項之沈積一材質於一基板的方法，其中該 產出過程係使用以約〇· 〇sccm到約1 〇〇〇〇%0111之流速範圍流動的含氧 氣體，且該含氧氣體包含μ、N0、祕、〇2、C0、以及c〇2至少其中之 5·如申請專利範圍第3項之沈積一材質於一基板的方法，其中， 其中該產出過程係使用以約〇· Osccm到約lOOOOsccm之流速範圍流動 的含氫氣體，且其中該含氫氣體包含mO以及H2至少其中之一。 6·如申請專利範圍第3項之沈積一材質於一基板的方法，其中該 產出過程係使用以約〇· Osccm到約lOOOOsccm之流速範圍流動的惰性 氣體，且該惰性氣體包含Ar、He以及沁至少其中之一。 7·如申請專利範圍第1項之沈積一材質於一基板的方法，其中該 電漿源具有一射頻源，且該暴露步驟更包含： a)·在約0.1MHz到約200MHz間的頻率運作該射頻源； 24 1280289 b)·在約〇· lwatts到約200watts之間的功率範圍中運作該射頻 源。 8·如申請專利範圍第1項之沈積一材質於一基板的方法，其中， 該後處理電漿之使用壽命介於約2秒到約180秒之間。 9·如申請專利範圍第1項之沈積一材質於一基板的方法，其中該 沈積該TERA層之步驟更包含： 在一沈積時間内沈積該TERA層之底部，其中該底部包含一材 質，該材質在波長為248nm、193nm以及157nm至少其中之一測量時， 具有介於約1· 5至約2· 5之折射率（η)，而在波長為248nm、193nm以 及157nm至少其中之一測量時，該材質則具有介於約〇. 1〇至約〇· 9範 圍内之消光係數（k)。 1〇·如申請專利範圍第9項之沈積一材質於一基板的方法，其中 該底部之沈積速率可介於約l〇〇A/min至約10000A/min的範圍之間。 11·如申請專利範圍第9項之沈積一材質於一基板的方法，其中 該沈積時間可介於約5秒至約180秒的範圍中。 12·如申請專利範圍第9項之沈積一材質於一基板的方法，其中 該電漿源具有一射頻源，且該底部沈積之步驟更包含： a) ·在約0.1MHz到約200MHz間的頻率運作該射頻源；以及 b) ·在約10· Owatts到約l〇〇〇〇Watts之間的功率範圍中運作該射 頻源。 13·如申請專利範圍第12項之沈積一材質於一基板的方法，其中 一第二射頻源耦合至該基板支座，而該底部沈積之步驟更包含： a) ·在約0· 1MHz到約200MHz間的頻率運作該第二射頻源； b) ·在約0· Owatts到約500watts之間的功率範圍中運作該第二射 頻源。 U·如申請專利範圍第9項之沈積一材質於一基板的方法，其中 該底部之沈積步驟更包含： 提供處理氣體，其中該處理氣體包括含矽先驅物以及含碳先驅 物至少其中之一。 25 1280289 15·如申請專利範圍第14項之沈積一材質於一基板的方法，其中 該提供處理氣體的步驟包含將該含矽先驅物及/或該含碳先驅物以 約O.Osccm到約5000sccm之第一流速流動。 16·如申請專利範圍第14項之沈積一材質於一基板的方法，其中 該處理氣體包含石夕曱烧（SiH4)、tetraethylorthosilicate (TE0S)、 氯二曱基矽烷（IMS)、二氯二甲基矽烷（2MS)、三氯二甲基矽烷 (3MS)、四氯二曱基石夕烧（4MS)、octamethylcyclotetrasiloxane (0MCTS)以及tetramethylcyclotetrasilane (TMCTS)至少其中之 ——^ 〇 Π·如申請專利範圍第14項之沈積一材質於一基板的方法，其中 該處理氣體包含Cm、C2H4、C2H2、C6H6以及GHsOH至少其中之一。 18·如申請專利範圍第14項之沈積一材質於一基板的方法，其中 該處理氣體包括含有氬、氦以及氮至少其中之一之惰性氣體。 19·如申請專利範圍第9項之沈積一材質於一基板的方法，其中 該底部之沈積步驟更包含： 使用一壓力控制系統來控制處理室壓力，其中該處理室壓力係 於約O.lmTorr到約lOOTorr的範圍之間。 • 20·如申請專利範圍第19項之沈積一材質於一基板的方法，其中 該處理室壓力係介於約〇· lT〇rr到約20Torr的範圍之間。 21·如申請專利範圍第9項之沈積一材質於一基板的方法，其中 該底部之沈積步驟更包含： 提供一DC電壓至耦合於該基板支座之靜電夾頭（ESC)以便將該 基板夾持至該基板支座，其中該DC電壓的範圍在約—2〇〇〇v到+2000V 的範圍之間。 22.如申請專利範圍第i項之沈積一材質於一基板的方法，其中 該TERA層之沈積步驟更包含·· •在-沈積a夺間内沈積-TERA層之上部，其中該上部包含一材 貝，該材質在波長為248nm、193nm以及157nm至少盆中之一測量時， 具有介於約1. 5至約2· 5之折射率⑷，而在波長為24ζηηι、193簡以 26 1280289 及157nm至少其中之一測量時，該材質則具有介於約〇· 1〇至約〇 圍内之消光係數（k)。 23·如申請專利範圍第22項之沈積一材質於一基板的方法，其中 ， 該電漿源具有一射頻源，且該上部沈積之步驟更包含： a) ·在約1MHz到約100MHz間的頻率範圍運作該射頻源；及 、 b) ·在約10· Owatts到約2000watts之間的功率範圍中運作該射頻 源。 24.如申請專利範圍第22項之沈積一材質於一基板的方法，其中 該上部之沈積速率介於約ΙΟΑ/min至約5000A/min的範圍之間。。 25·如申請專利範圍第22項之沈積一材質於一基板的方法，其中 該沈積時間介於約5秒至約180秒的範圍中。 · 26·如申請專利範圍第22項之沈積一材質於一基板的方法，其中 該用於該上部之處理氣體包含一惰性氣體，以及含矽、碳及氧的先 驅物。。 27·如申請專利範圍第22項之沈積一材質於一基板的方法，其中 該上部用之處理氣體包含一含石夕先驅物、一含碳氣體、一含氧氣體 以及一惰性氣體。 28·如申請專利範圍第26項之沈積一材質於一基板的方法，其中 該先驅物係以約O.Osccm到約5000sccm之第一流速流動，而該惰性氣 體係以約0· Osccm到約lOOOOsccm之第二流速流動。 鲁 29·如申請專利範圍第26項之沈積一材質於一基板的方法，其中 該先驅物包含tetramethylcyclotetrasilane (TMCTS)、 tetraethylorthosilicate (TEOS) > dimethyldimethoxysi lane(DMDMOS)以及 octamethylcyclotetrasiloxane (OMCTS)至少其中之一。 、 30·如申請專利範圍第26項之沈積一材質於一基板的方法，其中 該惰性氣體包含氬、氛及氮至少其中之一。 31·如申請專利範圍第1項之沈積一材質於一基板的方法，其中 更包含控制該基板的溫度。 27 1280289 32·如申請專利範圍第31項之沈積一材質於一基板的方法，其中 該基板溫度介於約0°C到約500°C的範圍内。 33·如申請專利範圍第1項之沈積一材質於一基板的方法，其中 更包含控制該處理室之至少一處理室壁的溫度。 34·如申請專利範圍第33項之沈積一材質於一基板的方法，其中 該至少一處理室壁之溫度介於約〇°C到約500°c的範圍内。 35·如申請專利範圍第1項之沈積一材質於一基板的方法，其中 一喷淋板組件係搞合至該處理室，且該方法更包含控制該喷淋板組 件之溫度。 ' ' 36·如申請專利範圍第35項之沈積一材質於一基板的方法，其中 該喷淋板組件之溫度介於約〇°C到約500°C的範圍内。 、 37.如申請專利範圍第1項之沈積一材質於一基板的方法，其中 更包含在該後處理電漿產生時釋放對該基板的夾箝。 、 38·如申請專利範圍第1項之沈積一材質於一基板的方法，其中 更包含在該後處理電漿產生前釋放對該基板的夾箝。 、 39·如申請專利範圍第丨項之沈積一材質於一基板的方法，其中 更包含在該後處理電漿消失之後釋放對該基板的夾箝。 40·如申請專利範圍第1項之沈積一材質於一基板的方法，其中 更包含在該後處理電漿產生時升高該基板。 、 41·如申請專利範圍第1項之沈積一材質於一基板的方法，其中 更包含在該後處理電漿產生前升高該基板。 42·如申請專利範圍第1項之沈積一材質於一基板的方法，其中 更包含在該後處理電漿消失後升高該基板。 十一、囷式： 28
TW093133819A 2003-11-06 2004-11-05 Method of improving post-develop photoresist profile on a deposited dielectric film TWI280289B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/702,049 US7611758B2 (en) 2003-11-06 2003-11-06 Method of improving post-develop photoresist profile on a deposited dielectric film

Publications (2)

Publication Number Publication Date
TW200526808A TW200526808A (en) 2005-08-16
TWI280289B true TWI280289B (en) 2007-05-01

Family

ID=34551582

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093133819A TWI280289B (en) 2003-11-06 2004-11-05 Method of improving post-develop photoresist profile on a deposited dielectric film

Country Status (7)

Country Link
US (1) US7611758B2 (zh)
EP (1) EP1699946A2 (zh)
JP (1) JP2007515056A (zh)
KR (1) KR20060109429A (zh)
CN (1) CN1867695B (zh)
TW (1) TWI280289B (zh)
WO (1) WO2005047564A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI406337B (zh) * 2008-03-14 2013-08-21 Applied Materials Inc 用於半導體裝置之氧化的方法
TWI489521B (zh) * 2011-06-15 2015-06-21 Applied Materials Inc 用於執行多光阻層顯影與蝕刻製程的方法與設備

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050100682A1 (en) * 2003-11-06 2005-05-12 Tokyo Electron Limited Method for depositing materials on a substrate
US7077903B2 (en) * 2003-11-10 2006-07-18 International Business Machines Corporation Etch selectivity enhancement for tunable etch resistant anti-reflective layer
US7199046B2 (en) * 2003-11-14 2007-04-03 Tokyo Electron Ltd. Structure comprising tunable anti-reflective coating and method of forming thereof
US20050118541A1 (en) * 2003-11-28 2005-06-02 Applied Materials, Inc. Maintenance of photoresist adhesion and activity on the surface of dielectric ARCS for 90 nm feature sizes
US7497959B2 (en) 2004-05-11 2009-03-03 International Business Machines Corporation Methods and structures for protecting one area while processing another area on a chip
US20070031609A1 (en) * 2005-07-29 2007-02-08 Ajay Kumar Chemical vapor deposition chamber with dual frequency bias and method for manufacturing a photomask using the same
JP5293186B2 (ja) * 2006-11-10 2013-09-18 住友電気工業株式会社 Ｓｉ−Ｏ含有水素化炭素膜とそれを含む光学デバイスおよびそれらの製造方法
KR101387711B1 (ko) * 2007-04-10 2014-04-23 에프엔에스테크 주식회사 평판디스플레이 유리기판 에칭장치
US20090104541A1 (en) * 2007-10-23 2009-04-23 Eui Kyoon Kim Plasma surface treatment to prevent pattern collapse in immersion lithography
DE102008044987B4 (de) 2008-08-29 2019-08-14 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Verringerung von Partikeln in PECVD-Prozessen zum Abscheiden eines Materials mit kleiner Dielektrizitätskonstante unter Anwendung eines plasmaunterstützten Schritts nach der Abscheidung
US8741394B2 (en) * 2010-03-25 2014-06-03 Novellus Systems, Inc. In-situ deposition of film stacks
US8304262B2 (en) * 2011-02-17 2012-11-06 Lam Research Corporation Wiggling control for pseudo-hardmask
CN102446753A (zh) * 2011-09-29 2012-05-09 上海华力微电子有限公司 控制光阻所需介电抗反射薄膜反射率及消光系数的方法
CN103811311B (zh) * 2012-11-15 2016-10-26 上海华虹宏力半导体制造有限公司 用以改善线宽稳定性的SiON表面处理方法
JP7039865B2 (ja) * 2017-05-26 2022-03-23 大日本印刷株式会社 パターン形成方法、凹凸構造体の製造方法、レプリカモールドの製造方法、レジストパターン改質装置及びパターン形成システム
TWI830751B (zh) 2018-07-19 2024-02-01 美商應用材料股份有限公司 低溫高品質的介電膜及其形成方法
CN109256330A (zh) * 2018-09-06 2019-01-22 德淮半导体有限公司 一种光刻方法
JP7208873B2 (ja) * 2019-08-08 2023-01-19 東京エレクトロン株式会社 シャワープレート、下部誘電体、及びプラズマ処理装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4951601A (en) * 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
JPH09511622A (ja) * 1994-11-07 1997-11-18 マクロニクス インターナショナル カンパニー リミテッド 集積回路表面保護方法および構造
US5776834A (en) * 1995-06-07 1998-07-07 Advanced Micro Devices, Inc. Bias plasma deposition for selective low dielectric insulation
JP3886153B2 (ja) * 1996-03-19 2007-02-28 ユニバーシティー オブ ユタ リサーチ ファンデーション レンズおよび連結可能なフローセル
US6074488A (en) * 1997-09-16 2000-06-13 Applied Materials, Inc Plasma chamber support having an electrically coupled collar ring
JPH11174684A (ja) * 1997-12-16 1999-07-02 Toshiba Corp パターン形成方法
US6287959B1 (en) 1998-04-23 2001-09-11 Advanced Micro Devices, Inc. Deep submicron metallization using deep UV photoresist
US6316167B1 (en) * 2000-01-10 2001-11-13 International Business Machines Corporation Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof
US6380611B1 (en) 1998-09-03 2002-04-30 Micron Technology, Inc. Treatment for film surface to reduce photo footing
US6238160B1 (en) * 1998-12-02 2001-05-29 Taiwan Semiconductor Manufacturing Company, Ltd' Method for transporting and electrostatically chucking a semiconductor wafer or the like
US6869750B2 (en) * 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
TW574622B (en) * 2000-05-05 2004-02-01 Ibm Copolymer photoresist with improved etch resistance
US6251560B1 (en) * 2000-05-05 2001-06-26 International Business Machines Corporation Photoresist compositions with cyclic olefin polymers having lactone moiety
US6410462B1 (en) * 2000-05-12 2002-06-25 Sharp Laboratories Of America, Inc. Method of making low-K carbon doped silicon oxide
US6936533B2 (en) 2000-12-08 2005-08-30 Samsung Electronics, Co., Ltd. Method of fabricating semiconductor devices having low dielectric interlayer insulation layer
DE10062660B4 (de) 2000-12-15 2010-05-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Siliciumoxynitrid-ARC-Schicht über einer Halbleiterstruktur
US6624091B2 (en) * 2001-05-07 2003-09-23 Applied Materials, Inc. Methods of forming gap fill and layers formed thereby
US6486082B1 (en) * 2001-06-18 2002-11-26 Applied Materials, Inc. CVD plasma assisted lower dielectric constant sicoh film
US7183201B2 (en) * 2001-07-23 2007-02-27 Applied Materials, Inc. Selective etching of organosilicate films over silicon oxide stop etch layers
US6962732B2 (en) * 2001-08-23 2005-11-08 Applied Materials, Inc. Process for controlling thin film uniformity and products produced thereby
JP2003209046A (ja) * 2002-01-16 2003-07-25 Mitsubishi Electric Corp レジストパターン形成方法および半導体装置の製造方法
US6812043B2 (en) 2002-04-25 2004-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a carbon doped oxide low-k insulating layer
DE10240176A1 (de) * 2002-08-30 2004-04-29 Advanced Micro Devices, Inc., Sunnyvale Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik
EP1408140A1 (en) * 2002-10-11 2004-04-14 STMicroelectronics S.r.l. A high-density plasma process for depositing a layer of Silicon Nitride
JP2004153037A (ja) * 2002-10-31 2004-05-27 Renesas Technology Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI406337B (zh) * 2008-03-14 2013-08-21 Applied Materials Inc 用於半導體裝置之氧化的方法
TWI489521B (zh) * 2011-06-15 2015-06-21 Applied Materials Inc 用於執行多光阻層顯影與蝕刻製程的方法與設備

Also Published As

Publication number Publication date
US20050100683A1 (en) 2005-05-12
EP1699946A2 (en) 2006-09-13
JP2007515056A (ja) 2007-06-07
TW200526808A (en) 2005-08-16
CN1867695B (zh) 2010-06-16
CN1867695A (zh) 2006-11-22
WO2005047564A2 (en) 2005-05-26
WO2005047564A3 (en) 2005-09-15
US7611758B2 (en) 2009-11-03
KR20060109429A (ko) 2006-10-20

Similar Documents

Publication Publication Date Title
TWI280289B (en) Method of improving post-develop photoresist profile on a deposited dielectric film
TWI251870B (en) Method for depositing materials on a substrate
TWI278018B (en) Processing system and method for chemically treating a TERA layer
KR101794810B1 (ko) Bdeas로 증착된 실리콘 이산화물 층
TWI512136B (zh) 伴隨持續的電漿之ｐｅｃｖｄ多重步驟處理方法
US6855484B2 (en) Method of depositing low dielectric constant silicon carbide layers
TW478098B (en) Barrier layer deposition using HDP-CVD
TW413885B (en) Methods for forming self-planarized dielectric layer for shallow trench isolation
TW580752B (en) Method of depositing a nitrogen-doped FSG layer
TW567235B (en) CVD deposition method to improve adhesion of F-containing dielectric metal lines for VLSI application
TW200535277A (en) Method of improving the wafer to wafer uniformity and defectivity of a deposited dielectric film
JP2008511987A (ja) ソフトデチャックシーケンス
TW201140689A (en) Etching method, etching apparatus, and ring member
US20070072422A1 (en) Hydrogen treatment to improve photoresist adhesion and rework consistency
TW200807558A (en) A novel deposition-plasma cure cycle process to enhance film quality of silicon dioxide
TWI417960B (zh) 利用ｃｏ／ｃｏ基處理以灰化基板之低損害方法
JP4903567B2 (ja) 調整可能な光学的性質およびエッチング特性を有する材料を堆積させる方法と装置。
TW200945415A (en) Process sequence for formation of patterned hard mask film (RFP) without need for photoresist or dry etch
KR20180038977A (ko) 성막 방법
TWI249586B (en) Fluoro-organosilicate layer
US20020142104A1 (en) Plasma treatment of organosilicate layers
JP2023545036A (ja) Ｕｖ硬化低誘電率誘電体膜を形成するためのシステム及び方法
TW201232660A (en) Methods of processing low k dielectric films
JP2002057157A (ja) 銅ダマシン集積回路用ｈｄｐ−ｆｓｇ処理

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees