TWI278114B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI278114B
TWI278114B TW094124458A TW94124458A TWI278114B TW I278114 B TWI278114 B TW I278114B TW 094124458 A TW094124458 A TW 094124458A TW 94124458 A TW94124458 A TW 94124458A TW I278114 B TWI278114 B TW I278114B
Authority
TW
Taiwan
Prior art keywords
source
electrode
trench
gate
source electrode
Prior art date
Application number
TW094124458A
Other languages
English (en)
Other versions
TW200618286A (en
Inventor
Masamichi Yanagida
Tadao Mandai
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Publication of TW200618286A publication Critical patent/TW200618286A/zh
Application granted granted Critical
Publication of TWI278114B publication Critical patent/TWI278114B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1278114 九、發明說明： 【發明所屬之技術領域】 本發明係關於半導體裝置，尤其是關於一種可實現能 進行雙向之電流路徑切換的切換元件（swi tching element) 之小型化及低導通（ON)電阻化的半導體裝置。 【先前技術】 切換元件並不只是用來進行導通（ON)/關斷（OFF)的切 換，如例如二次電池之保護電路所採用的切換元件般，用 _來切換電流路徑之方向（電流流動的方向）的切換元伴也正 在開發當中。 第5圖是可切換雙向之電流路徑的切換元件之一例。 第5圖（A)是切換元件的電路圖。雙向切換元件30係 將第1M0SFET31及第2M0SFET32串聯連接。而且係在各自 的閘極端子Gl、G2分別施加閘極訊號而控制兩個M0SFET。 並依施加於第1源極端子S1、第2源極端子S2的電位差 #切換電流路徑。 第1M0SFET31及第2M0SFET32分別具有寄生二極體。 例如，藉由控制訊號使第1M0SFET31關斷（OFF)，使第2 MOSFET32導通（ON)。接下來，使第1源極端子S1比第2 源極端子S2形成高電位，藉此由第1M0SFET31的寄生二極 體及第2M0SFET32形成a方向的電流路徑。 而且，這種切換元件一般係使兩個M0SFET在一個晶片 上積體化等而實現。 第5圖（B)是上述半導體裝置30之一例的俯視圖。 5 317254 1278114 半導體裝置30係使第1M0SFET31、第2M0SFET32於單 晶片積體化者。第1M〇SFET31具有與各電晶體連接的第j 源極電極35及第丨閘極焊墊電極犯。又，第2m〇sfet32 也具有與各電晶體連接的第2源極電極36及第2閘極焊墊 電極34。 陶個MOSFET的基板（汲極區域）是共通的。第j _ΕΤ3卜第露FET32係相對於晶片財心線χ_χ例如 =置成線對無狀態’第丨閘極焊墊電極Μ、第2閘極焊塾 電極34係獨立而配置在晶片的角落部分。 第5圖（C)、（D)是上述MOSFET3〇的安裝例示圖，第$ 圖⑹是俯視圖、第5圖⑼是第5圖⑹的c_c線剖視圖。 4如圖所示’晶片30係藉由與導線架（lead frarae)37 目對=的倒裳W(fllpchlp)方式來安袋第丨源極電極 2源極電極％及第1閘極谭墊電極33、第2閘極 焊墊電極34。 36及^ 分別連接於第1源極電極犯、第2源極電極 :極烊塾電極33、第2閉極焊墊電極％的銲錫 ^ 39 0在晶片表面。接下來’經由銲錫凸塊⑽電性 導線架…贿ΕΤ3〇及導線架37係由樹脂層38 寻所復盍’亚且使源極端子跡3 _導出至外部（參照例如專利文獻卜）。3如、 [專利文獻1]日本特開2()()2_1 18258號 【發明内容】 [發明所欲解決之課題] ^179S4 6 1278114 第6圖是第5圖（B)的MOSFET30的b-b線剖視圖。各 M0SFET31、32係在例如n+型半導體基板131上設置作為汲 極區域的η-型半導體層132，並且具有設在其表面的p型 通道層133。在通道層133設有溝渠134，在溝渠134内隔 著閘極氧化膜135埋設有閘極136。與溝渠134相鄰而配 置η+型的源極區域137,在源極區域137間則設有ρ+型的 主體區域138。在由相鄰的溝渠134所包圍的區域形成有 MOS電晶體。 > 第1M0SFET31及第2M0SFET32係設在同一基板131 上，亦即汲極區域132是共通的。另一方面，第1以〇3?£丁31 的源極區域137係連接於覆蓋第1M0SFET31上的第1源極 電極35，第1M0SFET31的閘極電極136係延伸至晶片外， 而連接於第1閘極焊墊電極33。同樣地，第2M0SFET32的 源極區域137係連接於覆蓋第2M0SFET32上的第2源極電 極36，第2M0SFET32的閘極電極136係延伸至晶片外，而 g接於第2閘極焊墊電極34(參照第5圖（Β))。 藉由施加於例如閘極電極136(閘極端子）的控制訊 號，來使例如第1M0SFET31關斷（OFF)，使第2M0SFET32 導通（ON)。此時，藉由使第1源極電極35的電位比第2 源極電極3 6的電位高，可如圖面的箭頭所示形成電流路 徑。使第 1M0SFET31 導通（ON)，使第 2M0SFET32 關斷（OFF) 而使第1源極電極35的電位比第2源極電極36的電位低 時，會形成相反的電流路徑。 但是，電流會通過汲極區域132及基板131而從一方 7 1278114 的MOSFET流到另-方的M〇sm。也就是說，電流路經的 距離會變長，以致汲極區域中的電阻會變高。如第5圖 (C)、（D)所示，倒裴晶片安裝比引線接合（wire以时）^ ^ 的安裝更可降低與外部端子的連接電阻。所謂引線接合二 式係將晶片背面固接於導線架，並藉由接合引線 極及閉極焊塾電極、以及形成外部端子的導線架。铁而原 倒裝晶月安裝會影響基板中的電阻，因此有無法促進 ’體裝置之導通（ON)電阻降低的問題。 而且’如果是引線接合方式，雖然固接於沒極側的框 j有助於降低電阻，但是電流仍然會在基板流動，電流路 徑長’因此低導通（0N)電阻化也有其限度。 [用以解決課題之手段] "士發明係#於上料題而研創者，第^藉由以 術内谷來解決，係具備：作為沒極區域的半導體基板以 及設在前述沒極區域，並且由施加於一個閘極端子的" t虎:斤曰控制的複數個M 〇 s電晶體，其中，相鄰的兩個前述 $晶體係連接於分別施加有不同電位的兩個源極端 子。 、，並且，將前述複數個M0S電晶體積體化於一個晶片， 亚且將前述閘極端子及源極端子導出至外部。 =係藉由以下技術内容來解決’係具有：設在作為 域之一導電型半導體層上的逆導電型的通道声.貫 前述_區域的溝渠；設“述 /木壁的絕埋設在前述溝渠㈣閘極電極；以及 317254 8 1278114 設在與前述溝渠相鄰的前述通道層表面的一導電型源極區 域，並且在相鄰的前述溝渠所包圍的區域形成有複數個 MOS電晶體的半導體裝置，前述MOS電晶體係由：連接於 第1源極電極的第1M0S電晶體；以及與該第1M0S電晶體 相鄰，並且連接於第2源極電極的第2M0S電晶體所構成， 而且對於前述第1源極電極及第2源極電極分別施加不同 的電位。 並且，前述第1M0S電晶體及前述第2M0S電晶體係交 ®替配置在一個晶片上。 並且，具有與前述閘極電極連接的一個閘極焊墊電極。 並且，沿著前述溝渠的侧壁及底部形成電流路徑。 [發明之效果] 根據本發明，由於係使施加有不同源極電位的兩個 MOS電晶體於一個晶片上積體化，因此電流不會通過基 板，而可沿著溝渠的側壁及底部流動。因此，例如以倒裝 #片方式安裝的情況下也可抑制汲極區域中之電阻的增 大。而且，在引線接合方式的情況下也可縮小第1M0SFET 與第2M0SFET間的電流路徑，因此可降低裝置的導通（ON) 電阻。 而且，第1閘極焊墊電極只要共通設置一個即可。亦 即，與在一個晶片使兩個M0SFET積體化之所謂雙極型 M0SFET不同，可使一個閘極焊墊電極份的單元密度提升。 因此，即便如此也可降低裝置的導通（ON)電阻。 再者，半導體裝置的外部端子為3個端子，因而可削 9 ^17754 1278114 減外部端子數。 【貫施方式】 …、麥照第1圖至第4圖，以n通道型M〇SFET為例來 說明本發明之實施形態。 、田 第1圖係表示本實施形態之半導體裝置2〇的電路概要 昝本貫施形態的半導體裝置20係在作為汲極區域的半 體基板配置有複數個M0S電晶體21、22的肋丁。 =SFET20係連接於一個閘極端子6，並且由施加於閉 子G的控制訊號所控制。 .Μ山0S電晶體2卜22係在一個晶片上積體化，導出至外 是一個閘極端子、第1源極端子S卜第2源極端 遠Γ，。Γ且_，複數個職電晶體21、22的汲極係共通地 、’不會作為汲極端子而導出至外部。 對於第1源極端子51及第2源極料S2係施加不同 t Γ。複數個咖電晶體當中，連接於第1源極端子S1 電…货：电曰曰肢21 ’連接於第2源極端子S2的 甩日日肢為第2M0S電晶體22。 極传電晶體21及第簡s電晶體22的各個閘極電 極係連接於一個閘極滅 电 控制訊號，來同日士減t “ 加於閑極端子6的 υ不同抖切換導通（0Ν)/關斷（0FF)。 電曰：：，二由控制訊號’使第娜電 的：2同％導通⑽)。而且，例如在第！源極端子S1 原極多而子S2南的情況下，電流會朝箭頭a ]〇 1278114 方向抓動。另一方面’電位關係為相反的情況下，電流會 朝箭頭b方向流動。 曰 ^本貫施形態的第1M0S電晶體21及第2M0S電晶體22 係在同一基板上相鄰並且交互配置。 “蒼照第2圖加以更詳細地說明。第2圖⑴係本實施米 悲之MOSFET20的俯視圖，第2圖⑻係第2圖⑴的 線剖視圖。此外，第2圖⑴中省略了構成源極的金屬層。 丨MOSFET20係在n +型的半導體基板i上設置由n_ 導體層所構成的沒極區域2，並且在其上方設置p型通道 層3。设置從通道層3到汲極區域2的溝渠4，並且以間極 乳化膜5覆蓋溝渠4的内^接下來，在溝渠&内埋設多 晶矽等導電材料，並設置閘極電極6。 在與溝渠4相鄰的通道層3表面形成有n +型源極區域 ，在相鄰的兩個源極區域7間的通道層3表面配置有p+
』曰二^域8。精此’在由溝渠4所包圍的區域配置第1M0S 及第霞電晶體22。在第2圖⑴中係以四方 形顯不各電晶體。 久閘極電極6上係由層間絕緣膜9所覆蓋，並且使 各廳％晶體的源極區域7及主體區域8露出。而且，在 第刪電晶體21的源極區域了及主體區 7及主，區域8會有第2源極電極12與其接觸。 第1源極電極η係連接於第】源極端子si 源 極12係連接於第2源極 。 ^ ’、 J以耵方、乐1源極端子S1及 Ί1ΊΊ^Λ 1278114 第2源極端子S2分別施加不同的源極電位。 第2圖（A)中，景々線的區域是第iMOS電晶體21，空白 的區域是第娜電晶體22。如上所述，本實施形態的第 1M0S電晶體及第2M〇s電晶體係相鄰而交互配置。 …第1M0S電晶體21及第薦電晶體。的問極電極6 係被技出至晶片的周邊部，並且經由閘極連結電極Μ而連 接於閉極焊墊電極25。亦即，施加於一個間極端子G的控 齡制訊號是經由閘極焊墊電極而施加於各閘極電極6。 〃閘極焊塾電極25係如圖所示為―個，並藉由控制訊號 使第1M0S電晶體21及第2M〇s電晶體22同時導通（⑽）、 關斷（OFF)。兩個電晶體為導通⑽）的狀態下，在沿著所有 溝渠4的通道層3形成有通道區域（未圖示）。 本實施形態係在相鄰的第1M0S電晶體21及第2M〇s 電:¾體施加不同的源極電位。因此，在電晶體導通⑽時， 如箭頭所示，會沿著溝渠4的側壁及底部形成有電流路 #， 電流會在相鄰的M0S電晶體間流動。 例如，在第】源極端子S1的電位比第2源極端子82 高的情況下，會形成從第臟電晶體21朝向相鄰的第 2M0S電晶體22的電流路徑（箭頭符號）。另一方面，電位 關係為相反的情況下，會形成從第2_電晶體22朝向相 鄰的第1M0S電晶體21之箭頭符號的反向電流路徑。 因此，並非使電流在n +型半導體基板i迂迴，而是在 第1M0S電晶體21及第2M0S電晶體22間流動。形成在溝 朱4周圍的電流路徑的距離為例如5 以下。亦即，雖然 ^179^4 12 1278114 _的基板1作為電 雜質濃度較高，但比起將數十至數百 流路徑更可降低電阻。 而且，係藉由將接合引線熱接於源極電才⑼、第 2源極電極12及閘極㈣電極25而與導線架等連接的引 f接合方式、歧第5圖⑹⑻所示的龍W方式等已 知的方法來安裝。 x衣的信況下，也可大幅 降低汲極區域中的電阻，且有助 匕 頁助於裝置之導通(ON)電阻降 低。 \ 而且，閘極焊墊電極25只要一個即可，因此可使習知 (第^圖⑻）所需㈣極焊塾電極的佔有面積形成1/2。因 此，右是相同的晶片尺寸，則可使單元密度提升，故藉此 也可降低裝置的導通（0N)電阻。 第3圖係用來說明本實施形態之第i源極n及第2 源極12的概要的俯視圖。帛3圖巾，以四方形表示的區域 參各源極’並且以影線表示第】源極以空白表示第2 源極12。此外，第3圖⑴及第3圖⑻係在基板表面中將 溝渠4圖案化形成格子狀的情況。 雕如第3圖（A)所示’第！源極u係配置在第1M〇s電晶 體2丨上，第2源極12係配置在第2M〇s電晶體22上。而 且，這些是相鄰並且交互配置。又，第丨源極u與第2 源極12為彼此絕緣。而且係相對於兩個M0S電晶體配置— 個閘極焊墊電極25。 第3圖（B)係表示設在第丨源極電極u及第2源極電 1278114 極12上的第2層的源極電極。 要設置引線接合或凸塊電極等與外部端子的連接手# 時係如圖面所示，設置第2層的源極電極。第2層的第又 源極電極13係如圖面所示，例如以板狀設置一個曰，並且疒 由絕緣膜（未圖示）覆蓋第i層的複數個第！源極電:二經 及第2源極電極12而設置。而且，經由設在絕緣二的接觸 孔（未圖示）與第i層的第！源極電極n接觸。 同樣地，第2層的第2源極電極14係以板狀嗖置一 個’並且經由絕緣膜（未圖示）覆蓋第i層的複數個又第 極電極11及第2源極電極12而設置，而且經由設在Μ 艇的接觸孔（未圖示）與第i層的第2源極電極12接觸。 士第3圖（C)係將溝渠4在基板表面中圖案化形成條紋狀 4之第1層的源極電極的概要圖。藉由相鄰的溝早4，第 1M0S電晶體21及第·s電晶體㈡會形成條紋狀的單元。 亦即，分別連接於第1M0S電晶體 电日日版及第2M0S電晶體22 ，弟1源極電極11及第2源極雷 吸 私極12係如圖面所示以條 、、文狀父互配置。此外，第2 ® Λ 曰的源極電極與第3圖（Β)相同。 如此，根據本實施形態的Μοςρρ Pe Aib ^ w w MUWET20，可實現藉由一個 閘極端子使兩個MOS電晶體叙从 ^ ^, 电日日版動作，並且切換雙向之電流路 虹的切換元件。以下，針對今 ^ y 丁丁 4動作，以將上述MOSFET20 知用於保護電路的情況為例加以說明。 第4圖係表示二次電池夕 之保痩電路之一例的電路圖。 保護電路52係與二次雷π u 1 身盔 ’ 51串聯連接，並且具有本 身為切換兀件的MOSFET20及# ^ + 次&制電路54。並且以MOSFET20 】4 1278114 的第1源極端子S1側為正端子（+ )，以第2源極端子S2 側為負端子（-），並且在這些之間連接負載或交流電轉接器 (AC adaptor)等的電源。 MOSFET20係與二次電池51串聯連接，並且阻止二次 電池51的過充電及過放電。亦即，在M0SFET20會形成雙 向的電流路徑。 控制電路54具有將控制訊號施加於MOSFET20之閘極 端子G的一個充放電控制端子5 9。 B 控制電路54在進行充放電動作的情況下係將M0SFET 20切換成導通（ON)狀態，使電流朝二次電池51的充電方 向及二次電池51的放電方向流動。 而且，例如在過充電狀態下會判定為在正端子、負端 子間連接有交流電轉接器等之電源的狀態。並且使M0SFET 20關斷（OFF)而遮斷電流路徑。 再者，在過放電狀態下會判定為在正端子、負端子間 0接有負載的狀態。並且使MOSFET20關斷（OFF)而遮斷電 流路徑。 這種過充電及過放電狀態可藉由控制電路54，例如藉 由判定負端子的電位來控制。 亦即，在正常的放電時係在正端子及負端子連接有負 載，並且進行放電（例如行動終端機之操作等）直到預定的 電壓。 而且，在此狀態下形成過放電時，必須遮斷電流路徑。 在此情況下’例如’電池51的電位為1V ’電池的負極電 317254 1278114 位為ον。 控制電路54進行判定負端子的電位，若為正電位，則 在過放電狀態會判斷為連接有負載的狀態。接下來，控制 電路54會使MOSFET20形成關斷（OFF)狀態。 另一方面，由此狀態（過放電狀態）進行充電的情況 下，只要將交流電轉接器等的電源連接於正端子及負端子 間，並且使電流朝充電方向流動即可。在此情況下，例如 正端子的電位為3V，負端子的電位會變成-IV。 > 控制電路54進行判定負端子的電位，若為負電位，則 在過放電狀態下會判斷為連接有交流電轉接器的狀態。接 下來，控制電路54會使MOSFET20形成導通（ON)狀態。藉 此，電流就會如箭頭所示朝充電方向流動。 在正常的充電時係在正端子、負端子連接交流電轉接 器等的電源，而且會朝箭頭的方向供應充電電流，並進行 二次電池的充電。 _ 而且，在此狀態下形成過充電時，必須遮斷電流路徑。 在此情況下，例如正端子為4 V，負端子為-1V。 控制電路54進行判定負端子的電位，若為負電位，則 在過充電狀態下會判斷為連接有交流電轉接器的狀態。接 下來，控制電路54會使MOSFET20形成關斷（OFF)狀態。 另一方面，由此狀態（過充電狀態）進行放電的情況 下，只要將負載連接於兩端子，並且使電流朝放電方向流 動即可。在此情況下，例如正端子為4 V，負端子會變成1V。 控制電路54進行判定負端子的電位，若為正電位，則 317254 1278114 載。接下來，控制電路 態。藉此，電流就會朝 在過充電狀態下會判斷為連接有負 54會使MOSFET20形成導通（_)狀 箭頭的放電方向流動。 以上，本實施形態係以 明，但即使是使導電型相反 實施。 η通道型的MOSFET為例加以說 的Ρ通道型MOSFET也同樣可以 【圖式簡單說明】
圖係用來說明本發明之半導體裝置的電路概要 來說明本發明之何體裝置的⑷俯視 視圖 第3圖（A)至⑹係用來說明本發明之半導體裝置的俯 置之一例的電路圖。 體裝置的（A)電路圖、（β) 弟4圖係本發明之半導體裝 第5圖係用來說明習知半導 •視圖、（C)俯視圖、（D)剖視圖 第6圖係用來說明習知半導體裝置的剖視s 【主要元件符號說明】 1 n +型半導體基板 3 通道層 5 閘極氧化膜 7 源極區域 9 層間絕緣膜 12 弟2源極電極 2 汲極區域 4 溝渠 6 閘極電極 8 主體區域 11 第1源極電極 1278114 13 第2層的第1源極電極 14 第2層的第2源極電極 20 M0SFET 21 22 第2M0S電晶體 24 25 閘極焊墊電極 30 31 第 1M0SFET 32 33 第1閘極焊墊電極 34 35 弟1源極電極 36 37 外部端子 37sl 37gl 、37g2閘極端子 38 39 焊錫凸塊 51 52 保護電路 54 59 控制端子 131 132 〉及極區域 133 134 溝渠 135 •36 閘極電極 137 138 主體區域 139 第1M0S電晶體 閘極連結電極 切換元件
第 2M0SFET 弟2閘極焊塾電極 第2源極電極 37s2源極端子 樹脂層 電池 控制電路 n+型半導體基板 通道層 閘極氧化膜 源極區域 層間絕緣膜 317254 】8

Claims (1)

1278114 十、申請專利範圍： 1 · 一種半導體裝置，其特徵為具備： 作為汲極區域的半導體基板；以及 設在前述汲極區域，並且由施加於一個閘極端子的 控制訊號所控制的複數個MOS電晶體， 其中，相鄰的兩個前述MOS電晶體係連接於分別施 加有不同電位的兩個源極端子。 鲁2·如中請專利範圍第之半導體裝置，其中，將前述複 數個MOS電晶體積體化於一個晶片，並且將前述閉極ς 子及源極端子導出至外部。 .種半導體裝置，係具有：設在作為沒極區域之一導電 型半導體層上的逆導電型的通道層；貫穿前述通道層电 亚且到達前述沒極區域的溝渠；設在前述溝渠内壁的曰絕 緣膜’埋设在前述溝渠内的閘極電極；以及設在盘前述 溝渠相鄰的前述通道層表面的一導電型源極區域，並且 • ^目鄰的前述溝渠所包圍的區域形成有複數個職電 其特徵為：前述M0S電晶體係由：連接於第ι源極 極的第1_電晶體；以及與該第娜電晶體相鄰， 曰^接於第2源極電極的第職電晶體所構成，而 ;:於前述第1源極電極及第2源極電極分別施加不同 的電位。 J 4.如申請專利範圍第3項之半導體農置，其中，前述第 1廳電晶體及前述第聰電晶體係交替配置在-個晶 317254 19 1278114 片上。 5. 如申請專利範圍第3項之半導體裝置，其中，具有與前 述閘極電極連接的一個閘極焊墊電極。 6. 如申請專利範圍第3項之半導體裝置，其中，沿著前述 溝渠的側壁及底部形成電流路徑。 20 317254
TW094124458A 2004-11-17 2005-07-20 Semiconductor device TWI278114B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004333225A JP2006147700A (ja) 2004-11-17 2004-11-17 半導体装置

Publications (2)

Publication Number Publication Date
TW200618286A TW200618286A (en) 2006-06-01
TWI278114B true TWI278114B (en) 2007-04-01

Family

ID=35880956

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094124458A TWI278114B (en) 2004-11-17 2005-07-20 Semiconductor device

Country Status (6)

Country Link
US (1) US20060118866A1 (zh)
EP (1) EP1659635A3 (zh)
JP (1) JP2006147700A (zh)
KR (1) KR100643831B1 (zh)
CN (1) CN1776911A (zh)
TW (1) TWI278114B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI427766B (zh) * 2008-04-22 2014-02-21

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5261636B2 (ja) 2006-10-27 2013-08-14 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
US8269263B2 (en) * 2008-05-12 2012-09-18 Vishay-Siliconix High current density power field effect transistor
JP5532631B2 (ja) * 2009-03-02 2014-06-25 株式会社リコー 半導体装置、半導体装置の制御方法及び二次電池の保護回路
JP2012079992A (ja) * 2010-10-05 2012-04-19 Elpida Memory Inc 半導体装置
JP5742672B2 (ja) * 2011-11-02 2015-07-01 株式会社デンソー 半導体装置
JP5990401B2 (ja) * 2012-05-29 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9299818B2 (en) * 2012-05-29 2016-03-29 Mitsubishi Electric Corporation Insulating gate-type bipolar transistor
KR102259185B1 (ko) * 2016-08-02 2021-06-01 누보톤 테크놀로지 재팬 가부시키가이샤 반도체 장치, 반도체 모듈, 및 반도체 패키지 장치
US10692863B2 (en) 2016-09-30 2020-06-23 Rohm Co., Ltd. Semiconductor device and semiconductor package
JP6941502B2 (ja) * 2016-09-30 2021-09-29 ローム株式会社 半導体装置および半導体パッケージ
DE102016122963B4 (de) * 2016-11-29 2021-06-24 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem bidirektionalen Schalter
JP2019057534A (ja) * 2017-09-19 2019-04-11 株式会社東芝 半導体装置及び制御システム
JP2019067796A (ja) 2017-09-28 2019-04-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN112368845A (zh) * 2018-06-19 2021-02-12 新唐科技日本株式会社 半导体装置
TWI761740B (zh) * 2018-12-19 2022-04-21 日商新唐科技日本股份有限公司 半導體裝置
CN109698195B (zh) * 2018-12-28 2021-03-02 江南大学 一种小回滞双向瞬态电压抑制器及其应用
CN110824326A (zh) * 2019-11-15 2020-02-21 南京宏泰半导体科技有限公司 一种mosfet的测试方法
CN113690956A (zh) * 2021-07-09 2021-11-23 东莞新能安科技有限公司 一种开关电路、电池管理系统及电池包
JP7233629B1 (ja) * 2021-10-15 2023-03-06 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152714A (en) * 1978-01-16 1979-05-01 Honeywell Inc. Semiconductor apparatus
US4546367A (en) * 1982-06-21 1985-10-08 Eaton Corporation Lateral bidirectional notch FET with extended gate insulator
JPH0612873B2 (ja) * 1985-05-31 1994-02-16 株式会社日立製作所 両極性リニアスイツチ
US6603173B1 (en) * 1991-07-26 2003-08-05 Denso Corporation Vertical type MOSFET
US5665996A (en) * 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
US5689209A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Low-side bidirectional battery disconnect switch
US5576612A (en) * 1995-01-23 1996-11-19 Motorola, Inc. Ultrafast rechargeable battery pack and method of charging same
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
US6133587A (en) * 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
DE19611045C1 (de) * 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US7049668B1 (en) * 1998-08-25 2006-05-23 Alpha And Omega Semiconductor, Ltd. Gate contacting scheme of a trench MOSFET structure
EP1079525B1 (fr) * 1999-08-20 2008-09-10 EM Microelectronic-Marin SA Système de commande d'un interrupteur bidirectionnel à deux transistors
KR100721139B1 (ko) * 2000-02-10 2007-05-25 인터내쇼널 렉티파이어 코포레이션 단일면 상에 돌출 접촉부를 갖는 수직 전도성의 플립칩디바이스
JP2002118258A (ja) 2000-10-10 2002-04-19 Sanyo Electric Co Ltd Ｍｏｓｆｅｔおよびそれを用いた保護回路装置
JP2002217416A (ja) * 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
JP2003101025A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置
JP4961658B2 (ja) * 2003-02-17 2012-06-27 富士電機株式会社 双方向素子および半導体装置
EP1627431A1 (de) * 2003-05-27 2006-02-22 Siemens Aktiengesellschaft Bidirektionaler schalter und verwendung des schalters
JP3917144B2 (ja) * 2004-04-09 2007-05-23 株式会社東芝 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI427766B (zh) * 2008-04-22 2014-02-21

Also Published As

Publication number Publication date
TW200618286A (en) 2006-06-01
EP1659635A2 (en) 2006-05-24
US20060118866A1 (en) 2006-06-08
EP1659635A3 (en) 2008-03-19
KR100643831B1 (ko) 2006-11-10
KR20060055338A (ko) 2006-05-23
CN1776911A (zh) 2006-05-24
JP2006147700A (ja) 2006-06-08

Similar Documents

Publication Publication Date Title
TWI278114B (en) Semiconductor device
US10388781B2 (en) Device structure having inter-digitated back to back MOSFETs
USRE47292E1 (en) MOS semiconductor device
US9246355B2 (en) MOS transistor device in common source configuration
US8084812B2 (en) Bidirectional semiconductor device, method of fabricating the same, and semiconductor device incorporating the same
US8101969B2 (en) Bi-directional transistor with by-pass path and method therefor
US8704269B2 (en) Die package
EP0892438B1 (en) Solid-state relay
US7528441B2 (en) Insulated gate semiconductor device
US20020096709A1 (en) Semiconductor switching device and method
JP4961658B2 (ja) 双方向素子および半導体装置
US20100001314A1 (en) Bidirectional switch having control gate embedded in semiconductor substrate and semiconductor device
JP3917144B2 (ja) 半導体装置
JP2009088006A (ja) 絶縁ゲート型半導体装置
JP5321657B2 (ja) 双方向素子および半導体装置
CN105932009A (zh) 半导体芯片、半导体装置和电池组
JP7166387B2 (ja) 半導体装置及び制御システム
JP2014187080A (ja) 半導体素子、半導体装置及び複合モジュール
US6940128B1 (en) Semiconductor device for power MOS transistor module
US7034344B2 (en) Integrated semiconductor power device for multiple battery systems

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees