TWI275252B - Digital analog conversion circuit - Google Patents

Description

1275252 九、發明說明： 【發明所屬之技術領域】 本發明係有關能使用於數位AV機器等之數位•類比變 換電路之相關技術。 【先前技術】 二▲先w已知習知技術中有輸出比例於具有對應脈衝寬度 •調變電路的輸出之數位資料的大小之脈衝寬度的脈衝（以 下稱為 PWM(pulse Width m〇dulati〇n)信號）的工作比 (Duty比）之類比電壓之數位•類比變換電路。 第3圖係該種數位•類比變換電路之電路圖。圖中， 係施加有數位資料之輸入端子，51係施加脈衝寬度調變 數位資料而輪出PWM信號之脈衝寬度調變電路。$ 2係 對應PWM信號之位準，使輸入電位Vin或接地電位Vss(〇v) ，出於低通濾波器53之方式而進行切換之開關。低通濾波 杰53係由電阻54和電容器55所構成。開關52的輸出係 鲁呈由低通濾波器53而去除該高頻成份，並由輸出端子56 取得輸出信號V0ut。 兹參閱第4圖、第5圖說明有關該數位•類比變換電 路的動作。如第4圖（a)所示，當PWM信號為高位準時，則 藉由開關52的切換而施加輸入電位Vin於低通濾波器53 之狀態係設作相1。再者，如第4圖（b)所示，當PWM信號 為低位準時，則藉由開關52的切換而施加接地電位vss '低通;慮波杰5 3之狀態係設作相2。重覆進行相1和相2 直至該電路達於安定為止，則在相1流入至電容器55之電 3173]] 5 !275252 何量AQ卜以及在相2自電容器55流出之電荷量⑽係 成為相等’而比例於PWM信號的卫作比之電壓即以輸出電 壓Vout出現。 ^以下使用數學式證明輸出電壓Vout係比例於PWM 信號的工作比之情形。現在，如第5圖所示，自脈衝寬度 调變電路51輸出週期t、工作比”之剛信號，並重覆 進行相1和相2直至電路達於安定為丨。此外，在相卜 ^流II係、流通於電容器' 55,藉由使電容器、55進行充電而 =之電壓W係僅變動心。#Δνι非常小而能漠視 1引起之電流II的變動時，則成立下列之式（1)。

I1= (Vin-Vout)/R y …（1) 此，R係電阻54之電阻值。由於PWM信號的高位準 J間係t · η，故係以下列之式（2)表示。 △ Ql - II · t · n= (Vin-V〇ut) t · n/R ··· (2) 此外，對於電容器55則成立下列之式（3)。 △ Ql = C· Δνΐ n -(3) C係電容器55之電容量值。因此，由式⑵ 出下列之式（4)。

Δ VI=(Vin-V〇ut) t · n/R (4) 當解出式⑷中之Δνι時，則導出式⑸。 AVl = (Vin-V〇ut) t · n/(c · R) ...⑸ :而=WM信號成為低位準，並形成相2。此時，因

出電、^瓜12，亚使電容器55放電，故輸 出—產生心的變動。當心夠小而能漠視W 3173Π 6 1275252 引起之電流12的變動時，則 ⑴成立下列之式（6)。

12 = Vout/R , …（6) 由於PWM信號之低位準的 入兩六的rΓ 0』間係t ·(卜η)，故此時流 見谷态55之電荷量AQ2若代Α Λ ΑΟ 代入式（6)時，則由下式表示。 △Q2=I2· t· 木 u n) V0ut · t •(卜n)/R …⑺ 此外’對於電容器55而成立下列之式⑻。 (8) △ Q2= C · △ V2 因此，由式⑺、⑻而導出下列之式⑻。 (9)

C · Δ V2= Vout · t · (l-n)/R 當解出式（9)中之Δν2時，則導出式（1〇)。 (10) Δ V2= V〇ut · t · (l-n)/(C · R) 在安定時，則成立下式（丨丨）。 (11) Δ Vl= Δ V2 將式⑸、⑽代入式⑴)時，則成立下式⑽' ^1n-Vout)t.n/(C.R).v〇ut.t.(l-n)/(C.R)...(12) 當解出式（12)時，則成立 Vout = η · Viη 、， …（13) 亚取得比例於簡信號的工作比η之輸出電壓Vout。 此外，如第6圖所示，已知有由⑽S反相器60而構 成第3圖之電路的開關52之電路（專利文獻υ^6圖中， 為了作成和第3 @之電路等效，則追加用以使來自脈衝寬 度凋义包路51的PWM信號進行反相之反相器61。該電路 係當PWM信號為高位準時，則CM()S反相器⑽之p通道型 M〇S電晶體Ml係導通，而形成第4圖(a)的相r狀態， 317311 7 1275252 當PWM信號為低位準時 電晶體M2係導通，而带成f ^相器6〇之N通道型_ 設簡信號之高位準二“圖(b)的柄2之狀態。在此， 哭61夕古千,/旱為Vdd，低位準為〇V。此外，設反相 口口 b 1之同電位側的雷 ^ ^ - ΓΜ〇ς ^ , 原為Vdd，低電位側的電源為GV。此 /卜，汉CMOS反相器6〇之古+ > y日丨^ ^ 位側之電源為ον。 μ位側的電源為Vin，而低電 [專敎獻1]日切開平6_77833號 >【發明内容】 (發明欲解決之課題） 帝日雕Γι二弟7士圖所不’ CM〇S反相器60之P通道型M〇S 电曰曰祖一、¥通時的閘極源極間電壓v g $係等於輸入電位 之值如此來，在第6圖之電路中伴隨著輸入電位 ^之變低’使得P通道型咖電晶體M1為導通時的VGS 變小，而無法忽視該導通電阻。 將P通道型M0S電晶體M1之導通電阻設作成Rp時， •^式（1)可由下列之式（1A)置換。

Il=(Vin-V〇ut) / (R + Rp) …(ia) 因此，式（13)即能以下列之式（13A)置換。 V〇ut = n.R/((l-n).(R + RpHn.R)'xVin^(i3A) 如此一來’則無法取得比例於pWM信號的工作比η之 輸出電壓Vout。 第8圖係表示第6圖之電路的輸出電塵Vout和PWM 信號的工作比n«)的關係之模擬結果。共通的條件係設定 為 Vdd = 3V、R = 1Μ Ω、PWM 週期=1 舡 s。 317311 8 ‘1275252 如弟8圖（a)所示，去ν·

Dm, ^ . 田Vln= 3V時，雖能取得比例於 PWM信號的工作比之理相 心的知出電壓V〇ut，但如第8圖（b) 所不，當V1 η = 1V時，則於山兩r 4士从 、月lj出毛壓v〇ut係大幅偏離理想的 %性。 因此’為了即使在輸入^> .,^ ^ ^ u Α 彻入包位ν〗η較低時，亦能取得比 例於工作比η之輸出雷厨v 之_八叫/ +出电[vout，雖可考慮追加使用放大器 貝刀為’但存在形成A規模的電路之問題。 /解決課題之手段） 本卷月之數位•類比變換電路係具備： 脈衝寬度調變電路，#吝&目士 w + 枓 ，、產生具有對應所輸入的數位資 科之大小的脈衝寬度之脈衝； 衝，·=益，係接受由前述脈衝寬度調變電路所產生的脈 低通濾波器，係接受前述反相器的輸出； 前述反相器係具備： 雕，2道型之第1M〇s電晶體和N通道型之第2M0S電晶 聯連接於高電位和低電位之間，且前述脈衝係施 加於各個閘極；以及 電^通道型^第3MGS電晶體，係並聯連接於前述第1職 (CM:V亚和雨述第讓電晶體共同構成⑽“專輸閘極 transmission gate)。 (發明之功效） 康本發明，則即使在反相器的高電位(輸入電位V⑷ T可，由於和前述第1M0S電晶體共同構成CMOS傳輸開 317311 9 1275252 極之N通道型之第2M0S電晶體成導通狀態，故無須使用大 ， 規模的電路，亦能取得比例於脈衝（PWM信號）的工作比之 .， 輸出電壓。 【實施方式】 繼之，參閱圖式說明有關本發明之數位•類比變換電 路。如第1圖所示，本發明之數位•類比變換電路係以CMOS „ 反相器70置換第6圖之電路的CMOS反相器60。亦即，附 加並聯連接於P通道型M0S電晶體Ml之N通道型M0S電晶 聽M3。此外，設置使CMOS反相器61的輸出反相之CMOS 反相器71，使該反相器71的輸出施加於N通道型M0S電 晶體M3之閘極。 ， 據此，即形成由P通道型M0S電晶體Ml和N通道型 M0S電晶體M3而構成CMOS傳輸閘極。設CMOS反相器71 之高電位侧的電源為Vdd，低電位側的電源為0V。其他之 構成係和第6圖的電路相同。 _ 根據本發明之數位·類比變換電路，則當PWM信號為 高位準（相1之狀態）時，則對P通道型M0S電晶體Ml之閘 極施加0V，而對N通道型M0S電晶體M3之閘極施加Vdd， 而使雙方之M0S電晶體成為導通狀態。另一方面，當PWM 信號為低位準（相2之狀態）時，則對P通道型M0S電晶體 Ml之閘極施加Vdd，而對N通道型M0S電晶體M3之閘極則 施加0V，而使雙方之M0S電晶體成為不導通狀態。 因此，當輸入電位Vi n (CMOS反相器70之高電位侧的 電源）較低時，雖P通道型M0S電晶體Μ1之導通電阻變高， 10 317311 1275252 旦通迢型MOS電晶體M3之導通電阻則變得夠低。據此， 即能不論輸入電位Vin的高低，而能成立前述之式⑴，且 能常時取得比例於工作比n之輸出電塵ν_。 而且由1本發明之數位•類比變換電路係作成僅追 加1個N通道型廳電晶體们和㈣反相器71於第6 圖的電路之構成’故無須大規模之電路修正。 弟2圖係表示第！圖之電路的輸出電塵v⑽和簡 ，：號的工作t“(%)的關係之模擬結杲。共通的條件係設定 二 dd-3V、R=iMQ、PWM 週期=1"。如第 2 圖（a)所示， 虽vln=3v時，即能取得比例於pwM信號的工作比之理相 :輸出電壓Vout。此外，如第2圖⑻所示，當Vin==1:' 時’亦能取得理想的輸出電壓ν〇υΐ。 【圖式簡單說明】 f 1圖係表示本發明之數位•類比變換電路之電路圖。 * 2圖（a)及⑻係表示本發明之數位•類比變換 馨勺模擬結果之圖示。 、 第3圖係表示習知之數位•類比變換電路之電路圖。 第4圖（a )及（b)係說明習知之數位•類比變換带^ 動作之圖示。 、包峪的 第5圖係表示p龍信號之波形圖。 苐6圖係表示習知之數位•類比變換電路 路圖。 乃外的電 第7圖係表示第6圖之ρ通道型m〇s電晶體Ml 狀態之圖示。 月“1的偏壓 3Π3Π 11 1275252 第8圖（a)及（b)係表示第6圖之數位·類比變換電路 的模擬結果之圖示。 【主要元件符號說明】 50 輸入端子 51 脈衝寬度調變電路 52 開關 53 低通濾波器 54 電阻 55 電容器 56 輸出端子 61 CMOS反相器 70 CMOS反相器 71 CMOS反相器 12 317311

Claims (1)

1275252 、申請專利範圍： 一種數位·類比變換電路，其特徵在於具備： 脈衝見度調變電路，係產生呈右 ^ ? 座玍具有對應所輸入的數位 貝枓之大小的脈衝寬度之脈衝； 反相器，係接受由前述脈衝實声 脈衝；以及 ^度调變電路所產生的 ，通濾波斋，係接受前述反相器的輸出； 前述反相器係具備： ’ P通道型之第1MOS電晶體和n、，， 曰曰 乂么士 矛N通迢型之第2M0S電 ，係串聯連接於高電位和低 在絲力认々v 臥电位之間，且雨述脈衝 係施加於各個閘極；以及 N通道型之第3m〇s電晶體，在、， lM〇S - a ^ , 私日日版，係亚聯連接於前述第 :::體’亚和前述第職電晶體共同構侧 :·如申圍第1項之數位·類比變換電路，其中， Ψ ^南電位係較前述脈衝之其办堂从+ ,壬 3如由士主由 货1 <回位準的電位更小。 • 申δ月專利範圍第1 j®夕叙> ^ 者义、、 1之數位•類比變換電路，其中， 虽刖述第3M0S電晶體導通時， 高位準的+ a从 則鈀加刖述脈衝之 +的電位於該閘極。 •如申凊專利範圍第1 义 員之數位•類比變換電路，其中， 月丨J 4低通〉慮波器传由雷 你田包阻和電容器所構成。 317311 13