CN104135149B - 一种可选择的误差放大器和电压比较器复用电路 - Google Patents

Abstract

本发明提供一种可选择的误差放大器和电压比较器复用电路，包括：偏置电压产生电路、输入级负载电路、误差放大器输出电路和电压比较器输出电路，偏置电压产生电路为输入级负载电路提供偏置电压；输入级负载电路的输出端分别与误差放大器输出电路和电压比较器输出电路连接，通过一控制信号选通所述误差放大器输出电路和所述电压比较器输出电路的其中一路。该复用电路通过一控制信号实现电路功能的选择，输入级负载电路与误差放大器输出电路构成了误差放大器结构；控制信号为低电平时，输入级负载电路与电压比较器输出电路构成了比较器结构；将该复用电路应用于多模型调制型DC‑DC转换器电路中，解决了转换器电路中芯片面积和转换效率存在矛盾的问题。

Description

一种可选择的误差放大器和电压比较器复用电路

技术领域

本发明涉及模拟集成电路设计领域，特别涉及一种可选择的误差放大器和电压比较器复用电路。

背景技术

为了使DC-DC转换器在很宽的负载范围内具有较高的转换效率，需要使转换器可以根据负载情况，自动采用不同的调制模式。目前最常用的调制模式是脉冲宽度调制(PWM)和间歇(BURST)模式。脉冲宽度调制(PWM)是指功率管脉冲控制信号具有恒定的占空比，从而可以输出稳定的电压；间歇(BURST)调制模式是指转换器的控制电路在时间t内的几个连续时钟周期输出脉冲信号，控制功率管工作，而其他时间都输出低电平，使功率管保持截止状态。在功率管工作阶段，输出电压升高；在功率管截止阶段，输出电压下降。所以转换器在该工作模式下将以时间t为周期工作，而且输出电压具有较大的纹波。在轻负载情况下，功率管如果在每个时钟周期都导通，其导通时间将会很短，大部分时间都处于截止状态，这样会消耗很大一部分功率，降低电路的转换效率，但是如果使转换器工作在BURST模式，就会减小功率管由于连续开关而损耗的功率，大大提高转换器的转换效率。所以，为了使DC-DC转换器电路在很宽的负载范围具有较高的转换效率，在轻负载时，转换器在BURST模式下工作；重负载时，转换器在PWM模式下工作。基于开关DC-DC转换器的工作原理，在PWM模式下，误差放大器模块持续工作，使其输出稳定的电压；在BURST模式下，误差放大器和电压比较器模块交替工作，减小输出电压的纹波。

发明内容

本发明的目的在于提供一种可选择的误差放大器和电压比较器复用电路，解决了多模调制型DC-DC转换器电路中芯片面积和转换效率存在矛盾的问题，降低了电路设计的复杂度，并有效减小了芯片面积。

为了达到上述目的，本发明提供一种可选择的误差放大器和电压比较器复用电路，包括：偏置电压产生电路、输入级负载电路、误差放大器输出电路和电压比较器输出电路，

所述偏置电压产生电路为所述输入级负载电路提供偏置电压；

所述输入级负载电路的输出端分别与所述误差放大器输出电路和所述电压比较器输出电路连接，通过一控制信号选通所述误差放大器输出电路和所述电压比较器输出电路的其中一路；其中，所述输入级负载电路和所述误差放大器输出电路连接构成误差放大器结构，所述输入级负载电路和所述电压比较器输出电路连接构成比较器结构。

其中，所述偏置电压产生电路包括：第一PMOS管Mp₁、第二PMOS管Mp₂、第三PMOS管Mp₃、第一NMOS管Mn₁、第二NMOS管Mn₂、第三NMOS管Mn₃以及基准电流源I_ref；其中，

所述基准电流源I_ref的一端接电源电压VDD，所述基准电流源I_ref的另一端与所述第一NMOS管Mn₁的漏极相连，所述第一NMOS管Mn₁的漏极和所述第一NMOS管Mn₁的栅极短接后与所述第二NMOS管Mn₂栅极和所述第三NMOS管Mn₃的栅极连接，且所述第一NMOS管Mn₁的漏极和所述第一NMOS管Mn₁的栅极短接后输出第一偏置电压V_b1；所述第一NMOS管Mn₁的源极和衬底均接地，所述第二NMOS管Mn₂的源极和衬底均接地，所述第三NMOS管Mn₃的源极和衬底均接地；

所述第二NMOS管Mn₂的漏极与所述第一PMOS管Mp₁的漏极连接，所述第一PMOS管Mp₁的漏极和第一PMOS管Mp₁的栅极短接后与所述第二PMOS管Mp₂的栅极连接，且所述第一PMOS管Mp₁的漏极和第一PMOS管Mp₁的栅极短接后输出第二偏置电压V_b2，所述第一PMOS管Mp₁的源极和衬底均与所述电源电压VDD相连；

所述第二PMOS管Mp₂的源极与所述第三PMOS管Mp₃的漏极连接，所述第二PMOS管Mp₂的漏极与所述第三NMOS管Mn₃的漏极连接后与所述第三PMOS管Mp₃的栅极连接并输出第三偏置电压V_b3；所述第二PMOS管Mp₂的衬底接所述电源电压VDD，所述第三PMOS管Mp₃的源极和衬底均与所述电源电压VDD连接。

其中，所述输入级负载电路包括：第四PMOS管Mp₄、第五PMOS管Mp₅、第六PMOS管Mp₆、第七PMOS管Mp₇、第四NMOS管Mn₄、第五NMOS管Mn₅、第六NMOS管Mn₆、第五开关管Ms₅、第二电阻R₂和第三电阻R₃，其中，

所述第六NMOS管Mn₆的栅极与所述第一偏置电压V_b1连接，所述第六NMOS管Mn₆的源极和衬底均接地，所述第六NMOS管Mn₆的漏极分别与所述第二电阻R₂的一端、所述第三电阻R₃的一端以及所述第五开关管Ms₅的漏极连接，所述第二电阻R₂的另一端与所述第五开关管Ms₅的源极和所述第四NMOS管Mn₄的源极连接，所述第五开关管Ms₅的衬底接地，所述第五开关管Ms₅的栅极接所述控制信号的反相信号～V_trl；所述第三电阻R₃的另一端接所述第五NMOS管Mn₅的源极，所述第五NMOS管Mn₅的衬底和所述第四NMOS管Mn₄的衬底均接地，所述第五NMOS管Mn₅的栅极接第一外界信号V_ref，所述第四NMOS管Mn₄的栅极接第二外界信号V_fb；

所述第四NMOS管Mn₄的漏极与所述第四PMOS管Mp₄的漏极和所述第六PMOS管Mp₆的源极相连，所述第五NMOS管Mn₅的漏极与所述第五PMOS管Mp₅漏极和所述第七PMOS管Mp₇的源极相连；所述第四PMOS管Mp₄的源极和衬底短接后与所述电源电压VDD连接，所述第五PMOS管Mp₅的源极和衬底短接后与所述电源电压VDD连接，所述第四PMOS管Mp₄的栅极和所述第五PMOS管Mp₅的栅极连接且与所述第三偏置电压V_b3连接，所述第六PMOS管Mp₆的栅极和所述第七PMOS管Mp₇的栅极连接且与所述第二偏置电压V_b2连接，所述第六PMOS管Mp₆的衬底和所述第七PMOS管Mp₇的衬底均与所述电源电压VDD连接，所述第六PMOS管Mp₆的漏极输出第一电压V_x，所述第七PMOS管Mp₇的漏极输出第二电压V_y。

其中，所述误差放大器输出电路包括：第九NMOS管Mn₉、第十NMOS管Mn₁₀、第一开关管Ms₁、第四开关管Ms₄、第一电阻R₁、第二电容C_c和第一电容C₁；其中，

所述第一开关管Ms₁的漏极与所述第一电压V_x连接，所述第一开关管Ms₁的栅极接所述控制信号V_trl，所述第一开关管Ms₁的衬底接地；所述第四开关管Ms₄的漏极与所述第二电压V_y连接，所述第四开关管Ms₄的栅极接所述控制信号V_trl，所述第四开关管Ms₄的衬底接地，所述第四开关管Ms₄的源极与所述第十NMOS管Mn₁₀的漏极和所述第十NMOS管Mn₁₀的栅极连接后与所述第九NMOS管Mn₉的栅极连接，所述第九NMOS管Mn₉的源极和衬底均接地，所述第十NMOS管Mn₁₀的源极和衬底均接地，所述第九NMOS管Mn₉的漏极与所述第一开关管Ms₁的源极连接后分别与所述第一电阻R₁的一端和所述第二电容C_c的一端连接，且输出第一输出电压V_error，所述第二电容C_c的另一端接地，所述第一电阻R₁的另一端串联所述第一电容C₁后接地。

其中，所述电压比较器输出电路包括：第二开关管Ms₂、第三开关管Ms₃、第六开关管Ms₆、第七NMOS管Mn₇和第八NMOS管Mn₈；其中，

所述第二开关管Ms₂的漏极与所述第一电压V_x连接，所述第二开关管Ms₂的衬底接地，所述第二开关管Ms₂的栅极与所述第三开关管Ms₃的栅极连接并接所述控制信号的反相信号～V_trl，所述第三开关管Ms₃的漏极与所述第二电压V_y连接，所述第三开关管Ms₃的衬底接地，所述第三开关管Ms₃的源极与所述第八NMOS管Mn₈的漏极和所述第八NMOS管Mn₈的栅极连接后与所述第七NMOS管Mn₇的栅极连接，所述第七NMOS管Mn₇的漏极和所述第二开关管Ms₂的源极连接后与所述第六开关管Ms₆的漏极连接并输出第二输出电压V_com；所述第六开关管Ms₆的栅极与所述控制信号V_trl连接，所述第六开关管Ms₆的衬底和源极均接地，所述第七NMOS管Mn₇的衬底和源极均接地，所述第八NMOS管Mn₈衬底和源极均接地。

进一步的，所述第二电阻R₂的阻值和所述第三电阻的阻值R₃相等。

本发明的上述技术方案至少具有如下有益效果：

本发明实施例的可选择的误差放大器和电压比较器复用电路中，通过一控制信号实现电路功能的选择，输入级负载电路与误差放大器输出电路构成了误差放大器结构，在控制信号为高电平时工作；输入级负载电路与电压比较器输出电路构成了比较器结构，在控制信号为低电平时工作；同时将该复用电路应用于多模型调制型DC-DC转换器电路中，解决了多模调制型DC-DC转换器电路中芯片面积和转换效率存在矛盾的问题，降低了电路设计的复杂度，并有效减小了芯片面积，降低开关电源对体积的要求。

附图说明

图1表示本发明实施例的可选择的误差放大器和电压比较器复用电路中的偏置电压产生电路的电路图；

图2表示本发明实施例的可选择的误差放大器和电压比较器复用电路中的核心电路图；

图3表示本发明实施例的可选择的误差放大器和电压比较器复用电路工作在误差放大器模式下的电路图；

图4表示本发明实施例的可选择的误差放大器和电压比较器复用电路工作在电压比较器模式下的电路图；

图5表示本发明实施例的复用电路应用于多模开关调制DC-DC转换器中PWM模式下的结构框图；

图6表示本发明实施例的复用电路应用于多模开关调制DC-DC转换器中PWM模式下各个信号的时隙图；

图7表示本发明实施例的复用电路应用于多模开关调制DC-DC转换器中BURST模式下的结构框图；

图8表示本发明实施例的复用电路应用于多模开关调制DC-DC转换器中PWM模式下各个信号的时隙图；

图9表示本发明实施例的可选择的误差放大器和电压比较器复用电路工作在误差放大器模式下的交流幅频仿真波形图；

图10表示本发明实施例的可选择的误差放大器和电压比较器复用电路工作在误差放大器模式下的电源抑制比仿真波形图；

图11表示本发明实施例的可选择的误差放大器和电压比较器复用电路工作在误差放大器模式下的共模输入范围仿真波形图；

图12表示本发明实施例的可选择的误差放大器和电压比较器复用电路工作在电压比较器模式下的交流幅频仿真波形图；

图13表示本发明实施例的可选择的误差放大器和电压比较器复用电路实例工作在电压比较器模式下的瞬态仿真波形图；

图14表示本发明实施例的可选择的误差放大器和电压比较器复用电路工作在电压比较器模式下的电源抑制比仿真波形图。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明针对现有技术中多模调制型DC-DC转换器电路中芯片面积和转换效率存在矛盾的问题，提供一种可选择的误差放大器和电压比较器复用电路中，通过一控制信号实现电路功能的选择，输入级负载电路与误差放大器输出电路构成了误差放大器结构，在控制信号为高电平时工作；输入级负载电路与电压比较器输出电路构成了比较器结构，在控制信号为低电平时工作；同时将该复用电路应用于多模型调制型DC-DC转换器电路中，解决了多模调制型DC-DC转换器电路中芯片面积和转换效率存在矛盾的问题，降低了电路设计的复杂度，并有效减小了芯片面积，降低开关电源对体积的要求。

如图1、图2所示，本发明实施例提供一种可选择的误差放大器和电压比较器复用电路，包括：偏置电压产生电路1、输入级负载电路2、误差放大器输出电路3和电压比较器输出电路4，

所述偏置电压产生电路1为所述输入级负载电路2提供偏置电压；

所述输入级负载电路2的输出端分别与所述误差放大器输出电路3和所述电压比较器输出电路4连接，通过一控制信号选通所述误差放大器输出电路3和所述电压比较器输出电路4的其中一路；其中，所述输入级负载电路2和所述误差放大器输出电路3连接构成误差放大器结构，所述输入级负载电路2和所述电压比较器输出电路4连接构成比较器结构。

本发明的上述实施例中，通过一控制信号，可以实现电路功能的选择。当控制信号为高电平时，该电路可作为一个折叠式共源共栅运算放大器，工作在信号放大模式；当控制信号为低电平时，该电路可简化为一个电压比较器，工作在比较器模式。具体的，本发明实施例提供的复用电路主要应用于多模开关调制DC-DC转换器的误差放大器，为了使多模开关调制DC-DC转换器在很宽的负载范围内具有较高的转换效率，需要使转换器根据负载情况改变调制模式。在重负载时，转换器电路工作在脉冲宽度调制(PWM)模式，内部误差放大器持续工作，使其输出稳定的电压；在轻负载时，转换器电路工作在间歇(BURST)模式，误差放大器和电压比较器交替工作，从而抑制输出电压的波纹。

本发明上述实施例中，将误差放大器和电压比较器集成在同一个电路中，通过控制信号，对其进行功能选择。将其应用在多模调制型DC-DC转换器电路中，不仅可以使转换器电路在较宽负载范围内实现高转换效率，而且有效地减少了电路器件的使用，大大减小了电路和版图的面积，简化了DC-DC转换器电路的设计。

本发明的具体实施例中，所述偏置电压产生电路1包括：第一PMOS管Mp₁、第二PMOS管Mp₂、第三PMOS管Mp₃、第一NMOS管Mn₁、第二NMOS管Mn₂、第三NMOS管Mn₃以及基准电流源I_ref；其中，

所述基准电流源I_ref的一端接电源电压VDD，所述基准电流源I_ref的另一端与所述第一NMOS管Mn₁的漏极相连，所述第一NMOS管Mn₁的漏极和所述第一NMOS管Mn₁的栅极短接后与所述第二NMOS管Mn₂栅极和所述第三NMOS管Mn₃的栅极连接，且所述第一NMOS管Mn₁的漏极和所述第一NMOS管Mn₁的栅极短接后输出第一偏置电压V_b1；所述第一NMOS管Mn₁的源极和衬底均接地，所述第二NMOS管Mn₂的源极和衬底均接地，所述第三NMOS管Mn₃的源极和衬底均接地；

所述第二NMOS管Mn₂的漏极与所述第一PMOS管Mp₁的漏极连接，所述第一PMOS管Mp₁的漏极和第一PMOS管Mp₁的栅极短接后与所述第二PMOS管Mp₂的栅极连接，且所述第一PMOS管Mp₁的漏极和第一PMOS管Mp₁的栅极短接后输出第二偏置电压V_b2，所述第一PMOS管Mp₁的源极和衬底均与所述电源电压VDD相连；

所述第二PMOS管Mp₂的源极与所述第三PMOS管Mp₃的漏极连接，所述第二PMOS管Mp₂的漏极与所述第三NMOS管Mn₃的漏极连接后与所述第三PMOS管Mp₃的栅极连接并输出第三偏置电压V_b3；所述第二PMOS管Mp₂的衬底接所述电源电压VDD，所述第三PMOS管Mp₃的源极和衬底均与所述电源电压VDD连接。

本发明的上述实施例中，基准电流源I_ref是由开关电源中的带隙基准电路产生的，NMOS管Mn₁，Mn₂，Mn₃和PMOS管Mp₁，Mp₂，Mp₃组成的一系列电流镜，产生了使电路正常工作所需的第一偏置电压V_b1，第二偏置电压V_b2和第三偏置电压V_b3。

本发明的具体实施例中，所述输入级负载电路包括：第四PMOS管Mp₄、第五PMOS管Mp₅、第六PMOS管Mp₆、第七PMOS管Mp₇、第四NMOS管Mn₄、第五NMOS管Mn₅、第六NMOS管Mn₆、第五开关管Ms₅、第二电阻R₂和第三电阻R₃，其中，

所述第六NMOS管Mn₆的栅极与所述第一偏置电压V_b1连接，所述第六NMOS管Mn₆的源极和衬底均接地，所述第六NMOS管Mn₆的漏极分别与所述第二电阻R₂的一端、所述第三电阻R₃的一端以及所述第五开关管Ms₅的漏极连接，所述第二电阻R₂的另一端与所述第五开关管Ms₅的源极和所述第四NMOS管Mn₄的源极连接，所述第五开关管Ms₅的衬底接地，所述第五开关管Ms₅的栅极接所述控制信号的反相信号～V_trl；所述第三电阻R₃的另一端接所述第五NMOS管Mn₅的源极，所述第五NMOS管Mn₅的衬底和所述第四NMOS管Mn₄的衬底均接地，所述第五NMOS管Mn₅的栅极接第一外界信号V_ref，所述第四NMOS管Mn₄的栅极接第二外界信号V_fb；

所述第四NMOS管Mn₄的漏极与所述第四PMOS管Mp₄的漏极和所述第六PMOS管Mp₆的源极相连，所述第五NMOS管Mn₅的漏极与所述第五PMOS管Mp₅漏极和所述第七PMOS管Mp₇的源极相连；所述第四PMOS管Mp₄的源极和衬底短接后与所述电源电压VDD连接，所述第五PMOS管Mp₅的源极和衬底短接后与所述电源电压VDD连接，所述第四PMOS管Mp₄的栅极和所述第五PMOS管Mp₅的栅极连接且与所述第三偏置电压V_b3连接，所述第六PMOS管Mp₆的栅极和所述第七PMOS管Mp₇的栅极连接且与所述第二偏置电压V_b2连接，所述第六PMOS管Mp₆的衬底和所述第七PMOS管Mp₇的衬底均与所述电源电压VDD连接，所述第六PMOS管Mp₆的漏极输出第一电压V_x，所述第七PMOS管Mp₇的漏极输出第二电压V_y。

本发明的具体实施例中，所述误差放大器输出电路包括：第九NMOS管Mn₉、第十NMOS管Mn₁₀、第一开关管Ms₁、第四开关管Ms₄、第一电阻R₁、第二电容C_c和第一电容C₁；其中，

所述第一开关管Ms₁的漏极与所述第一电压V_x连接，所述第一开关管Ms₁的栅极接所述控制信号V_trl，所述第一开关管Ms₁的衬底接地；所述第四开关管Ms₄的漏极与所述第二电压V_y连接，所述第四开关管Ms₄的栅极接所述控制信号V_trl，所述第四开关管Ms₄的衬底接地，所述第四开关管Ms₄的源极与所述第十NMOS管Mn₁₀的漏极和所述第十NMOS管Mn₁₀的栅极连接后与所述第九NMOS管Mn₉的栅极连接，所述第九NMOS管Mn₉的源极和衬底均接地，所述第十NMOS管Mn₁₀的源极和衬底均接地，所述第九NMOS管Mn₉的漏极与所述第一开关管Ms₁的源极连接后分别与所述第一电阻R₁的一端和所述第二电容C_c的一端连接，且输出第一输出电压V_error，所述第二电容C_c的另一端接地，所述第一电阻R₁的另一端串联所述第一电容C₁后接地。

本发明的具体实施例中，所述电压比较器输出电路包括：第二开关管Ms₂、第三开关管Ms₃、第六开关管Ms₆、第七NMOS管Mn₇和第八NMOS管Mn₈；其中，

所述第二开关管Ms₂的漏极与所述第一电压V_x连接，所述第二开关管Ms₂的衬底接地，所述第二开关管Ms₂的栅极与所述第三开关管Ms₃的栅极连接并接所述控制信号的反相信号～V_trl，所述第三开关管Ms₃的漏极与所述第二电压V_y连接，所述第三开关管Ms₃的衬底接地，所述第三开关管Ms₃的源极与所述第八NMOS管Mn₈的漏极和所述第八NMOS管Mn₈的栅极连接后与所述第七NMOS管Mn₇的栅极连接，所述第七NMOS管Mn₇的漏极和所述第二开关管Ms₂的源极连接后与所述第六开关管Ms₆的漏极连接并输出第二输出电压V_com；所述第六开关管Ms₆的栅极与所述控制信号V_trl连接，所述第六开关管Ms₆的衬底和源极均接地，所述第七NMOS管Mn₇的衬底和源极均接地，所述第八NMOS管Mn₈衬底和源极均接地。

进一步的，所述第二电阻R₂的阻值和所述第三电阻的阻值R₃相等。

本发明的上述实施例中，将该复用电路应用于多模开关调制DC-DC转换器中，转换器中的基准电压V_ref和输出电压的反馈信号V_fb作为其输入信号，信号V_error为该发明工作在误差放大器模式的输出信号，即第一输出电压，信号V_sigma为转换器电路中的电压求和信号，分别连接到PWM比较器的反相和同相输入端，信号V_com为该发明工作在比较器模式的输出信号，即第二输出电压，信号V_n为转换器电路中开关功率管的控制信号，信号V_trl为本发明电路功能的选择信号，即当V_trl为高电平时，该发明工作在误差放大器模式，当V_trl为低电平时，该发明工作在电压比较器模式。当在重负载条件下，多模开关调制DC-DC转换器工作在PWM模式，信号V_com为低电平，选择信号V_trl输出高电平，从而该发明持续工作在误差放大器模式，而且PWM比较器正常工作，通过逻辑模块输出开关功率管的脉冲控制信号V_n，从而得到稳定的输出电压；在轻负载条件下，转换器工作在BURST模式，该发明在信号V_trl的调制下交替工作在误差放大器和电压比较器模式。当信号V_trl输出高电平时，该发明工作在误差放大器模式，PWM比较器正常工作，使输出电压升高，当输出电压升高到一定值时，信号V_trl跳变为低电平，触发了该发明电压比较器的工作模式，此时误差放大器输出V_error保持不变，PWM比较器停止工作，输出V_pwm为低电平，信号V_n输出低电平，功率管截止，输出电压减小，反馈电压V_fb也随之减小，直到使该发明的比较器输出信号V_com跳变为高电平，选择信号V_trl跳变为高电平，误差放大器和PWM比较器继续工作，使输出电压升高，如此周期性工作使转换器在轻负载下得到较高的转换效率。该电路集成了误差放大器和电压比较器的功能，可通过控制信号，来选择实现不同电路功能。将其应用于多模调制型DC-DC转换器电路中，降低了电路设计的复杂程度，并可以有效减小芯片面积，降低开关电源对体积的要求。

其中，控制信号V_trl和～V_trl互为反相信号，由转换器电路的模式调制模块产生。如图3所示的是，当控制信号V_trl为高电平时，工作在误差放大器模式下的电路图(此处省去开关管Ms₁，Ms₄和Ms₅)，该电路为典型的折叠式共源共栅放大器。由于误差放大器的性能对DC-DC转换器系统的稳定性具有很重要的作用，本发明采用的折叠式共源共栅结构，既保证了足够大的直流增益和相位裕度，而且也不需要对该单级运放做更多的频率补偿。该运放的输入级采用了带有负反馈的共源级结构，用以提高电路的线性度，其中电阻R₂和R₃的阻值相等。电阻R₁，C₁为转换器电路中电压环路的补偿电阻和电容，可通过转换器电路的电压环路稳定性要求来确定R₁，C₁大小。该电路正反相输入端信号分别为基准电压信号V_ref和反馈电压信号V_fb，其中V_fb为DC-DC转换器输出电压的反馈信号。

图4所示的是控制信号V_trl为低电平时，工作在比较器模式的电路图(此处省去开关管Ms₂，Ms₃，Ms₅和Ms₆)，通过开关管Ms₅将电阻R₂短路，在比较器输入级采用了不对称的结构，等效地引入了输入失调电压，假设该电路由于输入管引起的失调电压为零，则引入的失调电压V_os为：

$V_{\mathrm{os}}=V_{\mathrm{ref}}-V_{\mathrm{fb}}=\frac{R_3\·I}{2}$

其中电流I为输入级的尾电流，从上式看出，可通过调节电阻R₃的大小来控制失调电压V_os的大小，即当反馈电压V_fb小于基准电压V_ref的值小于V_os时，比较器输出高电平，从而控制DC-DC转换器电路的模式调制模块，使模式调制信号V_trl跳变为高电平，控制本发明电路选择在误差放大器模式下工作。

如图5所示的将该复用电路应用到多模调制型DC-DC转换器电路中的工作在PWM模式下的结构框图；如图6所示为工作在PWM模式下的各个信号的时隙图；如图7所示为将复用电路应用到多模调制型DC-DC转换器电路中的工作在BURST模式下的结构框图；如图8所示为工作在BURST模式下的各个信号的时隙图；运用该复用电路使该转换器电路可以在宽的负载范围内得到较高的转换效率。其工作原理为：当负载逐渐减小时，会使输出电压超过预定值，从而使反馈电压V_fb大于基准电压V_ref，使得误差放大器的输出减小，其作为PWM比较器的正相输入端信号，当其减小到小于PWM比较器的反相端输入信号时，模式调制电路输出的模式控制信号V_trl由高电平跳变为低电平，使转换器电路由PWM模式进入burst模式中的睡眠状态，该发明开始工作在电压比较器模式，此时输出电压会缓慢下降，当输出电压下降到一定值，使反馈电压V_fb小于基准电压V_ref的值为V_os时，电压比较器会输出高电平，触发模式调制电路，模式调制信号V_trl由低电平跳变为高电平，此时该发明工作在误差放大器模式，电压比较器输出低电平。若负载依旧不增大，则电路持续工作在上述的burst模式中，所设计电路中的误差放大器模块和电压比较器模块交替工作。若负载增大到可以使电路持续工作在PWM模式时，则该设计电路的误差放大器模块将持续工作来使输出电压稳定，比较器则停止工作，输出低电平。

图9为本发明实施例的复用电路工作在误差放大器模式的交流仿真波形图，该误差放大器的开环增益可达到69.3dB，相位裕度为77.4°；图10为误差放大器的电源抑制比仿真波形图，在低频时为107dB；图11为误差放大器的共模输入电压仿真波形图，输入电压范围为2.712V。图12为本发明实施例的复用电路工作在比较器模式的交流仿真波形图，该比较器的低频增益为49.7dB，相位裕度为60°；图13为电压比较器的瞬态仿真波形图，可以看出，当反馈电压V_fb小于基准电压V_ref15mV时，比较器的输出V_com发生翻转；图14为电压比较器的电源抑制比仿真波形图，低频时为106dB。上述仿真结果，符合DC-DC转换器电路对误差放大器和电压比较器的性能要求。

本发明实施例的可选择的误差放大器和电压比较器复用电路中，通过控制信号，可以实现不同功能的选择。而且通过在输入级采用源级负反馈电阻结构，提高了电路的线性度；同时采用电阻和开关管并联结构，在比较器模式下引入了失调电压，满足了burst模式对电压比较器精度的要求。将该发明应用于多模调制型DC-DC转换器电路中，不仅可以使转换器电路在宽的负载范围得到较高的转换效率，降低了电路设计的复杂程度，并可以有效减小芯片面积，降低开关电源对体积的要求。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种可选择的误差放大器和电压比较器复用电路，其特征在于，包括：偏置电压产生电路、输入级负载电路、误差放大器输出电路和电压比较器输出电路，

所述偏置电压产生电路为所述输入级负载电路提供偏置电压；

所述输入级负载电路的输出端分别与所述误差放大器输出电路和所述电压比较器输出电路连接，通过一控制信号选通所述误差放大器输出电路和所述电压比较器输出电路的其中一路；其中，所述输入级负载电路和所述误差放大器输出电路连接构成误差放大器结构，所述输入级负载电路和所述电压比较器输出电路连接构成比较器结构；其中，

当所述控制信号为高电平时，所述复用电路为一个折叠式共源共栅运算放大器；当控制信号为低电平时，所述复用电路为一个电压比较器。

2.根据权利要求1所述的可选择的误差放大器和电压比较器复用电路，其特征在于，所述偏置电压产生电路包括：第一PMOS管(Mp₁)、第二PMOS管(Mp₂)、第三PMOS管(Mp₃)、第一NMOS管(Mn₁)、第二NMOS管(Mn₂)、第三NMOS管(Mn₃)以及基准电流源(I_ref)；其中，

所述基准电流源(I_ref)的一端接电源电压(VDD)，所述基准电流源(I_ref)的另一端与所述第一NMOS管(Mn₁)的漏极相连，所述第一NMOS管(Mn₁)的漏极和所述第一NMOS管(Mn₁)的栅极短接后与所述第二NMOS管(Mn₂)栅极和所述第三NMOS管(Mn₃)的栅极连接，且所述第一NMOS管(Mn₁)的漏极和所述第一NMOS管(Mn₁)的栅极短接后输出第一偏置电压(V_b1)；所述第一NMOS管(Mn₁)的源极和衬底均接地，所述第二NMOS管(Mn₂)的源极和衬底均接地，所述第三NMOS管(Mn₃)的源极和衬底均接地；

所述第二NMOS管(Mn₂)的漏极与所述第一PMOS管(Mp₁)的漏极连接，所述第一PMOS管(Mp₁)的漏极和第一PMOS管(Mp₁)的栅极短接后与所述第二PMOS管(Mp₂)的栅极连接，且所述第一PMOS管(Mp₁)的漏极和第一PMOS管(Mp₁)的栅极短接后输出第二偏置电压(V_b2)，所述第一PMOS管(Mp₁)的源极和衬底均与所述电源电压(VDD)相连；

所述第二PMOS管(Mp₂)的源极与所述第三PMOS管(Mp₃)的漏极连接，所述第二PMOS管(Mp₂)的漏极与所述第三NMOS管(Mn₃)的漏极连接后与所述第三PMOS管(Mp₃)的栅极连接并输出第三偏置电压(V_b3)；所述第二PMOS管(Mp₂)的衬底接所述电源电压(VDD)，所述第三PMOS管(Mp₃)的源极和衬底均与所述电源电压(VDD)连接。

3.根据权利要求2所述的可选择的误差放大器和电压比较器复用电路，其特征在于，所述输入级负载电路包括：第四PMOS管(Mp₄)、第五PMOS管(Mp₅)、第六PMOS管(Mp₆)、第七PMOS管(Mp₇)、第四NMOS管(Mn₄)、第五NMOS管(Mn₅)、第六NMOS管(Mn₆)、第五开关管(Ms₅)、第二电阻(R₂)和第三电阻(R₃)，其中，

所述第六NMOS管(Mn₆)的栅极与所述第一偏置电压(V_b1)连接，所述第六NMOS管(Mn₆)的源极和衬底均接地，所述第六NMOS管(Mn₆)的漏极分别与所述第二电阻(R₂)的一端、所述第三电阻(R₃)的一端以及所述第五开关管(Ms₅)的漏极连接，所述第二电阻(R₂)的另一端与所述第五开关管(Ms₅)的源极和所述第四NMOS管(Mn₄)的源极连接，所述第五开关管(Ms₅)的衬底接地，所述第五开关管(Ms₅)的栅极接所述控制信号的反相信号(～V_trl)；所述第三电阻(R₃)的另一端接所述第五NMOS管(Mn₅)的源极，所述第五NMOS管(Mn₅)的衬底和所述第四NMOS管(Mn₄)的衬底均接地，所述第五NMOS管(Mn₅)的栅极接第一外界信号(V_ref)，所述第四NMOS管(Mn₄)的栅极接第二外界信号(V_fb)；

所述第四NMOS管(Mn₄)的漏极与所述第四PMOS管(Mp₄)的漏极和所述第六PMOS管(Mp₆)的源极相连，所述第五NMOS管(Mn₅)的漏极与所述第五PMOS管(Mp₅)漏极和所述第七PMOS管(Mp₇)的源极相连；所述第四PMOS管(Mp₄)的源极和衬底短接后与所述电源电压(VDD)连接，所述第五PMOS管(Mp₅)的源极和衬底短接后与所述电源电压(VDD)连接，所述第四PMOS管(Mp₄)的栅极和所述第五PMOS管(Mp₅)的栅极连接且与所述第三偏置电压(V_b3)连接，所述第六PMOS管(Mp₆)的栅极和所述第七PMOS管(Mp₇)的栅极连接且与所述第二偏置电压(V_b2)连接，所述第六PMOS管(Mp₆)的衬底和所述第七PMOS管(Mp₇)的衬底均与所述电源电压(VDD)连接，所述第六PMOS管(Mp₆)的漏极输出第一电压(V_x)，所述第七PMOS管(Mp₇)的漏极输出第二电压(V_y)。

4.根据权利要求3所述的可选择的误差放大器和电压比较器复用电路，其特征在于，所述误差放大器输出电路包括：第九NMOS管(Mn₉)、第十NMOS管(Mn₁₀)、第一开关管(Ms₁)、第四开关管(Ms₄)、第一电阻(R₁)、第二电容(C_c)和第一电容(C₁)；其中，

所述第一开关管(Ms₁)的漏极与所述第一电压(V_x)连接，所述第一开关管(Ms₁)的栅极接所述控制信号(V_trl)，所述第一开关管(Ms₁)的衬底接地；所述第四开关管(Ms₄)的漏极与所述第二电压(V_y)连接，所述第四开关管(Ms₄)的栅极接所述控制信号(V_trl)，所述第四开关管(Ms₄)的衬底接地，所述第四开关管(Ms₄)的源极与所述第十NMOS管(Mn₁₀)的漏极和所述第十NMOS管(Mn₁₀)的栅极连接后与所述第九NMOS管(Mn₉)的栅极连接，所述第九NMOS管(Mn₉)的源极和衬底均接地，所述第十NMOS管(Mn₁₀)的源极和衬底均接地，所述第九NMOS管(Mn₉)的漏极与所述第一开关管(Ms₁)的源极连接后分别与所述第一电阻(R₁)的一端和所述第二电容(C_c)的一端连接，且输出第一输出电压(V_error)，所述第二电容(C_c)的另一端接地，所述第一电阻(R₁)的另一端串联所述第一电容(C₁)后接地。

5.根据权利要求4所述的可选择的误差放大器和电压比较器复用电路，其特征在于，所述电压比较器输出电路包括：第二开关管(Ms₂)、第三开关管(Ms₃)、第六开关管(Ms₆)、第七NMOS管(Mn₇)和第八NMOS管(Mn₈)；其中，

所述第二开关管(Ms₂)的漏极与所述第一电压(V_x)连接，所述第二开关管(Ms₂)的衬底接地，所述第二开关管(Ms₂)的栅极与所述第三开关管(Ms₃)的栅极连接并接所述控制信号的反相信号(～V_trl)，所述第三开关管(Ms₃)的漏极与所述第二电压(V_y)连接，所述第三开关管(Ms₃)的衬底接地，所述第三开关管(Ms₃)的源极与所述第八NMOS管(Mn₈)的漏极和所述第八NMOS管(Mn₈)的栅极连接后与所述第七NMOS管(Mn₇)的栅极连接，所述第七NMOS管(Mn₇)的漏极和所述第二开关管(Ms₂)的源极连接后与所述第六开关管(Ms₆)的漏极连接并输出第二输出电压(V_com)；所述第六开关管(Ms₆)的栅极与所述控制信号(V_trl)连接，所述第六开关管(Ms₆)的衬底和源极均接地，所述第七NMOS管(Mn₇)的衬底和源极均接地，所述第八NMOS管(Mn₈)衬底和源极均接地。

6.根据权利要求3所述的可选择的误差放大器和电压比较器复用电路，其特征在于，所述第二电阻(R₂)的阻值和所述第三电阻的阻值(R₃)相等。