CN104335490B - 具有电阻梯的数/模转换器 - Google Patents

具有电阻梯的数/模转换器 Download PDF

Info

Publication number
CN104335490B
CN104335490B CN201380027255.0A CN201380027255A CN104335490B CN 104335490 B CN104335490 B CN 104335490B CN 201380027255 A CN201380027255 A CN 201380027255A CN 104335490 B CN104335490 B CN 104335490B
Authority
CN
China
Prior art keywords
lsb
resistor
msb
switch
ladders
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380027255.0A
Other languages
English (en)
Other versions
CN104335490A (zh
Inventor
格雷戈里·迪克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN104335490A publication Critical patent/CN104335490A/zh
Application granted granted Critical
Publication of CN104335490B publication Critical patent/CN104335490B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种数/模转换器DAC具有：MSB电阻梯，其具有多个串联连接电阻器，其中所述MSB电阻梯耦合于第一参考电位与第二参考电位之间；LSB电阻梯，其具有多个串联连接电阻器；和多个切换单元，其用于将所述MSB电阻梯的所述串联连接电阻器中的一者与所述LSB电阻梯连接，其中每一切换单元具有用于将关联MSB电阻器的第一端子与所述LSB电阻梯的第一端子连接的第一开关和用于将所述关联MSB电阻器的第二端子与所述LSB电阻梯的第二端子连接的第二开关，且其中每一开关经配置以在被接通时形成所述LSB电阻梯的所述电阻器的类似值的电阻器。

Description

具有电阻梯的数/模转换器
相关申请案的交叉参考
本申请案主张2012年5月23日提交的第61/650,653号美国临时申请案的权益，所述案的全文并入本文中。
技术领域
本发明涉及数/模转换器。
背景技术
存在各种数/模转换器(DAC)设计。例如，DAC可将电阻梯用于最高有效位(MSB)和将分离电阻梯用于最低有效位(LSB)。这些网络需要经适当耦合以从由MSB和LSB组成的数字值产生所要模拟值。然而，具有此类MSB和LSB电阻梯的DAC设计的精确度受限于开关或将MSB电压范围投影在LSB电阻梯上的方法。
发明内容
因此，需要一种改进型数/模转换器。例如，根据各种实施例，p沟道耗尽型装置(二极管连接)用作为切换元件和电阻元件两者以消除对大开关的需求，或用作为运算放大器以将MSB电压投影在LSB电阻梯上。
数/模转换器(DAC)可包括：MSB电阻梯，其包括多个串联连接电阻器，其中所述MSB电阻梯耦合于第一参考电位与第二参考电位之间；LSB电阻梯，其包括多个串联连接电阻器；和多个切换单元，其用于将所述MSB电阻梯的所述串联连接电阻器中的一者与所述LSB电阻梯连接，其中每一切换单元包括用于将关联MSB电阻器的第一端子与所述LSB电阻梯的第一端子连接的第一开关和用于将所述关联MSB电阻器的第二端子与所述LSB电阻梯的第二端子连接的第二开关，且其中每一开关经配置以在被接通时形成所述LSB电阻梯的所述电阻器的类似值的电阻器。
根据又一实施例，数/模转换器可进一步包括解码器，其控制切换单元中的一者以将MSB电阻梯的关联电阻器与LSB电阻梯连接和选择LSB电阻梯的多个分接节点中的一者以提供DAC的输出电压。根据又一实施例，可由N沟道场效应晶体管将每一分接节点与LSB电阻梯的输出耦合。根据又一实施例，多个切换单元的第一开关和第二开关中的每一者可由p沟道耗尽型场效应晶体管形成。根据又一实施例，LSB电阻梯可由连接为二极管的多个p沟道耗尽型晶体管形成。根据又一实施例，LSB电阻梯可由串联耦合的多个子LSB电阻梯形成。根据又一实施例，每一切换单元可具有分别与所述第一开关和所述第二开关连接的第一输出和第二输出，且进一步包括用于将关联MSB电阻器的第二端子与第三输出直接连接的第三开关，其中所述子LSB电阻梯的第一者与所述第一输出连接，且所述子LSB电阻梯的最后者与所述第二输出和所述第三输出连接。根据又一实施例，所述第三开关可为N沟道场效应晶体管。根据又一实施例，所述子LSB电阻梯中的每一者可包括2q个电阻器，包括2q-2个电阻器的最后子电阻梯除外，且其中所述最后LSB电阻梯包括介于与切换单元的所述第三输出连接的第三输入与LSB电阻梯输出之间的直接连接。根据又一实施例，q可为32。根据又一实施例，MSB电阻梯可包括2p个电阻器和由切换单元形成的有效LSB电阻梯且LSB电阻梯包括2m个电阻器。根据又一实施例，p可为32和m可为128。根据又一实施例，第一参考电位可为供应电压的一半，且第二参考电位为接地。根据又一实施例，数/模转转器可进一步包括用于MSB电阻梯的每一电阻器的补偿电路。根据又一实施例，可根据MSB输入值而控制每一补偿电路。根据又一实施例，第一参考电位可由与MSB电阻梯串联耦合的参考电阻梯提供。根据又一实施例，数/模转换器可进一步包括用于参考电阻梯的每一电阻器的补偿电路。
根据另一实施例，一种从数字值产生模拟电压的方法可包括下列步骤：提供MSB电阻梯，所述MSB电阻梯包括第一参考电位与第二参考电位之间的多个串联连接电阻器；提供LSB电阻梯，所述LSB电阻梯包括多个串联连接电阻器；根据MSB值，选择性地由第一开关将选定MSB电阻器的第一端子与所述LSB电阻梯的第一端子连接且由第二开关将所述选定MSB电阻器的第二端子与所述LSB电阻梯的第二端子连接，其中每一开关经配置以在被接通时形成所述LSB电阻梯的所述电阻器的类似值的电阻器；和根据LSB值，选择所述LSB电阻梯的分接节点以提供模拟输出电压。
根据方法的又一实施例，可由N沟道场效应晶体管将每一分接节点与LSB电阻梯的输出耦合。根据方法的又一实施例，多个切换单元的第一开关和第二开关中的每一者可由p沟道耗尽型场效应晶体管形成。根据方法的又一实施例，LSB电阻梯可由连接为二极管的多个p沟道耗尽型晶体管形成。根据方法的又一实施例，LSB电阻梯可由串联耦合的多个子LSB电阻梯形成。根据方法的又一实施例，第一参考电位可为供应电压的一半，且第二参考电位为接地。根据方法的又一实施例，方法可进一步包括根据MSB值而补偿MSB电阻梯的每一电阻值。根据方法的又一实施例，方法可进一步包括由与MSB电阻梯串联耦合的参考电阻梯提供第一参考电位。根据方法的又一实施例，方法可进一步包括补偿参考电阻梯的每一电阻器。
附图说明
图1展示第一常规DAC的框图；
图2展示第二常规DAC的框图；
图3展示根据本发明的各种实施例的DAC的框图；
图4展示根据图3的DAC的另一实施例；
图5展示根据各种实施例的改进型DAC的典型积分非线性(INL)曲线；
图6展示DAC的特定实施例的框图；
图7展示图6的DAC MSB块的细节；
图8展示图6的DAC LSB块的细节；
图9展示图8的DAC LSB块A的细节；
图10展示图8的DAC LSB块B的细节；
图11a、11b展示图6的DAC LSB补偿块A的不同版本的细节；和
图12a、12b展示图6的DAC LSB补偿块B的不同版本的细节。
具体实施方式
图1展示具有MSB梯1100到110n和LSB梯1300到130m的常规DAC。MSB到LSB开关1200到120n通常为具有有限电阻的转移栅极。每一转移栅极可被设计为CMOS转移栅极且包括NMOS晶体管和互补PMOS晶体管，所述晶体管的源极漏极路径被并行切换。然而，其它设计可使用单一NMOS晶体管作为开关。这些开关的此电阻造成在投影跨LSB梯1300到130m的MSB电压时的误差。
图2展示具有MSB梯1100到110n和LSB梯1300到130m的又一常规DAC。MSB到LSB由小开关选择且电压为到多个运算放大器2100到210n的高阻抗输入。尽管此消除电阻问题，但此设计引入相对于所述运算放大器的偏移误差和低端码的问题。
图3展示根据各种实施例的DAC的新设计。所述新设计包括用于MSB梯的P+电阻器和用于LSB梯的耗尽型P沟道MOSFET。图3展示MSB梯的单一电阻器310和用于将所述电阻器连接到LSB梯的关联切换单元，根据LSB值而从所述LSB梯分接输出电压。根据各种实施例，LSB梯的第一电阻器3300和最后电阻器330m由转接开关形成。因此，这些开关3300和330m在被接通时形成第一电阻梯和最后电阻梯。如通过图6到12中所展示的特定实施例更详细地解释，根据相应控制信号，用于这些开关的耗尽型P沟道晶体管3300和330m整体成块或整体作为二极管操作。因此，与MSB电阻器310关联的每一MSB切换单元实施LSB单元的两个切换单元/电阻器3300和330m。这些切换单元/电阻器中的每一者连接到剩余LSB梯3301到330m-1，且通过选择由MSB梯产生的电压而引向到LSB梯。接着，从由选定MSB切换单元的部分梯3301到330m-1和相应两个开关/电阻器形成的整个LSB梯分接输出电压。
对于有效MSB，应用下列等式：
Vg(顶部)＝Vlsb(顶部)，且VWell(顶部)＝Vmsb(顶部)
Vg(底部)＝Vmsb(底部)，且VWell(底部)＝Vlsb(底部)
对于所有其它无效MSB，应用下列等式：
Vg(顶部)＝Vdd，且VWell(顶部)＝Vdd
Vg(底部)＝Vdd，且VWell(底部)＝Vdd
应注意，此方案将仅在Vdd>Vref+1伏特时起作用。通常，Vref为1/2Vdd。
图4展示与剩余LSB梯隔离且与MSB电阻器310(其可用作为补偿装置)耦合的实际旁路开关400，如将通过图6到12中所展示的特定实施例更详细解释。对于有效MSB，MSB的总电阻为MSB元件的电阻+LSB的电阻。LSB梯的电阻较小，但其会增加误差。为补偿此情形，额外旁路装置400可与未选定MSB上的MSB元件并行启用。所述旁路装置经定大小以具有与LSB梯相同的电阻，且可为根据一些实施例的P沟道耗尽型装置410。
根据各种实施例，第一LSB位电阻器和最后LSB位电阻器(实施为p沟道耗尽型装置3300和330m)在每一MSB切换单元中重复作为将MSB梯与LSB梯耦合的开关。此导致倾斜结构，这是因为所有p沟道耗尽型装置可具有相同的开关大小和比率。
图5展示根据各种实施例的165k+/-1LSB上的12位核心的典型关联积分非线性(INL)曲线。应明白，最坏情况测量服从小于+/-1LSB。最大误差分量由MSB元件的失配引起。常规DAC可具有高达12个或12个以上LSB的INL误差。因此，可由本发明的各种实施例实现显著改进。
图6到12展示如上文所解释般地实施一般概念的特定实施例。然而，其它实施方案是可行的。图6展示根据一个实施例的框图。如图6中所展示，在此实施例中，64个MSB电阻器660用于与参考电压串联连接。此实施例使用Vref/2，因此，仅底部32个MSB电阻器660被分接(如图所指示)且与MSB切换单元630耦合。因此，根据此实施例，5个位用于MSB且确定32个电阻器中的何者将与LSB梯耦合。其它实施例可使用不同梯来产生Vref/2。根据此特定实施例，下部32个电阻器的每一电阻器660还可连接到第一LSB补偿电路620和上部32个电阻器中的每一者可连接到第二LSB补偿电路610。根据其它实施例，未实施特定补偿电路且可依不同方式执行MSB梯的修整。
根据图6中所展示的实施例，每一MSB单元630包括3个输出(即：MSB高输出、MSB低输出和LSB0输出)且被更详细地展示于图7中。此特定设计允许分接由LSB梯形成的所有节点，根据此特定实施例，所述LSB梯包括四个部分的32电阻梯。图6中所展示的整个LSB梯包括128个串联电阻器和相应电压分接点。
图7更详细地展示切换单元。P沟道耗尽型MOSFET 720为第一连接开关且还形成部分梯810、820、830(参阅图8)的第一电阻器。电阻器开关720将位(x)顶部输入线与切换单元630的MSB高输出线耦合。N沟道MOSFET 730和P沟道MOSFET 740在相应位线的控制下将MOSFET 720的基极与各别位顶线和VDD连接。相同位线控制P沟道MOSET 710和N沟道MOSFET715，所述MOSFET将MOSFET 720的栅极与VDD和MSB高输出线分别连接。
第二P沟道耗尽型MOSFET 760为第二连接开关且还形成部分梯810、820、830(参阅图8)的最后电阻器。此电阻器开关760将位(x)底部输入与MSB低输出线耦合。N沟道MOSFET770和P沟道MOSFET 780被提供且类似于MOSFET 730和740般操作。此外，提供P沟道MOSFET750和N沟道MOSFET 755以类似于MOSFET 710和715般相对于MOSFET 760操作。另外，提供N沟道MOSFET 790以在相应位选择线的控制下将位(x)底部输入与MSB LSB0输出线直接连接(无需形成电阻器)。此布置允许将多个部分梯串联耦合到MSB高输出线。接着，将最后块830的输出连接到最后部分LSB梯840的输入，所述最后部分LSB梯840还连接到切换单元630的MSB低输出线和MSB LSB0输出线。MSB LSB0输出线允许分接整个LSB梯的最低连接点，其中MSB低输出线连接到梯的最低节点且MSB高输出线连接到LSB梯的最高节点，LSB梯的节点被视为由LSB梯的两个相邻电阻器之间的连接点形成。
每一MSB单元630的三个输出与LSB单元640并联耦合，如图6中所展示和图8中更详细展示。如上文所解释，可实施多个部分梯。图8展示四个部分LSB梯，其中部分梯810、820、830各自包含具有32个串联连接电阻器的电阻梯且部分梯840包含具有30个串联连接电阻器的电阻梯。因此，由块810、820、830和840形成的整个电阻梯包括126个串联连接电阻器。切换单元630提供第一电阻器和最后电阻器且将LSB电阻梯补充到128个电阻器。图8的特定布置允许分接127个节点中的任何者及底部连接件以导致128种不同连接。通过5个LSB位选择每一块810、820、830和840内的分接点和2个位选择块810、820、830或840中的一者的输出电压而选择有效电压输出。
因此，此特定实施例实施12位DAC，其中5个解码位用于选择32个MSB单元630中的一者和7个解码位被分配给LSB区段以经由所述解码位的两者而选择四个LSB块810、820、830和840中的一者的输出且经由每一LSB块640内的32个位中的一者而分接LSB梯。四个LSB块810、820、830和840包括第一种类的三个LSB块810、820和8390(例如图9中更详细展示)和第二种类的LSB块840(例如图10中更详细展示)。因此，第一LSB块810、820和830和第二LSB块840形成所得LSB梯，其中第一“电阻器”和最后“电阻器”由分别在每一MSB切换单元630内的多个p沟道耗尽型晶体管720和760形成，如图7中所展示。因此，通过耦合开关的损耗被完全避免，这是因为耦合开关可被视为LSB电阻梯的部分。应明白，可实施其它配置。例如，四个以上块可用于形成更大LSB梯。然而，还可使用呈单一块840的形式的单一块。
图9展示第一LSB块中的一者，如由LSB块810、820和830所实施。电阻梯由二极管连接的P沟道耗尽型MOSFET 9100到910q形成。可由N沟道MOSFET开关9200到920q选择32个分接点中的一者，所述N沟道MOSFET开关将由电阻梯形成的所述分接点中的一者与LSB电压输出(LSB Vout)连接。图10展示第二类型的LSB块840，其基本上类似于图9中所展示的LSB块，只是电阻梯减少了两个二极管连接的MOSFET，其中维持分接开关的数目。接着，位(0)开关9400将LSB LSB0输入线(LSB LSB0In)与LSB电压输出线(LSB Vout)连接，且位(1)开关9401将LSB输出线(LSB Out)与LSB电压输出线(LSB Vout)连接。
图6还在左侧展示补偿开关A 610和补偿开关B 620。图11a、11b和12a、12b中展示这些补偿开关610和620的可行实施方案的细节。由切换单元A提供对前32个位的LSB补偿，其可如图11a或图11b中所展示般实施。如果不包含这些，那么电路归因于电阻器的损耗和不准确度而无法得到真实Vref/2。然而，可根据其它实施例而使用其它修整方法，例如，雷射修整等等。图12展示对后32个位的LSB补偿，即，有效DAC核心MSB补偿。
如上文所提及且如(例如)图6中所展示，存在32个电阻器以产生可用作为DAC核心的Vref的Vdd/2。根据一些实施例，存在两种不同版本的LSB补偿电路。
当跨MSB而切换LSB梯时，需要LSB补偿，这是因为其可产生MSB“元件”的电阻的小变化。如图11a、11b和12a、12b中所展示，补偿切换装置也为P沟道耗尽型晶体管，但其经选择性地定大小以“看似”与LSB的全部128个位相同。
应明白，尽管第一补偿开关(如图11a和11b中所展示)是静态的，且给各个电阻器提供固定补偿，但后32第二补偿开关(如图12a和12b中所展示)根据相应位(x)值而被动态控制。如图11a中所展示，第一补偿电路的第一可行实施方案包括两个串联连接的P沟道耗尽型MOSFET 1110和1120，其中顶部晶体管1110具有连接到接地的栅极，且底部MOSFET1120连接为二极管。串联连接的负载路径连接到MSB电阻器的相应顶部和底部连接件。如图12a中所展示，等效第二类型的补偿电路还包括两个串联连接的P沟道耗尽型MOSFET 1210和1220，然而，MOSFET 1210的栅极此时由位(x)选择线控制。
图11b展示仅使用单一P沟道耗尽型MOSFET 1130的第一补偿电路的替代实施方案。此MOSFET 1130仅连接为二极管，介于每一电阻器的顶部连接件与底部连接件之间。图12b展示相应位(x)选择线受控电路。此处，根据位(x)选择信号而形成晶体管1230的二极管连接。为此，形成两级开关以提供相应切换。此处使用两个级，因为每一级作为简单反相器操作。
根据相应电阻梯和其个别电阻值而选择第一补偿开关和第二补偿开关的这些补偿切换晶体管的晶体管规格以提供适当补偿。

Claims (20)

1.一种数/模转换器，其包括：
MSB电阻梯，其包括多个串联连接电阻器，其中所述MSB电阻梯耦合于第一参考电位与第二参考电位之间，其中所述第一参考电位为供应电压的一半且所述第二参考电位为接地；
LSB电阻梯，其包括多个串联连接电阻器，其中每一LSB电阻器由连接为二极管的多个p沟道耗尽型晶体管形成；以及
多个切换单元，其用于将所述MSB电阻梯的所述串联连接电阻器中的一者与所述LSB电阻梯连接，其中每一切换单元包括用于将关联MSB电阻器的第一端子与所述LSB电阻梯的第一端子连接的第一开关和用于将所述关联MSB电阻器的第二端子与所述LSB电阻梯的第二端子连接的第二开关，且其中每一第一开关和第二开关经配置以在被接通时形成与所述LSB电阻梯的电阻器具有实质上相同的值的电阻器。
2.根据权利要求1所述的数/模转换器，其进一步包括解码器，所述解码器控制所述切换单元中的一者以将所述MSB电阻梯的关联电阻器与所述LSB电阻梯连接和选择所述LSB电阻梯的多个分接节点中的一者以提供所述数/模转换器的输出电压。
3.根据权利要求2所述的数/模转换器，其中由N沟道场效应晶体管将每一分接节点与所述LSB电阻梯的输出耦合。
4.根据权利要求1所述的数/模转换器，其中所述多个切换单元的每一第一开关和第二开关由p沟道耗尽型场效应晶体管形成。
5.根据权利要求1所述的数/模转换器，其中所述LSB电阻梯由串联耦合的多个子LSB电阻梯形成。
6.根据权利要求5所述的数/模转换器，其中每一切换单元具有分别与所述第一开关和所述第二开关连接的第一输出和第二输出，且进一步包括用于将关联MSB电阻器的所述第二端子与第三输出直接连接的第三开关，其中所述子LSB电阻梯的第一者与所述第一输出连接，且所述子LSB电阻梯的最后者与所述第二输出和所述第三输出连接。
7.根据权利要求6所述的数/模转换器，其中所述第三开关为N沟道场效应晶体管。
8.根据权利要求7所述的数/模转换器，其中所述子LSB电阻梯中的每一者包括2q个电阻器，包括2q-2个电阻器的所述最后子LSB电阻梯除外，且其中所述最后LSB电阻梯包括介于与所述切换单元的所述第三输出连接的第三输入与LSB电阻梯输出之间的直接连接。
9.根据权利要求8所述的数/模转换器，其中q＝32。
10.根据权利要求1所述的数/模转换器，其中所述MSB电阻梯包括2p个电阻器和由切换单元形成的有效LSB电阻梯，且所述LSB电阻梯包括2m个电阻器。
11.根据权利要求10所述的数/模转换器，其中p＝32和m＝128。
12.根据权利要求1所述的数/模转换器，其进一步包括所述MSB电阻梯的每一电阻器的补偿电路，其中根据MSB输入值而控制每一补偿电路。
13.根据权利要求1所述的数/模转换器，其中所述第一参考电位由与所述MSB电阻梯串联耦合的参考电阻梯提供。
14.根据权利要求13所述的数/模转换器，其进一步包括所述参考电阻梯的每一电阻器的补偿电路。
15.一种从数字值产生模拟电压的方法，其包括下列步骤：
提供MSB电阻梯，所述MSB电阻梯包括第一参考电位与第二参考电位之间的多个串联连接电阻器，其中所述第一参考电位为供应电压的一半且所述第二参考电位为接地；
提供LSB电阻梯，所述LSB电阻梯包括多个串联连接电阻器，其中每一LSB电阻器由连接为二极管的多个p沟道耗尽型场效应晶体管形成；
根据MSB值，选择性地由第一开关将选定MSB电阻器的第一端子与所述LSB电阻梯的第一端子连接且由第二开关将所述选定MSB电阻器的第二端子与所述LSB电阻梯的第二端子连接，其中所述第一开关与所述第二开关中的每一者经配置以在被接通时形成与所述LSB电阻梯的电阻器具有实质上相同的值的电阻器，所述第一开关和第二开关中的每一者由p沟道耗尽型场效应晶体管形成；以及
根据LSB值，选择所述LSB电阻梯的分接节点以提供模拟输出电压。
16.根据权利要求15所述的方法，其中由N沟道场效应晶体管将每一分接节点与所述LSB电阻梯的输出耦合。
17.根据权利要求15所述的方法，其中所述LSB电阻梯由串联耦合的多个子LSB电阻梯形成。
18.根据权利要求15所述的方法，其进一步包括根据所述MSB值而补偿所述MSB电阻梯的每一电阻值。
19.根据权利要求15所述的方法，其进一步包括由与所述MSB电阻梯串联耦合的参考电阻梯提供所述第一参考电位。
20.根据权利要求19所述的方法，其进一步包括补偿所述参考电阻梯的每一电阻器。
CN201380027255.0A 2012-05-23 2013-05-23 具有电阻梯的数/模转换器 Active CN104335490B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261650653P 2012-05-23 2012-05-23
US61/650,653 2012-05-23
US13/897,955 2013-05-20
US13/897,955 US8896473B2 (en) 2012-05-23 2013-05-20 Digital-to-analog-converter with resistor ladder
PCT/US2013/042362 WO2013177363A1 (en) 2012-05-23 2013-05-23 Digital-to-analog-converter with resistor ladder

Publications (2)

Publication Number Publication Date
CN104335490A CN104335490A (zh) 2015-02-04
CN104335490B true CN104335490B (zh) 2017-09-19

Family

ID=49621184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380027255.0A Active CN104335490B (zh) 2012-05-23 2013-05-23 具有电阻梯的数/模转换器

Country Status (6)

Country Link
US (1) US8896473B2 (zh)
EP (1) EP2853032B1 (zh)
KR (1) KR20150020222A (zh)
CN (1) CN104335490B (zh)
TW (1) TWI590594B (zh)
WO (1) WO2013177363A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101994743B1 (ko) 2014-09-15 2019-07-01 삼성전기주식회사 전압 강하 장치, 전압 스위칭 장치 및 그를 이용한 내부 전압 공급 장치
US9614542B2 (en) 2014-12-17 2017-04-04 Stmicroelectronics, Inc. DAC with sub-DACs and related methods
US9871532B1 (en) * 2016-09-09 2018-01-16 Mediatek Inc. Digital to-analog converters with non-binary weighted cell array
US10128865B1 (en) * 2017-07-25 2018-11-13 Macronix International Co., Ltd. Two stage digital-to-analog converter
US10998113B2 (en) * 2019-05-20 2021-05-04 Rosemount Aerospace Inc. Redundant resistor network
US11271576B1 (en) * 2021-04-06 2022-03-08 Qualcomm Incorporated Digital-to-analog converter (DAC) with common-mode correction

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943000A (en) * 1996-10-24 1999-08-24 Sgs-Thomson Microelectronics S.R.L. Compensated MOS string and DAC employing such a potentiometric string
CN1398479A (zh) * 2000-02-08 2003-02-19 艾利森公司 组合发送滤波器和数字/模拟转换器
CN101877590A (zh) * 2009-03-31 2010-11-03 英特赛尔美国股份有限公司 具有开关电流减少的未经缓冲的分段式r-dac

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233289A (en) * 1991-04-23 1993-08-03 Harris Corporation Voltage divider and use as bias network for stacked transistors
US7136002B2 (en) * 2005-04-15 2006-11-14 Analog Devices, Inc. Digital to analog converter
JP4625739B2 (ja) 2005-09-05 2011-02-02 株式会社東芝 抵抗分圧型ディジタル／アナログ変換回路
US8031100B2 (en) 2009-04-24 2011-10-04 Intersil Americas Inc. Fine resistance adjustment for polysilicon

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943000A (en) * 1996-10-24 1999-08-24 Sgs-Thomson Microelectronics S.R.L. Compensated MOS string and DAC employing such a potentiometric string
CN1398479A (zh) * 2000-02-08 2003-02-19 艾利森公司 组合发送滤波器和数字/模拟转换器
CN101877590A (zh) * 2009-03-31 2010-11-03 英特赛尔美国股份有限公司 具有开关电流减少的未经缓冲的分段式r-dac

Also Published As

Publication number Publication date
KR20150020222A (ko) 2015-02-25
US20130314263A1 (en) 2013-11-28
US8896473B2 (en) 2014-11-25
TW201351890A (zh) 2013-12-16
EP2853032B1 (en) 2020-04-08
CN104335490A (zh) 2015-02-04
EP2853032A1 (en) 2015-04-01
TWI590594B (zh) 2017-07-01
WO2013177363A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
CN104335490B (zh) 具有电阻梯的数/模转换器
US8537043B1 (en) Digital-to-analog converter with controlled gate voltages
CN106209108B (zh) 分段dac
US6448917B1 (en) DAC using current source driving main resistor string
US8063808B2 (en) Multi-input operational amplifier circuit, digital/analog converter using same, and driver for display device using same
US8830103B2 (en) D/A converter
JP5166375B2 (ja) スイッチ損失を改善するための回路アーキテクチャを有するデジタル／アナログ変換器
US8941522B2 (en) Segmented digital-to-analog converter having weighted current sources
WO2008055139A2 (en) Digital-to-analog converter architecture and method having low switch count and small output impedance
US6448916B1 (en) Dual sub-DAC resistor strings with analog interpolation
US8937568B2 (en) D/A converter
EP1098443B1 (en) Digital-analog conversion circuit
US8912939B2 (en) String DAC leakage current cancellation
JP4625739B2 (ja) 抵抗分圧型ディジタル／アナログ変換回路
US7277036B2 (en) Digital-to-analog converting circuit
US11362668B1 (en) Leakage compensation for analog decoded thermometric digital-to-analog converter (DAC)
EP2782256B1 (en) A digital to analogue converter
JPH11239059A (ja) ディジタル・アナログ変換器
JP2007243656A (ja) Ａ／ｄ変換器
US20120050080A1 (en) Linearity correction circuit for voltage mode dac
JP2008035166A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant