TW201351890A - 具有電阻梯之數位至類比轉換器 - Google Patents

具有電阻梯之數位至類比轉換器 Download PDF

Info

Publication number
TW201351890A
TW201351890A TW102118274A TW102118274A TW201351890A TW 201351890 A TW201351890 A TW 201351890A TW 102118274 A TW102118274 A TW 102118274A TW 102118274 A TW102118274 A TW 102118274A TW 201351890 A TW201351890 A TW 201351890A
Authority
TW
Taiwan
Prior art keywords
lsb
resistor
msb
resistor ladder
ladder
Prior art date
Application number
TW102118274A
Other languages
English (en)
Other versions
TWI590594B (zh
Inventor
Gregory Dix
Original Assignee
Microchip Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Tech Inc filed Critical Microchip Tech Inc
Publication of TW201351890A publication Critical patent/TW201351890A/zh
Application granted granted Critical
Publication of TWI590594B publication Critical patent/TWI590594B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本發明揭示一種數位至類比轉換器(DAC)，其具有：一最高有效位元(MSB)電阻梯，其具有複數個串聯連接電阻器，其中該MSB電阻梯耦合於一第一參考電位與一第二參考電位之間；一最低有效位元(LSB)電阻梯，其具有複數個串聯連接電阻器；及複數個切換單元，其等用於將該MSB電阻梯之該等串聯連接電阻器之一者與該LSB電阻梯連接，其中各切換單元具有用於將一關聯MSB電阻器之一第一端子與該LSB電阻梯之一第一端子連接之一第一開關及用於將該關聯MSB電阻器之一第二端子與該LSB電阻梯之一第二端子連接之一第二開關，且其中各開關經組態以在被接通時形成該LSB電阻梯之該等電阻器之類似值之一電阻器。

Description

具有電阻梯之數位至類比轉換器 相關申請案之交叉參考
本申請案主張2012年5月23日提交之美國臨時申請案第61/650,653號之權利，該案之全文併入本文中。
本发明係關於數位至類比轉換器。
存在各種數位至類比轉換器(DAC)設計。例如，DAC可將一電阻梯用於最高有效位元(MSB)及將一分離電阻梯用於最低有效位元(LSB)。此等網絡需要經適當耦合以自由MSB及LSB組成之一數位值產生所要類比值。然而，具有此等MSB及LSB電阻梯之DAC設計之精確度受限於開關或將MSB電壓範圍投影於LSB電阻梯上之方法。
因此，需要一種改良型數位至類比轉換器。例如，根據各種實施例，p通道空乏型裝置(二極體連接)用作為切換元件及電阻元件兩者以無需大開，或用作為運算放大器以將MSB電壓投影於LSB電阻梯上。
一數位至類比轉換器(DAC)可包括：一MSB電阻梯，其包括複數個串聯連接電阻器，其中該MSB電阻梯耦合於一第一參考電位與一第二參考電位之間；一LSB電阻梯，其包括複數個串聯連接電阻器；及複數個切換單元，其等用於將該MSB電阻梯之該等串聯連接電阻器之 一者與該LSB電阻梯連接，其中各切換單元包括用於將一關聯MSB電阻器之一第一端子與該LSB電阻梯之一第一端子連接之一第一開關及用於將該關聯MSB電阻器之一第二端子與該LSB電阻梯之一第二端子連接之一第二開關，且其中各開關經組態以在被接通時形成該LSB電阻梯之該等電阻器之類似值之一電阻器。
根據一進一步實施例，數位至類比轉換器可進一步包括一解碼器，其控制切換單元之一者以將MSB電阻梯之一關聯電阻器與LSB電阻梯連接及選擇LSB電阻梯之複數個分接節點之一者以提供DAC之一輸出電壓。根據一進一步實施例，可由一N通道場效電晶體將各分接節點與LSB電阻梯之一輸出端耦合。根據一進一步實施例，複數個切換單元之第一開關及第二開關之各者可由一p通道空乏型場效電晶體形成。根據一進一步實施例，LSB電阻梯可由連接為二極體之複數個p通道空乏型電晶體形成。根據一進一步實施例，LSB電阻梯可由串聯耦合之複數個子LSB電阻梯形成。根據一進一步實施例，各切換單元可具有分別與該第一開關及該第二開關連接之一第一輸出端及一第二輸出端，且進一步包括用於將一關聯MSB電阻器之第二端子與一第三輸出端直接連接之一第三開關，其中該等子LSB電阻梯之第一者與該第一輸出端連接及該等子LSB電阻梯之最後者與該第二輸出端及該第三輸出端連接。根據一進一步實施例，該第三開關可為一N通道場效電晶體。根據一進一步實施例，該等子LSB電阻梯之各者可包括2q個電阻器，包括2q-2個電阻器之最後子電阻梯除外，且其中該最後LSB電阻梯包括介於與切換單元之該第三輸出端連接之一第三輸入端與一LSB電阻梯輸出端之間之一直接連接。根據一進一步實施例，q可為32。根據一進一步實施例，MSB電阻梯可包括2p個電阻器及由一切換單元形成之一有效LSB電阻梯且LSB電阻梯包括2m個電阻器。根據一進一步實施例，p可為32及m可為128。根據一進一步實施例，第 一參考電位可為一供應電壓之一半及第二參考電位接地。根據一進一步實施例，數位至類比轉轉器可進一步包括用於MSB電阻梯之各電阻器之一補償電路。根據一進一步實施例，可根據一MSB輸入值而控制各補償電路。根據一進一步實施例，第一參考電位可由與MSB電阻梯串聯耦合之一參考電阻梯提供。根據一進一步實施例，數位至類比轉換器可進一步包括用於參考電阻梯之各電阻器之補償電路。
根據另一實施例，一種自一數位值產生一類比電壓之方法可包括下列步驟：提供一MSB電阻梯，該MSB電阻梯包括一第一參考電位與一第二參考電位之間之複數個串聯連接電阻器；提供一LSB電阻梯，該LSB電阻梯包括複數個串聯連接電阻器；根據一MSB值，選擇性地由一第一開關將一選定MSB電阻器之一第一端子與該LSB電阻梯之一第一端子連接及由一第二開關將該選定MSB電阻器之一第二端子與該LSB電阻梯之一第二端子連接，其中各開關經組態以在被接通時形成該LSB電阻梯之該等電阻器之類似值之一電阻器；及根據一LSB值，選擇該LSB電阻梯之一分接節點以提供一類比輸出電壓。
根據方法之一進一步實施例，可由一N通道場效電晶體將各分接節點與LSB電阻梯之一輸出端耦合。根據方法之一進一步實施例，複數個切換單元之第一開關及第二開關之各者可由一p通道空乏型場效電晶體形成。根據方法之一進一步實施例，LSB電阻梯可由連接為二極體之複數個p通道空乏型電晶體形成。根據方法之一進一步實施例，LSB電阻梯可由串聯耦合之複數個子LSB電阻梯形成。根據方法之一進一步實施例，第一參考電位可為一供應電壓之一半及第二參考電位接地。根據方法之一進一步實施例，方法可進一步包括根據MSB值而補償MSB電阻梯之各電阻值。根據方法之一進一步實施例，方法可進一步包括由與MSB電阻梯串聯耦合之一參考電阻梯提供第一參考電位。根據方法之一進一步實施例，方法可進一步包括補償參考電阻 梯之各電阻器。
1100至110n‧‧‧最高有效位元(MSB)梯
1200至120n‧‧‧MSB至最低有效位元(LSB)開關
1300至130m‧‧‧LSB梯
2100‧‧‧運算放大器
2101‧‧‧運算放大器
310‧‧‧最高有效位元(MSB)電阻器
3300及330m‧‧‧電阻器/開關/空乏型P通道電晶體/P通道空乏型裝置
3301至330m-1‧‧‧最低有效位元(LSB)梯
400‧‧‧旁路開關/旁路裝置
410‧‧‧P通道空乏型裝置
610‧‧‧第二LSB補償電路/補償開關A
620‧‧‧第一LSB補償電路/補償開關B
630‧‧‧MSB切換單元
640‧‧‧LSB單元/LSB區塊
660‧‧‧MSB電阻器
710‧‧‧P通道MOSFET
715‧‧‧N通道MOSFET
720‧‧‧電阻器開關/p通道空乏型MOSFET
730‧‧‧N通道MOSFET
740‧‧‧P通道MOSFET
750‧‧‧P通道MOSFET
755‧‧‧N通道MOSFET
760‧‧‧第二P通道空乏型MOSFET/電阻器開關
770‧‧‧N通道MOSFET
780‧‧‧P通道MOSFET
790‧‧‧N通道MOSFET
810‧‧‧部分梯/區塊
820‧‧‧部分梯/區塊
830‧‧‧部分梯/區塊
840‧‧‧部分梯/區塊
9100至910m‧‧‧P通道空乏型MOSFET
9200至920m‧‧‧N通道MOSFET開關
9400至940m‧‧‧位元(0)開關至位元(m)開關
1110‧‧‧P通道空乏型MOSFET/頂部電晶體
1120‧‧‧P通道空乏型MOSFET/底部MOSFET
1130‧‧‧P通道空乏型MOSFET
1210‧‧‧P通道空乏型MOSFET
1220‧‧‧P通道空乏型MOSFET
1230‧‧‧電晶體
圖1展示一第一習知DAC之一方塊圖；圖2展示一第二習知DAC之一方塊圖；圖3展示根據本發明之各種實施例之一DAC之一方塊圖；圖4展示根據圖3之一DAC之另一實施例；圖5展示根據各種實施例之一改良型DAC之一典型積分非線性(INL)曲線；圖6展示一DAC之一特定實施例之一方塊圖；圖7展示圖6之DAC MSB區塊之細節；圖8展示圖6之DAC LSB區塊之細節；圖9展示圖8之DAC LSB區塊A之細節；圖10展示圖8之DAC LSB區塊B之細節；圖11a、圖11b展示圖6之DAC LSB補償區塊A之不同版本之細節；及圖12a、圖12b展示圖6之DAC LSB補償區塊B之不同版本之細節。
圖1展示具有一MSB梯1100至110n及LSB梯1300至130m之一習知DAC。MSB至LSB開關1200至120n通常為具有一有限電阻之轉移閘極。各轉移閘極可被設計為一CMOS轉移閘極且包括一NMOS電晶體及一互補PMOS電晶體，該等電晶體之源極汲極路徑被並行切換。然而，其他設計可使用一單一NMOS電晶體作為一開關。此等開關之此電阻導致投影橫跨LSB梯1300至130m之MSB電壓時之一誤差。
圖2展示具有MSB梯1100至110n及LSB梯1300至130m之又一習知DAC。MSB至LSB由小開關選擇且電壓為至複數個運算放大器2100至 210n之高阻抗輸入。儘管此消除電阻問題，但此設計引入相對於該等運算放大器之偏移誤差及低端碼之問題。
圖3展示根據各種實施例之一DAC之一新設計。該新設計包括用於MSB梯之P+電阻器及用於LSB梯之空乏型P通道MOSFET。圖3展示MSB梯之一單一電阻器310及用於將該電阻器連接至LSB梯之關聯切換單元，根據LSB值而自該LSB梯分接輸出電壓。根據各種實施例，LSB梯之第一電阻器3300及最後電阻器330m由轉接開關形成。因此，此等開關3300及330m在被接通時形成第一電阻梯及最後電阻梯。如相對於圖6至圖12中所展示之特定實施例所更詳細解釋，根據一各自控制信號，用於此等開關之空乏型P通道電晶體3300及330m整體成塊或整體充當一二極體。因此，與一MSB電阻器310關聯之各MSB切換單元實施LSB單元之兩個切換單元/電阻器3300及330m。此等切換單元/電阻器之各者連接至剩餘LSB梯3301至330m-1，且藉由選擇由MSB梯產生之電壓而引向至LSB梯。接著，自由選定MSB切換單元之部分梯3301至330m-1及各自兩個開關/電阻器形成之整個LSB梯分接輸出電壓。
對於有效MSB，應用下列方程式：Vg(頂部)=Vlsb(頂部)，及VWell(頂部)=Vmsb(頂部)
Vg(底部)=Vmsb(底部)，及VWell(底部)=Vlsb(底部)
對於所有其他無效MSB，應用下列方程式：Vg(頂部)=Vdd，及VWell(頂部)=Vdd
Vg(底部)=Vdd，及VWell(底部)=Vdd
應注意，此方案將僅在Vdd>Vref+1伏特時起作用。通常，Vref為½Vdd。
圖4展示與剩餘LSB梯隔離且與MSB電阻器310(其可用作為一補償裝置)耦合之一實際旁路開關400，如相對於圖6至圖12中所展示之 特定實施例所更詳細解釋。對於有效MSB，MSB之總電阻等於MSB元件之電阻+LSB之電阻。LSB梯之電阻較小，但其會增加誤差。為補償此，一額外旁路裝置400可與未選定MSB上之MSB元件並行啟用。該旁路裝置經定尺寸以具有與LSB梯相同之電阻，且可為根據一些實施例之一P通道空乏型裝置410。
根據各種實施例，第一LSB位元電阻器及最後LSB位元電阻器(實施為p通道空乏型裝置3300及330m)在各MSB切換單元中重複作為將MSB梯與LSB梯耦合之開關。此導致一傾斜結構，此係因為所有p通道空乏型裝置可具有相同之尺寸及開關比率。
圖5展示根據各種實施例之165k +/-1 LSB上之一12位元核心之典型關聯積分非線性(INL)曲線。應明白，最壞情況量測服從小於一+/-1 LSB。最大誤差分量由MSB元件之失配引起。習知DAC可具有高達12個或12個以上LSB之INL誤差。因此，可由本發明之各種實施例實現一顯著改良。
圖6至圖12展示如上文所解釋般地實施一般概念之一特定實施例。然而，其他實施方案係可行的。圖6展示根據一實施例之一方塊圖。如圖6中所展示，在此實施例中，64個MSB電阻器660用於與參考電壓串聯連接。此實施例使用Vref/2，因此，僅後32個MSB電阻器660被分接(如圖所指示)且與MSB切換單元630耦合。因此，根據此實施例，5個位元用於MSB且判定32個電阻器之何者將與LSB梯耦合。其他實施例可使用一不同梯來產生Vref/2。根據此特定實施例，後32個電阻器之各電阻器660亦可連接至一第一LSB補償電路620及前32個電阻器之各者可連接至一第二LSB補償電路610。根據其他實施例，未實施特定補償電路且可依不同方式執行MSB梯之修整。
根據圖6中所展示之實施例，各MSB單元630包括3個輸出端(即：一MSB高輸出端、一MSB低輸出端及一LSB0輸出端)且被更詳細地展 示於圖7中。此特定設計允許分接由LSB梯形成之所有節點，根據此特定實施例，該LSB梯包括四個部分之32電阻梯。圖6中所展示之整個LSB梯包括128個串聯電阻器及各自電壓分接點。
圖7更詳細地展示切換單元。一P通道空乏型MOSFET 720係第一連接開關且亦形成一部分梯810、820、830(參閱圖8)之第一電阻器。電阻器開關720將位元(x)頂部輸入線與切換單元630之MSB高輸出線耦合。N通道MOSFET 730及P通道MOSFET 740在一各自位元線之控制下將MOSFET 720之基極與位元頂線及VDD分別連接。相同位元線控制P通道MOSET 710及N通道MOSFET 715，該等MOSFET將MOSFET 720之閘極與VDD及MSB高輸出線分別連接。
一第二P通道空乏型MOSFET 760係第二連接開關且亦形成一部分梯810、820、830(參閱圖8)之最後電阻器。此電阻器開關760將位元(x)底部輸入與MSB低輸出線耦合。N通道MOSFET 770及P通道MOSFET 780被提供且類似於MOSFET 730及740般操作。此外，提供P通道MOSFET 750及N通道MOSFET 755以類似於MOSFET 710及715般相對於MOSFET 760操作。另外，提供N通道MOSFET 790以在各自位元選擇線之控制下將位元(x)底部輸入與MSB LSB0輸出線直接連接(無需形成一電阻器)。此配置允許將複數個部分梯串聯耦合至MSB高輸出線。接著，將最後區塊830之輸出端連接至最後部分LSB梯840之輸入端，該最後部分LSB梯840亦連接至切換單元630之MSB低輸出線及MSB LSB0輸出線。MSB LSB0輸出線允許分接整個LSB梯之最低連接點，其中MSB低輸出線連接至梯之最低節點及MSB高輸出線連接至LSB梯之最高節點，LSB梯之一節點被視為為由LSB梯之兩個相鄰電阻器之間之連接點形成。
各MSB單元630之三個輸出端與LSB單元640並聯耦合，如圖6中所展示及圖8中所更詳細展示。如上文所解釋，可實施複數個部分 梯。圖8展示四個部分LSB梯，其中部分梯810、820、830各包含具有32個串聯連接電阻器之一電阻梯及部分梯840包含具有30個串聯連接電阻器之一電阻梯。因此，由區塊810、820、830及840形成之整個電阻梯包括126個串聯連接電阻器。切換單元630提供第一電阻器及最後電阻器且將LSB電阻梯補充至128個電阻器。圖8之特定配置允許將127個節點之任何者與底部連接件分接以導致128種不同連接。藉由5個LSB位元選擇各區塊810、820、830及840內之分接點及2個位元選擇區塊810、820、830或840之一者之輸出電壓而選擇有效電壓輸出。
因此，此特定實施例實施一12位元DAC，其中5個解碼位元用於選擇32個MSB單元630之一者及7個解碼位元被分配給LSB區段以經由該等解碼位元之兩者而選擇四個LSB區塊810、820、830及840之一者之輸出及經由各LSB區塊640內之32個位元之一者而分接LSB梯。四個LSB區塊810、820、830及840包括一第一種類之三個LSB區塊810、820及8390(例如圖9中所更詳細展示)及一第二種類之一LSB區塊840(例如圖10中所更詳細展示)。因此，第一LSB區塊810、820及830及第二LSB區塊840形成所得LSB梯，其中第一「電阻器」及最後「電阻器」由分別位於各MSB切換單元630內之複數個p通道空乏型電晶體720及760形成，如圖7中所展示。因此，透過耦合開關之損耗被完全避免，此係因為耦合開關可被視為LSB電阻梯之部分。應明白，可實施其他組態。例如，四個以上區塊可用於形成一更大LSB梯。然而，亦可使用呈一單一區塊840之形式之一單一區塊。
圖9展示第一LSB區塊之一者，如由LSB區塊810、820及830所實施。電阻梯由二極體連接之P通道空乏型MOSFET 9100至910q形成。可由N通道MOSFET開關9200至920q選擇32個分接點之一者，該N通道MOSFET開關將由電阻梯形成之該等分接點之一者與LSB電壓輸出端(LSB Vout)連接。圖10展示第二類型之LSB區塊840，其基本上類似於 圖9中所展示之LSB區塊，只是電阻梯減少了兩個二極體連接之MOSFET，其中維持分接開關之數目。接著，位元(0)開關9400將LSB LSB0輸入線(LSB LSB0 In)與LSB電壓輸出線(LSB Vout)連接及位元(1)開關9401將LSB輸出線(LSB Out)與LSB電壓輸出線(LSB Vout)連接。
圖6亦在左側展示補償開關A 610及補償開關B 620。圖11a、圖11b及圖12a、圖12b中展示此等補償開關610及620之可行實施方案之細節。由切換單元A提供對前32個位元之LSB補償，其可如圖11a或圖11b中所展示般實施。若不包含此等，則電路歸因於電阻器之損耗及不準確度而無法得到一真實Vref/2。然而，可根據其他實施例而使用其他修整方法，諸如雷射修整等等。圖12展示對後32個位元之LSB補償，即，有效DAC核心MSB補償。
如上文所提及及如(例如)圖6中所展示，存在32個電阻器以產生可用作為DAC核心之Vref之Vdd/2。根據一些實施例，存在兩種不同版本之LSB補償電路。
當橫跨MSB而切換LSB梯時，需要LSB補償，此係因為其可產生MSB「元件」之電阻之一小變化。如圖11a、圖11b及圖12a、圖12b中所展示，補償切換裝置亦為P通道空乏型電晶體，但其等經選擇性定尺寸以「看似」與LSB之全部128個位元相同。
應明白，儘管第一補償開關(如圖11a及圖11b中所展示)係靜態的且給各個電阻器提供一固定補償，但後32第二補償開關(如圖12a及圖12b中所展示)根據各自位元(x)值而被動態控制。如圖11a中所展示，第一補償電路之第一可行實施方案包括兩個串聯連接之P通道空乏型MOSFET 1110及1120，其中頂部電晶體1110具有連接至接地之一閘極及底部MOSFET 1120連接為一二極體。串聯連接之負載路徑連接至MSB電阻器之各自頂部及底部連接件。如圖12a中所展示，等效第二 類型之補償電路亦包括兩個串聯連接之P通道空乏型MOSFET 1210及1220，然而，MOSFET 1210之閘極此時由位元(x)選擇線控制。
圖11b展示僅使用一單一P通道空乏型MOSFET 1130之第一補償電路之一替代實施方案。此MOSFET 1130僅連接為一二極體，介於各電阻器之頂部連接件與底部連接件之間。圖12b展示各自位元(x)選擇線受控電路。此處，根據位元(x)選擇信號而形成電晶體1230之二極體連接。為此，形成一個兩級開關以提供各自切換。此處使用兩個級，因為各級充當一簡單反相器。
根據各自電阻梯及其個別電阻值而選擇第一補償開關及第二補償開關之此等補償切換電晶體之電晶體規格以提供一適當補償。
310‧‧‧最高有效位元(MSB)電阻器
3300及330m‧‧‧P通道空乏型裝置/電阻器/開關/空乏型P通道電晶體
3301至330m-1‧‧‧最低有效位元(LSB)梯

Claims (26)

  1. 一種數位至類比轉換器(DAC)，其包括：一MSB電阻梯，其包括複數個串聯連接電阻器，其中該MSB電阻梯耦合於一第一參考電位與一第二參考電位之間；一LSB電阻梯，其包括複數個串聯連接電阻器；及複數個切換單元，其用於將該MSB電阻梯之該等串聯連接電阻器之一者與該LSB電阻梯連接，其中各切換單元包括用於將一關聯MSB電阻器之一第一端子與該LSB電阻梯之一第一端子連接之一第一開關及用於將該關聯MSB電阻器之一第二端子與該LSB電阻梯之一第二端子連接之一第二開關，且其中各開關經組態以在被接通時形成該LSB電阻梯之該等電阻器之類似值之一電阻器。
  2. 如請求項1之數位至類比轉換器，其進一步包括一解碼器，該解碼器控制該等切換單元之一者以將該MSB電阻梯之一關聯電阻器與該LSB電阻梯連接及選擇該LSB電阻梯之複數個分接節點之一者以提供該DAC之一輸出電壓。
  3. 如請求項2之數位至類比轉換器，其中由一N通道場效電晶體將各分接節點與該LSB電阻梯之一輸出端耦合。
  4. 如請求項1之數位至類比轉換器，其中該複數個切換單元之第一開關及第二開關各由一p通道空乏型場效電晶體形成。
  5. 如請求項4之數位至類比轉換器，其中該LSB電阻梯由連接為二極體之複數個p通道空乏型電晶體形成。
  6. 如請求項5之數位至類比轉換器，其中該LSB電阻梯由串聯耦合之複數個子LSB電阻梯形成。
  7. 如請求項6之數位至類比轉轉器，其中各切換單元具有分別與該 第一開關及該第二開關連接之一第一輸出端及一第二輸出端，且進一步包括用於將一關聯MSB電阻器之該第二端子與一第三輸出端直接連接之一第三開關，其中該等子LSB電阻梯之第一者與該第一輸出端連接及該等子LSB電阻梯之最後者與該第二輸出端及該第三輸出端連接。
  8. 如請求項7之數位至類比轉轉器，其中該第三開關係一N通道場效電晶體。
  9. 如請求項8之數位至類比轉換器，其中該等子LSB電阻梯之各者包括2q個電阻器，包括2q-2個電阻器之該最後子LSB電阻梯除外，且其中該最後LSB電阻梯包括介於與該切換單元之該第三輸出端連接之一第三輸入端與一LSB電阻梯輸出端之間之一直接連接。
  10. 如請求項9之數位至類比轉換器，其中q=32。
  11. 如請求項1之數位至類比轉轉器，其中該MSB電阻梯包括2p個電阻器及由一切換單元形成之一有效LSB電阻梯及該LSB電阻梯包括2m個電阻器。
  12. 如請求項11之數位至類比轉換器，其中p=32及m=128。
  13. 如請求項1之數位至類比轉換器，其中該第一參考電位為一供應電壓之一半及該第二參考電壓係接地。
  14. 如請求項1之數位至類比轉換器，其進一步包括該MSB電阻梯之各電阻器之一補償電路。
  15. 如請求項14之數位至類比轉換器，其中可根據一MSB輸入值而控制各補償電路。
  16. 如請求項13之數位至類比轉換器，其中該第一參考電位由與該MSB電阻梯串聯耦合之一參考電阻梯提供。
  17. 如請求項16之數位至類比轉換器，其進一步包括該參考電阻梯 之各電阻器之補償電路。
  18. 一種自一數位值產生一類比電壓之方法，其包括下列步驟：提供一MSB電阻梯，該MSB電阻梯包括一第一參考電位與一第二參考電位之間之複數個串聯連接電阻器；提供一LSB電阻梯，該LSB電阻梯包括複數個串聯連接電阻器；根據一MSB值，選擇性地由一第一開關將一選定MSB電阻器之一第一端子與該LSB電阻梯之一第一端子連接及由一第二開關將該選定MSB電阻器之一第二端子與該LSB電阻梯之一第二端子連接，其中各開關經組態以在被接通時形成該LSB電阻梯之該等電阻器之類似值之一電阻器；及根據一LSB值，選擇該LSB電阻梯之一分接節點以提供一類比輸出電壓。
  19. 如請求項18之方法，其中由一N通道場效電晶體將各分接節點與該LSB電阻梯之一輸出端耦合。
  20. 如請求項18之方法，其中該複數個切換單元之第一開關及第二開關各由一p通道空乏型場效電晶體形成。
  21. 如請求項20之方法，其中該LSB電阻梯由連接為二極體之複數個p通道空乏型場效電晶體形成。
  22. 如請求項21之方法，其中該LSB電阻梯由串聯耦合之複數個子LSB電阻梯形成。
  23. 如請求項18之方法，其中該第一參考電位為一供應電壓之一半及該第二參考電位係接地。
  24. 如請求項18之方法，其進一步包括：根據該MSB值而補償該MSB電阻梯之各電阻值。
  25. 如請求項23之方法，其進一步包括：由與該MSB電阻梯串聯耦 合之一參考電阻梯提供該第一參考電位。
  26. 如請求項25之方法，其進一步包括：補償該參考電阻梯之各電阻器。
TW102118274A 2012-05-23 2013-05-23 具有電阻梯之數位至類比轉換器 TWI590594B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261650653P 2012-05-23 2012-05-23
US13/897,955 US8896473B2 (en) 2012-05-23 2013-05-20 Digital-to-analog-converter with resistor ladder

Publications (2)

Publication Number Publication Date
TW201351890A true TW201351890A (zh) 2013-12-16
TWI590594B TWI590594B (zh) 2017-07-01

Family

ID=49621184

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102118274A TWI590594B (zh) 2012-05-23 2013-05-23 具有電阻梯之數位至類比轉換器

Country Status (6)

Country Link
US (1) US8896473B2 (zh)
EP (1) EP2853032B1 (zh)
KR (1) KR20150020222A (zh)
CN (1) CN104335490B (zh)
TW (1) TWI590594B (zh)
WO (1) WO2013177363A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101994743B1 (ko) * 2014-09-15 2019-07-01 삼성전기주식회사 전압 강하 장치, 전압 스위칭 장치 및 그를 이용한 내부 전압 공급 장치
US9614542B2 (en) 2014-12-17 2017-04-04 Stmicroelectronics, Inc. DAC with sub-DACs and related methods
US9871532B1 (en) * 2016-09-09 2018-01-16 Mediatek Inc. Digital to-analog converters with non-binary weighted cell array
US10128865B1 (en) * 2017-07-25 2018-11-13 Macronix International Co., Ltd. Two stage digital-to-analog converter
US10998113B2 (en) * 2019-05-20 2021-05-04 Rosemount Aerospace Inc. Redundant resistor network
US11271576B1 (en) * 2021-04-06 2022-03-08 Qualcomm Incorporated Digital-to-analog converter (DAC) with common-mode correction

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233289A (en) * 1991-04-23 1993-08-03 Harris Corporation Voltage divider and use as bias network for stacked transistors
IT1289207B1 (it) 1996-10-24 1998-09-29 Sgs Thomson Microelectronics Stringa potenziometrica mos-resistiva compensata e convertitore digitale/analogico impiegante tale stringa
US6429798B1 (en) * 2000-02-08 2002-08-06 Ericsson Inc. Combined transmit filter and D-to-A converter
US7136002B2 (en) * 2005-04-15 2006-11-14 Analog Devices, Inc. Digital to analog converter
JP4625739B2 (ja) 2005-09-05 2011-02-02 株式会社東芝 抵抗分圧型ディジタル／アナログ変換回路
US8188899B2 (en) * 2009-03-31 2012-05-29 Intersil Americas, Inc. Un-buffered segmented R-DAC with switch current reduction
US8031100B2 (en) 2009-04-24 2011-10-04 Intersil Americas Inc. Fine resistance adjustment for polysilicon

Also Published As

Publication number Publication date
TWI590594B (zh) 2017-07-01
US20130314263A1 (en) 2013-11-28
US8896473B2 (en) 2014-11-25
KR20150020222A (ko) 2015-02-25
EP2853032B1 (en) 2020-04-08
CN104335490B (zh) 2017-09-19
WO2013177363A1 (en) 2013-11-28
CN104335490A (zh) 2015-02-04
EP2853032A1 (en) 2015-04-01

Similar Documents

Publication Publication Date Title
TWI590594B (zh) 具有電阻梯之數位至類比轉換器
CN106209108B (zh) 分段dac
US8537043B1 (en) Digital-to-analog converter with controlled gate voltages
JP6725498B2 (ja) ハイブリッドデジタル−アナログ変換システム
US8830103B2 (en) D/A converter
US10673451B2 (en) Current generation
JP4741680B2 (ja) フレキシブル性を有するアナログ／デジタルコンバータ
US8937568B2 (en) D/A converter
JP2010288247A (ja) スイッチ損失を改善するための回路アーキテクチャを有するデジタル／アナログ変換器
EP1098443B1 (en) Digital-analog conversion circuit
JP5566211B2 (ja) スイッチドキャパシタ型ｄ／ａコンバータ
US8912939B2 (en) String DAC leakage current cancellation
US7369076B1 (en) High precision DAC with thermometer coding
US20200136577A1 (en) Operational amplifier offset trim
JP6088269B2 (ja) Ｄ／ａ変換器
JP2010283803A (ja) Ｄａ変換装置
KR20190046571A (ko) R-2r 래더를 갖는 디지털-아날로그 변환기
US10511321B2 (en) Digital-to-analog converter and method for digital-to-analog conversion
US9705524B2 (en) R2R digital-to-analog converter circuit
JP2007336540A (ja) デジタルアナログ変換器
JP4596421B2 (ja) Ｄａ変換器
CN109639249B (zh) 合成电阻电路及可变增益放大电路
CN111313901A (zh) 具有抖动功能的阈值电压产生电路、FlashADC及流水线ADC
JP2007166081A (ja) 電圧加算型デジタルアナログ変換回路