JP2014057135A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014057135A JP2014057135A JP2012199345A JP2012199345A JP2014057135A JP 2014057135 A JP2014057135 A JP 2014057135A JP 2012199345 A JP2012199345 A JP 2012199345A JP 2012199345 A JP2012199345 A JP 2012199345A JP 2014057135 A JP2014057135 A JP 2014057135A
- Authority
- JP
- Japan
- Prior art keywords
- node
- current
- circuit
- transistor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【課題】差動電流信号からシングルエンド信号への高精度な変換をより小規模な回路構成で実現する。
【解決手段】本半導体装置(1)は、第1ノード(B)に供給された第1電流(IB)を複製するとともに、複製した電流と第2ノード(A)に供給された第2電流(IA)との差に応じた出力電流(IOUT)を生成するカレントミラー電流生成部(101)と、前記出力電流を電圧に変換する電流電圧変換部(102)と、を有する。カレントミラー電流生成部は、第1電流を入力するための入力側のトランジスタと、複製した電流を出力するための出力側のトランジスタとを切り替えるチョッパ動作が可能にされる。
【選択図】図5
【解決手段】本半導体装置(1)は、第1ノード(B)に供給された第1電流(IB)を複製するとともに、複製した電流と第2ノード(A)に供給された第2電流(IA)との差に応じた出力電流(IOUT)を生成するカレントミラー電流生成部(101)と、前記出力電流を電圧に変換する電流電圧変換部(102)と、を有する。カレントミラー電流生成部は、第1電流を入力するための入力側のトランジスタと、複製した電流を出力するための出力側のトランジスタとを切り替えるチョッパ動作が可能にされる。
【選択図】図5
Description
本発明は、半導体装置に関し、特に、差動信号をシングルエンド信号に変換する半導体装置に適用して有効な技術に関する。
ディジタル信号をアナログ信号に変換するディジタル/アナログ変換回路(以下、DAC(digital to analog converter)と称する。)として、差動電流出力型のDACが知られている。差動電流出力型のDACは、例えば、入力されたディジタル信号の値に応じた差動電流をDACデバイス(ICチップ)によって生成し、その差動電流をI/V変換器によって差動電圧に変換するとともに、減算回路によって差動電圧をシングルエンド信号に変換することでディジタル/アナログ変換を実現する。
I/V変換器の従来例として、特許文献1に開示がある。特許文献1に開示されたI/V変換器は、入力端子に供給された電流とバイアス電流とを加算した電流をカレントミラー回路によって折り返し、その電流から上記バイアス電流を差し引いた電流を電圧に変換する。
差動電流出力型のDACのうちΔΣ変調方式のDACは、特にオーディオ用途において高いノイズ特性(高いSNR(Signal to Noise ratio))と高い歪特性(高いSNDR(Signal to Noise and Distotion Ratio))が要求される。そのため、差動電流信号からシングルエンド信号に変換するためのI/V変換器及び減算回路は、DACデバイスとは別に高精度なアンプを用いた外付け回路で実現されることが多く、DACの面積の増大を招いていた。例えば、I/V変換器には差動電流を夫々変換するための高精度なアンプが2個必要とされ、減算回路には高精度なアンプが1個必要とされるため、アンプの個数が面積増大の一因となっている。
また、特許文献1のようなカレントミラー回路は、半導体集積回路装置の製造バラつき等によってカレントミラー回路を構成する2つのトランジスタにミスマッチが生ずると、入力側の電流と出力側の電流にずれが生ずる。このずれはI/V変換器における変換精度を大きく劣化させ、仮に差動電流出力型のDACに適用したとすると、ディジタル/アナログ変換の変換精度を劣化させる虞があることを、本願発明者は見出した。
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記のとおりである。
すなわち、本半導体装置は、第1ノードに供給された第1電流を複製するとともに、複製した電流と前記第2ノードに供給された第2電流との差に応じた出力電流を生成するカレントミラー電流生成部と、前記出力電流を電圧に変換する電流電圧変換部と、を有する。カレントミラー電流生成部は、第1電流を入力するための入力側のトランジスタと、複製した電流を出力するための出力側のトランジスタとを切り替えるチョッパ動作が可能にされる。
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本半導体装置によれば、回路規模の増大を抑えつつ、差動電流信号からシングルエンド信号への変換をより高精度に実現することができる。
1.実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔1〕(チョッピング動作が可能なカレントミラー回路を用いた差動・シングルエンド変換部を備える半導体装置)
本願の代表的な実施の形態に係る半導体装置(1)は、図1に示されるように、第1電流(IB)が供給される第1ノード(B)と、第2電流(IA)が供給される第2ノード(A)と、第1ノードに供給された第1電流を複製するとともに、複製した電流と第2ノードに供給された第2電流との差に応じた出力電流(IOUT)を生成するカレントミラー電流生成部(101)とを有する。本半導体装置は更に、前記出力電流を電圧(VOUT)に変換する電流電圧変換部(102)を有する。前記カレントミラー電流生成部は、前記第1電流を入力するための入力側のトランジスタと、前記複製した電流を出力するための出力側のトランジスタとを切り替えるチョッパ動作が可能にされる。
本願の代表的な実施の形態に係る半導体装置(1)は、図1に示されるように、第1電流(IB)が供給される第1ノード(B)と、第2電流(IA)が供給される第2ノード(A)と、第1ノードに供給された第1電流を複製するとともに、複製した電流と第2ノードに供給された第2電流との差に応じた出力電流(IOUT)を生成するカレントミラー電流生成部(101)とを有する。本半導体装置は更に、前記出力電流を電圧(VOUT)に変換する電流電圧変換部(102)を有する。前記カレントミラー電流生成部は、前記第1電流を入力するための入力側のトランジスタと、前記複製した電流を出力するための出力側のトランジスタとを切り替えるチョッパ動作が可能にされる。
これによれば、従来のようにアンプを3個用いた回路構成よりも小規模な回路構成によって、差動信号からシングルエンド信号への変換を実現することができる。本半導体装置をDACに適用すれば、DACの小型化を図ることができる。また、カレントミラー電流生成部は、入力側のトランジスタと出力側のトランジスタとがチョッパ動作によって切り替え可能にされるから、半導体装置の製造バラつき等によって上記2つのトランジスタの間に生じたミスマッチによる影響が抑えられ、差動信号をシングルエンド信号に変換する変換精度の劣化を抑えることができる。
〔2〕(カレントミラー電流生成部の詳細)
項1の半導体装置において、前記カレントミラー電流生成部は、第3ノード(C)と基準となる電圧が供給される基準ノード(グラウンドノード)との間に設けられた第1トランジスタ(M1)と、第4ノード(D)と前記基準ノードとの間に設けられ、制御端子が前記第1トランジスタの制御端子(ゲート)と共通に接続される第2トランジスタ(M2)とを有する。また、前記カレントミラー電流生成部は、前記第1ノードの電圧が所定のバイアス電圧(VCOM)と等しくなるように前記第1トランジスタ及び前記第2トランジスタの前記制御端子を駆動する第1増幅部(AMP_B)を有する。更に前記カレントミラー電流生成部は、前記第1ノードを前記第3ノードに接続し、且つ前記第2ノードを前記第4ノードに接続する第1状態と、前記第1ノードを前記第4ノードに接続し、且つ前記第2ノードを前記第3ノードに接続する第2状態とを交互に切り替えるチョッパ回路(1011)とを有する。
項1の半導体装置において、前記カレントミラー電流生成部は、第3ノード(C)と基準となる電圧が供給される基準ノード(グラウンドノード)との間に設けられた第1トランジスタ(M1)と、第4ノード(D)と前記基準ノードとの間に設けられ、制御端子が前記第1トランジスタの制御端子(ゲート)と共通に接続される第2トランジスタ(M2)とを有する。また、前記カレントミラー電流生成部は、前記第1ノードの電圧が所定のバイアス電圧(VCOM)と等しくなるように前記第1トランジスタ及び前記第2トランジスタの前記制御端子を駆動する第1増幅部(AMP_B)を有する。更に前記カレントミラー電流生成部は、前記第1ノードを前記第3ノードに接続し、且つ前記第2ノードを前記第4ノードに接続する第1状態と、前記第1ノードを前記第4ノードに接続し、且つ前記第2ノードを前記第3ノードに接続する第2状態とを交互に切り替えるチョッパ回路(1011)とを有する。
これによれば、カレントミラー回路を構成する前記第1トランジスタと前記第2トランジスタの役割を容易に切り替えることができる。また、前記第1増幅部によって前記第1ノードの電圧が安定し、カレントミラー回路としての定電流性を高めることができる。更に、前記カレントミラー電流生成部は、生成される第3電流が第1増幅部を構成するトランジスタのデバイスノイズ(1/f雑音及び熱雑音)の影響を受け難い構成であるので、第1増幅部の回路規模を小さくすること(例えば、差動入力段を構成するトランジスタサイズを小さくすること等)が可能である。
〔3〕(電流電圧変換部の詳細)
項2の半導体装置において、前記電流電圧変換部は、前記第2ノードの電圧が前記所定のバイアス電圧と等しくなるように制御することにより、前記第2ノードから入力した電流(IOUT)を電圧(VOUT)に変換するための第2増幅部(AMP_A)を更に有する。
項2の半導体装置において、前記電流電圧変換部は、前記第2ノードの電圧が前記所定のバイアス電圧と等しくなるように制御することにより、前記第2ノードから入力した電流(IOUT)を電圧(VOUT)に変換するための第2増幅部(AMP_A)を更に有する。
これによれば、前記第2ノードの電圧が前記第1ノードの電圧と等しくなるように制御されるため、第1トランジスタ及び第2トランジスタのチャネル変調効果によるカレントミラー比のずれを抑えることができる。
〔4〕(チョッパ回路の上部のゲート接地回路)
項2又は3の半導体装置において、前記カレントミラー電流生成部(201)は、前記第1ノードと前記チョッパ回路との間の電流経路、及び前記第2ノードと前記チョッパ回路との間の電流経路に設けられた第1ゲート接地回路(1012)を更に有する。
項2又は3の半導体装置において、前記カレントミラー電流生成部(201)は、前記第1ノードと前記チョッパ回路との間の電流経路、及び前記第2ノードと前記チョッパ回路との間の電流経路に設けられた第1ゲート接地回路(1012)を更に有する。
これによれば、チョッパ回路のチョッピング動作に起因するスイッチングノイズによる、前記第1ノード及び前記第2ノードの電位変動を抑えることができる。
〔5〕(ソース抵抗)
項2乃至4の何れかの半導体装置において、前記第1トランジスタ及び前記第2トランジスタは、MISトランジスタである。また、前記電流生成部は、前記第1トランジスタのソース側に接続される第1抵抗(R1)と、前記第2トランジスタのソース側に接続される第2抵抗(R2)とを更に有する。
項2乃至4の何れかの半導体装置において、前記第1トランジスタ及び前記第2トランジスタは、MISトランジスタである。また、前記電流生成部は、前記第1トランジスタのソース側に接続される第1抵抗(R1)と、前記第2トランジスタのソース側に接続される第2抵抗(R2)とを更に有する。
これによれば、第1トランジスタ及び第2トランジスタのデバイスノイズ(1/fノイズ及び熱雑音)を抑えつつ、カレントミラー回路の電流源としての出力インピーダンスを向上させることができる。
〔6〕(第1ノードに接続された容量)
項3乃至5の何れかの半導体装置は、前記第1ノードとグラウンドノードとの間に設けられた第1容量(CregB)を更に有する。
項3乃至5の何れかの半導体装置は、前記第1ノードとグラウンドノードとの間に設けられた第1容量(CregB)を更に有する。
これによれば、第1増幅部の負荷駆動能力が低い場合であっても、第1ノードの電位変動を抑えることができる。
〔7〕(電流源アレー回路とカレントミラー電流生成部との間のゲート接地回路)
項3乃至6の何れかの半導体装置は、入力されたディジタル信号に応じて、複数の電流源(Iref1〜Irefn)から出力される夫々の電流の供給先を前記電流源毎に前記第1ノード又は前記第2ノードに選択的に切り替えることにより、前記第1電流及び前記第2電流を生成する電流源アレー回路(100,700)を有する。本半導体装置は更に、前記電流源アレー回路と前記第1ノードとの間の電流経路、及び前記電流アレー回路と前記第2ノードとの間の電流経路に設けられた第2ゲート接地回路(601)を有する。
項3乃至6の何れかの半導体装置は、入力されたディジタル信号に応じて、複数の電流源(Iref1〜Irefn)から出力される夫々の電流の供給先を前記電流源毎に前記第1ノード又は前記第2ノードに選択的に切り替えることにより、前記第1電流及び前記第2電流を生成する電流源アレー回路(100,700)を有する。本半導体装置は更に、前記電流源アレー回路と前記第1ノードとの間の電流経路、及び前記電流アレー回路と前記第2ノードとの間の電流経路に設けられた第2ゲート接地回路(601)を有する。
これによれば、電流源アレー回路において入力されるディジタル信号の切り替わりに応じて発生したスイッチングノイズによって、第1ノード及び第2ノードの電位が変動することを抑えることができる。
〔8〕(第2ノードに接続された容量)
項3乃至7の何れかの半導体装置は、前記第2ノードとグラウンドノードとの間に設けられた第2容量(CregA)を更に有する。
項3乃至7の何れかの半導体装置は、前記第2ノードとグラウンドノードとの間に設けられた第2容量(CregA)を更に有する。
これによれば、仮に、第2増幅部の負荷駆動能力が低い場合であっても、第2ノードの電位変動を抑えることができる。
〔9〕(ΔΣDAC)
項3乃至8の何れかの半導体装置は、入力したディジタル信号をオーバーサンプリングして出力するディジタルフィルタ(12)と、前記ディジタルフィルタから出力された信号に対してデルタ・シグマ変調を行い、変調結果に基づくディジタル信号を前記電流源アレー回路に出力する変調部(11_1,11_2)とを有する。本半導体装置は更に、前記電流電圧変換部によって変換された電圧を出力するための出力端子(OUTV_R,OUTV_L)を有する。
項3乃至8の何れかの半導体装置は、入力したディジタル信号をオーバーサンプリングして出力するディジタルフィルタ(12)と、前記ディジタルフィルタから出力された信号に対してデルタ・シグマ変調を行い、変調結果に基づくディジタル信号を前記電流源アレー回路に出力する変調部(11_1,11_2)とを有する。本半導体装置は更に、前記電流電圧変換部によって変換された電圧を出力するための出力端子(OUTV_R,OUTV_L)を有する。
これによれば、高精度なΔΣ変調方式のDACをより小面積で実現することができる。
〔10〕(チョッピング周波数)
項9の半導体装置において、前記チョッパ回路は、前記変調部によるディジタル信号の出力サイクルよりも短いサイクルで前記第1状態と前記第2状態を切り替える。
項9の半導体装置において、前記チョッパ回路は、前記変調部によるディジタル信号の出力サイクルよりも短いサイクルで前記第1状態と前記第2状態を切り替える。
〔11〕(アンプを含むカレントミラー回路のチョッピング動作が可能な差動・シングルエンド変換部を備える半導体装置)
本願の代表的な別の実施の形態に係る半導体装置は、入力されたディジタル信号に応じた差動信号として第1電流及び第2電流を生成し、第1ノード(B)及び第2ノード(A)に供給する電流源アレー回路(700)を有する。また、本半導体装置は、前記第1ノードと基準となる電圧が供給される基準ノード(グラウンドノード)との間に設けられた第1トランジスタ(M1)と、前記第2ノードと前記基準ノードとの間に設けられ、制御端子(ゲート)が前記第1トランジスタの制御端子と共通に接続される第2トランジスタ(M2)と、を有する。また、本半導体装置は、所定のバイアス電圧(VCOM)が供給される第1入力端子(反転入力端子(−))と、前記第1入力端子と異なる第2入力端子(非反転入力端子(+))とを有し、前記第1入力端子と前記第2入力端子の電圧が等しくなるように、前記第1トランジスタ及び前記第2トランジスタの前記制御端子を駆動する第1増幅部(AMP_B)を有する。また、本半導体装置は、前記所定のバイアス電圧が供給される第3入力端子(非反転入力端子(+))と、前記第3入力端子と異なる第4入力端子(反転入力端子(−))とを有し、前記第3入力端子と前記第4入力端子の電圧が等しくなるように制御することで前記第4入力端子に入力された電流を電圧に変換する第2増幅部(AMP_A)を有する。更に、本半導体装置は、前記第1ノードを前記第2入力端子に接続し、且つ前記第2ノードを前記第4入力端子に接続する第1状態と、前記第1ノードを前記第4入力端子に接続し、且つ前記第2ノードを前記第2入力端子に接続する第2状態とを交互に切り替えるチョッパ回路(702)と、を有する。本半導体装置において、前記電流源アレー回路は、前記第1ノードに前記第1電流を供給し、前記第2ノードに前記第2電流を供給する第1出力状態と、前記第1ノードに前記第2電流を供給し、前記第2ノードに前記第1電流を供給する第2出力状態とを、前記チョッパ回路の切り替え動作に同期して切り替える。
本願の代表的な別の実施の形態に係る半導体装置は、入力されたディジタル信号に応じた差動信号として第1電流及び第2電流を生成し、第1ノード(B)及び第2ノード(A)に供給する電流源アレー回路(700)を有する。また、本半導体装置は、前記第1ノードと基準となる電圧が供給される基準ノード(グラウンドノード)との間に設けられた第1トランジスタ(M1)と、前記第2ノードと前記基準ノードとの間に設けられ、制御端子(ゲート)が前記第1トランジスタの制御端子と共通に接続される第2トランジスタ(M2)と、を有する。また、本半導体装置は、所定のバイアス電圧(VCOM)が供給される第1入力端子(反転入力端子(−))と、前記第1入力端子と異なる第2入力端子(非反転入力端子(+))とを有し、前記第1入力端子と前記第2入力端子の電圧が等しくなるように、前記第1トランジスタ及び前記第2トランジスタの前記制御端子を駆動する第1増幅部(AMP_B)を有する。また、本半導体装置は、前記所定のバイアス電圧が供給される第3入力端子(非反転入力端子(+))と、前記第3入力端子と異なる第4入力端子(反転入力端子(−))とを有し、前記第3入力端子と前記第4入力端子の電圧が等しくなるように制御することで前記第4入力端子に入力された電流を電圧に変換する第2増幅部(AMP_A)を有する。更に、本半導体装置は、前記第1ノードを前記第2入力端子に接続し、且つ前記第2ノードを前記第4入力端子に接続する第1状態と、前記第1ノードを前記第4入力端子に接続し、且つ前記第2ノードを前記第2入力端子に接続する第2状態とを交互に切り替えるチョッパ回路(702)と、を有する。本半導体装置において、前記電流源アレー回路は、前記第1ノードに前記第1電流を供給し、前記第2ノードに前記第2電流を供給する第1出力状態と、前記第1ノードに前記第2電流を供給し、前記第2ノードに前記第1電流を供給する第2出力状態とを、前記チョッパ回路の切り替え動作に同期して切り替える。
これによれば、項1と同様に、差動信号からシングルエンド信号への変換を行う機能部を小面積な回路構成で実現することができる。また、チョッパ回路により、第1ノード及び第2ノードの接続先の切り替えが可能にされるから、カレントミラー回路を構成する2つのトランジスタのミスマッチの影響と第1増幅部のオフセットの影響を抑えることができ、差動信号をシングルエンド信号に変換する変換精度の劣化を更に抑えることができる。
〔12〕(電流源アレー回路の下部に設けられたゲート接地回路)
項11の半導体装置において、前記電流源アレー回路と前記第1ノードとの間の電流経路、及び前記電流アレー回路と前記第2ノードとの間の電流経路の夫々に設けられたゲート接地回路(801)を更に有する。
項11の半導体装置において、前記電流源アレー回路と前記第1ノードとの間の電流経路、及び前記電流アレー回路と前記第2ノードとの間の電流経路の夫々に設けられたゲート接地回路(801)を更に有する。
これによれば、チョッパ回路のチョッピング動作に起因するスイッチングノイズによる、前記第1ノード及び前記第2ノードの電位変動を抑えることができる。
〔13〕(ソース抵抗)
項11又は12の半導体装置は、前記第1トランジスタと前記基準ノードとの間に設けられた第1抵抗(R1)と、前記第2トランジスタと前記基準ノードとの間に設けられた第2抵抗(R2)とを更に有する。
項11又は12の半導体装置は、前記第1トランジスタと前記基準ノードとの間に設けられた第1抵抗(R1)と、前記第2トランジスタと前記基準ノードとの間に設けられた第2抵抗(R2)とを更に有する。
これによれば、第1トランジスタ及び第2トランジスタのデバイスノイズ(1/fノイズ及び熱雑音)を抑えつつ、カレントミラー回路の電流源としての出力インピーダンスを向上させることができる。
2.実施の形態の詳細
実施の形態について更に詳述する。
実施の形態について更に詳述する。
≪実施の形態1≫
図2は、本願の一実施の形態に係る半導体装置を例示するブロック図である。同図に示される半導体装置1は、例えばオーディオ用のΔΣ変調方式のDACを構成する。半導体装置1は、特に制限されないが、公知のCMOS集積回路の製造技術によって1個の単結晶シリコンのような半導体基板に形成された1チップの半導体集積回路である。半導体装置1を構成する各種トランジスタの代表的なものとしては、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)に代表されるMISFET(Metal Insulator Semiconductor Field Effect Transistor)を例示することができる。本実施の形態において、特にそうでない旨明示した場合及び文脈から明らかにそうでない場合を除き、各トランジスタはMOSトランジスタであるものとして説明するが、厳密にそれに限定されるものではない。
図2は、本願の一実施の形態に係る半導体装置を例示するブロック図である。同図に示される半導体装置1は、例えばオーディオ用のΔΣ変調方式のDACを構成する。半導体装置1は、特に制限されないが、公知のCMOS集積回路の製造技術によって1個の単結晶シリコンのような半導体基板に形成された1チップの半導体集積回路である。半導体装置1を構成する各種トランジスタの代表的なものとしては、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)に代表されるMISFET(Metal Insulator Semiconductor Field Effect Transistor)を例示することができる。本実施の形態において、特にそうでない旨明示した場合及び文脈から明らかにそうでない場合を除き、各トランジスタはMOSトランジスタであるものとして説明するが、厳密にそれに限定されるものではない。
半導体装置1は、例えば、ディジタルフィルタ部(IPF)12と、ΔΣ変調部(ΔΣMOD)11_1、11_2と、DACアナログ部(DAC_ANLG)10_1、10_2と、複数の外部端子と、その他の図示されない入出力インターフェース回路等を含んで構成される。なお同図には、説明の便宜上、複数の外部端子として、端子DATA_IN、端子OUTV_R、及び端子OUTV_Lが代表的に例示されている。
端子DATA_INは、再生すべき音声信号に対応したデータ(ディジタル信号)を入力するための入力端子である。端子OUTV_R、OUTV_Lは、入力されたディジタル信号がディジタル/アナログ変換されたアナログ信号を、電圧形式で出力するための出力端子である。端子OUTV_Rからは、Rチャネルの音声信号に対応したアナログ電圧が出力され、端子OUTV_Lからは、Lチャネルの音声信号に対応したアナログ電圧が出力される。
ディジタルフィルタ部12は、例えば、補間フィルタ(インタポレーションフィルタ:interpolation filter)を含んで構成される。ディジタルフィルタ部12は、補間フィルタによって、入力されたディジタル信号をオーバーサンプリングし、オーバーサンプリングしたデータをローパスフィルタを通して出力する。このとき、ディジタルフィルタ部12は、Rチャネル側のデータをΔΣ変調部11_1に出力し、Lチャネル側のデータをΔΣ変調部11_2に出力する。
ΔΣ変調部11_1、11_2は、ディジタルフィルタ部12から出力されたデータに対してΔΣ変調を行うことにより1ビットのデータ列を生成し、そのデータ列を多ビット化して一定の時間間隔で出力する。ΔΣ変調器11_1、11_2により、低周波数領域でのノイズがオーバーサンプリングした高い周波数領域に移動し、低周波数領域でのノイズが低減する(ノイズシェービング)。
DACアナログ部10_1は、ΔΣ変調部11_1から出力された多ビットのディジタル信号をアナログ信号(電圧)に変換し、出力電圧VOUT_Rとして端子OUTV_Rに出力する。同様に、DACアナログ部10_2は、ΔΣ変調部11_2から出力された多ビットのディジタル信号をアナログ信号(電圧)に変換し、出力電圧VOUT_Lとして端子OUTV_Lに出力する。
以下、DACアナログ部10_1、10_2について詳細に説明する。特に制限されないが、本実施の形態ではDACアナログ部10_1及び10_2を同一の回路構成とし、総称してDACアナログ部10と表記する。
図3は、DACアナログ部10の構成の概略を例示する説明図である。同図に示されるように、DACアナログ部10は、電流源アレー回路(I_ARY)100と、差動/シングルエンド変換部(DIF/SGL_CNVTR)101と、I/V変換部(I/V_CNVTR)102と、を含んで構成される。
電流源アレー回路100は、ΔΣ変調部11_1(11_2)から出力された多ビットのディジタル信号の値に応じた差動電流を生成する。図4に、電流源アレー回路100の回路構成を例示する。同図に示されるように、電流源アレー回路100は、例えば、複数の定電流源Iref1〜Irefn(nは、2以上の整数)と、定電流源毎に対応して設けられた複数のスイッチ回路とを含んで構成される。なお、参照符号Iref1〜Irefnは、定電流源のみならず、各定電流源から出力される電流をも表すものとする。
定電流源Iref1〜Irefnと上記スイッチ回路は、ΔΣ変調部11_1(11_2)から出力される多ビットのディジタル信号のビット毎に対応して設けられる。電流Iref1〜Irefnは、例えば、相互に異なる大きさの電流である。上記スイッチ回路は、定電流源Iref1〜Irefn毎に対応して設けられた2つのスイッチ素子から構成される差動型のスイッチ回路であって、対応するビットの論理値に応じて、対応する定電流源の電流をノードB又はノードAに選択的に供給する。例えば、定電流源Iref1に対応するスイッチ回路は、スイッチ素子MSA_1、MSB_1から構成され、入力された論理値に応じて、定電流源Iref1の電流をノードB又はノードAに選択的に供給する。定電流源Iref2〜Irefnに対応するスイッチ回路も同様である。スイッチ素子MSB_1〜MSB_n、MSA_1〜MSA_nは、特に制限されないが、Pチャネル型のMOSトランジスタである。例えば、スイッチ素子MSB_1〜MSB_n−1がオン(スイッチ素子MSA_1〜MSA_n−1がオフ)し、スイッチ素子MSA_nがオン(スイッチ素子MSB_nがオフ)した場合、ノードBに流れる電流IBは“Iref1+Iref2+・・・+Irefn−1”となり、ノードAに流れる電流IAは“Irefn”となる。
差動/シングルエンド変換部101は、電流源アレー回路100から供給された2つの電流IA、IBの差に応じた電流IOUTを生成する。I/V変換部102は、差動/シングルエンド変換部101によって生成された電流IOUTを電圧に変換する。
図5に、差動/シングルエンド変換部101及びI/V変換部102の回路構成を例示する。同図に示されるように、差動/シングルエンド変換部101は、例えば、カレントミラー回路を構成するトランジスタM1、M2と、トランジスタM1、M2のゲートを駆動するアンプAMP_Bと、位相補償用の抵抗Rc及び容量Ccと、チョッパ回路1011と、を含んで構成される。また、I/V変換部102は、例えば、アンプAMP_Aと、抵抗R3と、容量C1と、を含んで構成される。
トランジスタM1、M2は、例えば、Nチャネル型のMOSトランジスタである。トランジスタM1、M2は、ゲートが共通に接続され、ソースがグラウンドノードに共通に接続される。トランジスタM1のドレインはノードCに接続され、トランジスタM2のドレインはノードDに接続される。アンプAMP_Bは、例えば差動増幅回路であり、その反転入力端子(−)には基準電圧VCOMが供給され、その非反転入力端子(+)はノードBに接続される。アンプAMP_Bの出力端子は、例えばトランジスタM1、M2のゲートに接続される。このように、トランジスタM1、M2及びアンプAMP_Bによってカレントミラー回路を構成することにより、負帰還効果によりノードBの電圧が固定(電圧VCOMに固定)され、カレントミラー回路の定電流性が増す。また、特に制限されないが、アンプAMP_Bの出力端子と非反転入力端子の間に、位相補償用の抵抗Rc及び容量Ccが接続することにより、アンプAMP_Bを含む負帰還回路の安定性を向上させることができる。
ノードBに供給された電流IBは、チョッパ回路1011を介してトランジスタM1、M2に供給され、上記カレントミラー回路によって電流IBを複製した電流が生成される。これにより、電流源アレー回路100から供給された電流IAと電流IBを複製した電流との差電流が出力電流IOUT(=IA−IB)としてノードAから出力される。なお、チョッパ回路1011については後述する。
アンプAMP_Aは、例えば差動増幅回路であり、その非反転入力端子(+)には基準電圧VCOMが供給され、その反転入力端子(−)はノードAに接続される。アンプAMP_Aの出力端子と反転入力端子との間に抵抗R3が接続される。これにより、ノードAから出力された電流IOUTが電圧に変換されてアンプAMP_Aの出力端子から出力される。出力電圧VOUT(VOUT_R、VOUT_L)は、“VCOM−IOUT×R3”で表される。基準電圧VCOMの大きさは、出力電圧VOUTの基準となる電圧であり、例えば、出力電圧VOUTを受ける後段の回路の入力電圧範囲に応じて変更可能である。
このようにI/V変換部102を構成することにより、アンプAMP_Aの仮想接地の効果により、ノードAの電圧が固定され、ノードAの電圧とノードBの電圧とを略VCOMに揃えることができる。これにより、トランジスタM1、M2のチャネル長変調効果に起因する電流のずれを抑えることができ、出力電流IOUTの精度劣化が抑えられる。また、特に制限されないが、図5に示されるように、抵抗R3と並列に容量C1が接続されることにより、I/V変換部102はローパスフィルタとしても機能し、出力電流IOUTに含まれる高周波成分を除去することができる。
上記のようにトランジスタM1、M2及びアンプAMP_Bを含む差動/シングルエンド変換部101とI/V変換部102とを組み合わせた回路構成によれば、3個の高精度なアンプが必要だった従来の回路構成に比べてアンプの個数を減らすことができ、より小規模な回路構成によって差動/シングルエンド変換を実現することができる。また、上記組み合わせによる回路構成において、出力電流IOUTがアンプAMP_Bを構成するトランジスタ等のデバイスノイズ(例えば、1/f雑音、及び熱雑音)の影響を受け難いので、アンプAMP_Bの回路規模を小さくすること(例えば、差動入力段を構成するトランジスタサイズを小さくすること等)ができ、更なるDACの回路規模の縮小を図ることができる。
次に、チョッパ回路1011について説明する。チョッパ回路1011は、ノードBをノードCに接続し、且つノードAをノードDに接続する第1状態と、ノードBをノードDに接続し、且つノードAをノードCに接続する第2状態とを交互に切り替えるチョッピング動作が可能とされる。具体的にチョッパ回路1011は、例えばスイッチ素子MC1、MC1B、MC2、MC2Bを含んで構成される。スイッチ素子MC1、MC1B、MC2、MC2Bは、特に制限されないが、Nチャネル型のMOSトランジスタから構成される。スイッチ素子MC1は、そのドレインがノードBに接続され、そのソースがノードCに接続される。スイッチ素子MC1Bは、そのドレインがノードBに接続され、そのソースがノードDに接続される。スイッチ素子MC2は、そのドレインがノードAに接続され、そのソースがノードDに接続される。スイッチ素子MC2Bは、そのドレインがノードAに接続され、そのソースがノードCに接続される。スイッチ素子MC1、MC2は、制御信号Φによってゲートが駆動され、オン・オフが制御される。スイッチ素子MC1B、MC2Bは、制御信号ΦBによってゲートが駆動され、オン・オフが制御される。制御信号Φ及び制御信号ΦBは、相互に反対の論理を有するパルス信号である。制御信号Φ及び制御信号ΦBの周期は、ΔΣ変調部11_1がディジタル信号を出力する出力サイクルよりも十分に短い。例えば、再生されるアナログ信号の周波数が20kHzの場合、制御信号Φ及び制御信号ΦBの周波数は、例えば2.8MHzとされる。制御信号Φ及び制御信号ΦBとして、例えば、ディジタルフィルタ部12やΔΣ変調部11_1、11_2に供給される基準クロック信号等を用いることができる。
このようなチョッパ回路1011をトランジスタM1、M2の上部に設けることにより、半導体装置1の製造バラつき等によってトランジスタM1、M2の間に生じたミスマッチによるカレントミラー比のずれを抑えることができ、差動/シングルエンド変換の変換精度の劣化を抑えることができる。
以上、実施の形態1に係るDACによれば、高精度なDACを小面積で実現することができる。すなわち、本半導体装置1におけるDACアナログ部10_1、10_2によれば、上述したように、差動/シングルエンド変換を実現するために3個の高精度なアンプが必要だった従来の回路構成に比べて、必要なアンプの個数を減らすことができ、回路規模の縮小を図ることができる。また、半導体装置1のようにI/V変換部102までを1チップで実現したとしても、チップ面積の増大を抑えることができ、コストを低減することができる。更に、差動/シングルエンド変換部101におけるカレントミラー回路の上段にチョッパ回路1011を設けることで、トランジスタM1、M2のミスマッチに基づくカレントミラー比のずれを抑えることができ、差動/シングルエンド変換の変換精度の劣化を抑えることができる。
≪実施の形態2≫
図6は、実施の形態2に係るDACアナログ部の回路構成を例示するブロック図である。同図に示されるDACアナログ部20は、チョッパ回路1011の上部にゲート接地回路1012を備える点で、実施の形態1に係るDACアナログ部10と相違する。なお、DACアナログ部20におけるその他の構成は、DACアナログ部10と同様であるため、図6においてDACアナログ部10と同一の構成要素には同一の符号を付して、その詳細な説明を省略する。
図6は、実施の形態2に係るDACアナログ部の回路構成を例示するブロック図である。同図に示されるDACアナログ部20は、チョッパ回路1011の上部にゲート接地回路1012を備える点で、実施の形態1に係るDACアナログ部10と相違する。なお、DACアナログ部20におけるその他の構成は、DACアナログ部10と同様であるため、図6においてDACアナログ部10と同一の構成要素には同一の符号を付して、その詳細な説明を省略する。
具体的に、DACアナログ部20における差動/シングルエンド変換部201は、ノードBとチョッパ回路1011との間の電流経路、及びノードAとチョッパ回路1011との間の電流経路に、ゲート接地回路1012を備える。ゲート接地回路1012は、例えば、トランジスタM3、M4を含んで構成される。トランジスタM3、M4は、例えばNチャネル型のMOSトランジスタである。トランジスタM3は、そのドレインがノードBに接続され、そのソースがノードEに接続される。トランジスタM4は、そのドレインがノードAに接続され、そのソースがノードFに接続される。トランジスタM3、M4のゲートには、共通にバイアス電圧VCが供給される。
チョッパ回路1011によってスイッチングノイズが発生し、ノードA及びノードBの電位が変動する虞がある。そこで、実施の形態2に係るDACアナログ部20のようにゲート接地回路1012を設けることで、チョッパ回路1011のスイッチングノイズのノードA及びノードBへの伝播を抑え、ノードA及びノードBの電位変動を抑えることができる。例えば、回路シミュレーションによって、4.8kHzのアナログ信号を再生したときの量子化ノイズの電力と高調波成分の電力との和に対する出力信号(VOUT)の電力の比率を算出すると、チョッパ回路1011及びゲート接地回路1012を有しない回路構成のDACアナログ部では73dB程度であるのに対し、本DACアナログ部20では98dB程度となる。すなわち、チョッパ回路1011及びゲート接地回路1012の挿入によって、ノイズ特性及び歪特性が大幅に向上する。
以上のように、実施の形態2に係るDACアナログ部20によれば、差動/シングルエンド変換の変換精度の劣化を更に抑えることができ、小規模で高精度なDACの実現に資する。
≪実施の形態3≫
図7は、実施の形態3に係るDACアナログ部の回路構成を例示するブロック図である。同図に示されるDACアナログ部30は、カレントミラー回路を構成するトランジスタM1、M2のソース側に抵抗R1、R2を備える点で、実施の形態2に係るDACアナログ部20と相違する。なお、図7におけるDACアナログ部30において、DACアナログ部10、20と同一の構成要素には同一の符号を付して、その詳細な説明を省略する。
図7は、実施の形態3に係るDACアナログ部の回路構成を例示するブロック図である。同図に示されるDACアナログ部30は、カレントミラー回路を構成するトランジスタM1、M2のソース側に抵抗R1、R2を備える点で、実施の形態2に係るDACアナログ部20と相違する。なお、図7におけるDACアナログ部30において、DACアナログ部10、20と同一の構成要素には同一の符号を付して、その詳細な説明を省略する。
具体的に、DACアナログ部30の差動/シングルエンド変換部301は、トランジスタM1のソースとグラウンドノードとの間に接続される抵抗R1と、トランジスタM2のソースとグラウンドノードとの間に接続される抵抗R2とを更に備える。
カレントミラー回路を構成するトランジスタM1、M2のトランジスタサイズによっては、そのデバイスノイズが出力電流IOUTに与える影響を無視できない場合がある。そこで、DACアナログ部30のようにトランジスタM1、M2のソースに抵抗R1、R2を接続することで、トランジスタM1、M2のデバイスノイズを抑えつつ、カレントミラー回路の電流源としての出力インピーダンスを向上させることができる。これにより、差動/シングルエンド変換の変換精度の劣化を更に抑えることができ、小規模で高精度なDACの実現に資する。
≪実施の形態4≫
図8は、実施の形態4に係るDACアナログ部の回路構成を例示するブロック図である。同図に示されるDACアナログ部40は、ノードBに接続される容量CregBを備える点で、実施の形態3に係るDACアナログ部30と相違する。なお、図8におけるDACアナログ部40において、DACアナログ部10〜30と同一の構成要素には同一の符号を付して、その詳細な説明を省略する。
図8は、実施の形態4に係るDACアナログ部の回路構成を例示するブロック図である。同図に示されるDACアナログ部40は、ノードBに接続される容量CregBを備える点で、実施の形態3に係るDACアナログ部30と相違する。なお、図8におけるDACアナログ部40において、DACアナログ部10〜30と同一の構成要素には同一の符号を付して、その詳細な説明を省略する。
具体的に、DACアナログ部40の差動/シングルエンド変換部401は、ノードBとグラウンドノードとの間に接続される容量CregBを更に備える。
ノードBは電流源アレー回路100の動作によるスイッチングノイズの影響を受け易い。特に、アンプAMP_Bの出力段の負荷駆動能力が低い場合にノイズの影響を受け易い。そこで、DACアナログ部40のようにノードBとグラウンドノードとの間に容量CregBを接続することで、ノードBの電位変動を抑えることができる。これにより、差動/シングルエンド変換の変換精度の劣化を更に抑えることができ、小規模で高精度なDACの実現に資する。
≪実施の形態5≫
図9は、実施の形態5に係るDACアナログ部の回路構成を例示するブロック図である。同図に示されるDACアナログ部50は、ノードAに接続される容量CregAを備える点で、実施の形態4に係るDACアナログ部40と相違する。なお、図9におけるDACアナログ部50において、DACアナログ部10〜40と同一の構成要素には同一の符号を付して、その詳細な説明を省略する。
図9は、実施の形態5に係るDACアナログ部の回路構成を例示するブロック図である。同図に示されるDACアナログ部50は、ノードAに接続される容量CregAを備える点で、実施の形態4に係るDACアナログ部40と相違する。なお、図9におけるDACアナログ部50において、DACアナログ部10〜40と同一の構成要素には同一の符号を付して、その詳細な説明を省略する。
具体的に、DACアナログ部50の差動/シングルエンド変換部501は、ノードAとグラウンドノードとの間に接続される容量CregAを更に備える。ノードAの電位の安定性は、主にアンプAMP_Aの出力段の負荷駆動能力に依存する。そこで、DACアナログ部50のようにノードAとグラウンドノードとの間に容量CregAを接続することで、アンプAMP_Aの出力段の負荷駆動能力が低い場合であっても、ノードAの電位変動を抑えることができる。これにより、差動/シングルエンド変換の変換精度の劣化を更に抑えることができ、小規模で高精度なDACの実現に資する。
≪実施の形態6≫
図10は、実施の形態6に係るDACアナログ部の回路構成を例示するブロック図である。同図に示されるDACアナログ部60は、電流アレー回路100と差動/シングルエンド変換部301との間にゲート接地回路601を備える点で、実施の形態2に係るDACアナログ部20と相違する。なお、図6のDACアナログ部60において、DACアナログ部10〜50と同一の構成要素には同一の符号を付して、その詳細な説明を省略する。
図10は、実施の形態6に係るDACアナログ部の回路構成を例示するブロック図である。同図に示されるDACアナログ部60は、電流アレー回路100と差動/シングルエンド変換部301との間にゲート接地回路601を備える点で、実施の形態2に係るDACアナログ部20と相違する。なお、図6のDACアナログ部60において、DACアナログ部10〜50と同一の構成要素には同一の符号を付して、その詳細な説明を省略する。
具体的に、DACアナログ部60は、電流源アレー回路100とノードBとの間の電流経路、及び電流源アレー回路100とノードAとの間の電流経路に、ゲート接地回路601を更に備える。ゲート接地回路601は、例えば、トランジスタM5、M6を含んで構成される。トランジスタM5、M6は、例えばPチャネル型のMOSトランジスタである。トランジスタM5は、そのドレインがノードBに接続され、そのソースが電流源アレー回路100の電流IBを出力するノードに接続される。トランジスタM6は、そのドレインがノードAに接続され、そのソースが電流源アレー回路100の電流IAを出力するノードに接続される。トランジスタM5、M6のゲートには、共通にバイアス電圧VDが供給される。
このようにゲート接地回路601を設けることで、電流源アレー回路100からのスイッチングノイズがノードA及びノードBに伝播することを抑制することができ、ノードA及びノードBの電位変動を更に抑えることができる。これにより、差動/シングルエンド変換の変換精度の劣化を更に抑えることができ、小規模で高精度なDACの実現に資する。
≪実施の形態7≫
図11は、実施の形態7に係るDACアナログ部の回路構成を例示するブロック図である。同図に示されるDACアナログ部70は、トランジスタM1、M2のミスマッチのみならずアンプAMP_Bのオフセットの影響を抑えることが可能とされる点で実施の形態1に係るDACアナログ部10と相違する。なお、図11のDACアナログ部70において、DACアナログ部10〜60と同一の構成要素には同一の符号を付して、その詳細な説明を省略する。
図11は、実施の形態7に係るDACアナログ部の回路構成を例示するブロック図である。同図に示されるDACアナログ部70は、トランジスタM1、M2のミスマッチのみならずアンプAMP_Bのオフセットの影響を抑えることが可能とされる点で実施の形態1に係るDACアナログ部10と相違する。なお、図11のDACアナログ部70において、DACアナログ部10〜60と同一の構成要素には同一の符号を付して、その詳細な説明を省略する。
図11に示されるように、DACアナログ部70は、電流源アレー回路700、差動/シングルエンド変換部701、及びI/V変換部102を備える。差動/シングルエンド変換部701は、例えば、カレントミラー回路を構成するトランジスタM1、M2と、トランジスタM1、M2のゲートを駆動するアンプAMP_Bと、チョッパ回路702と、抵抗R1、R2を含んで構成される。トランジスタM1、M2は、ゲートが共通に接続される。トランジスタM1は、そのドレインがノードBに接続され、そのソースが抵抗R1を介してグラウンドノードに接続される。トランジスタM2は、そのドレインがノードAに接続され、そのソースが抵抗R2を介してグラウンドノードに接続される。アンプAMP_Bは、その反転入力端子(−)に基準電圧VCOMが供給され、その非反転入力端子(+)はノードGに接続される。I/V変換部102の入力端子(アンプAMP_Aの反転入力端子)は、ノードHに接続される。
チョッパ回路702は、ノードBをノードGに接続し、且つノードAをノードHに接続する第1状態と、ノードBをノードHに接続し、且つノードAをノードGに接続する第2状態とを交互に切り替えるチョッピング動作が可能とされる。チョッパ回路702は、例えば、チョッパ回路1011と同様の回路構成とされ、制御信号Φ及び制御信号ΦBによってチョッピング動作が制御される。
差動/シングルエンド変換部701のチョッピング動作による出力電流IOUTの極性の切り替りを防止するため、電流源アレー回路700は、差動/シングルエンド変換部701のチョッピング動作に同期したチョッピング動作が可能にされる。
図12は、電流源アレー回路700の内部構成を例示するブロック図である。同図に示されるように、電流源アレー回路700は、前述の電流源アレー回路100の構成要素に加え、夫々のスイッチ回路とΔΣ変調部11_1(11_2)との間に接続されたチョッパ回路70_1〜70_nを更に備える。チョッパ回路70_1〜70_nは、例えばチョッパ回路1011と同様の回路構成とされ、制御信号Φ及び制御信号ΦBによってチョッピング動作が制御される。これによれば、差動/シングルエンド変換部701のチョッピング動作に応じて、電流IA、IBの供給先がノードAとノードBとの間で切り替わるので、出力電流IOUTの極性が切り替ることなく出力することができる。
以上、実施の形態7に係るDACアナログ部70によれば、トランジスタM1、M2のミスマッチの影響のみならず、アンプAMP_Bのオフセットの影響をも抑えることができるから、差動信号をシングルエンド信号に変換する変換精度の劣化を更に抑えることができ、小規模で高精度なDACの実現に資する。
≪実施の形態8≫
図13は、実施の形態8に係るDACアナログ部の回路構成を例示するブロック図である。同図に示されるDACアナログ部80は、電流源アレー回路700と差動/シングルエンド変換部701との間にゲート接地回路801を備える点で、実施の形態7に係るDACアナログ部70と相違する。なお、図13のDACアナログ部80において、DACアナログ部10〜70と同一の構成要素には同一の符号を付して、その詳細な説明を省略する。
図13は、実施の形態8に係るDACアナログ部の回路構成を例示するブロック図である。同図に示されるDACアナログ部80は、電流源アレー回路700と差動/シングルエンド変換部701との間にゲート接地回路801を備える点で、実施の形態7に係るDACアナログ部70と相違する。なお、図13のDACアナログ部80において、DACアナログ部10〜70と同一の構成要素には同一の符号を付して、その詳細な説明を省略する。
具体的にDACアナログ部80は、電流源アレー回路700とノードBとの間の電流経路、及び電流源アレー回路700とノードAとの間の電流経路に、ゲート接地回路801を備える。ゲート接地回路801は、例えば、トランジスタM7、M8を含んで構成される。トランジスタM7、M8は、例えばPチャネル型のMOSトランジスタである。トランジスタM7は、そのドレインがノードBに接続され、そのソースが電流源アレー回路700の電流(電流IB又は電流IA)を出力する一方のノードに接続される。トランジスタM8は、そのドレインがノードAに接続され、そのソースが電流源アレー回路700の電流を出力する他方のノードに接続される。トランジスタM7、M8のゲートには、共通にバイアス電圧VDが供給される。
このようにゲート接地回路801を設けることで、電流源アレー回路700のスイッチングノイズのノードA及びノードBへの伝播を抑え、ノードA及びノードBの電位変動を更に抑えることができる。これにより、差動/シングルエンド変換の変換精度の劣化を更に抑えることができ、小規模で高精度なDACの実現に資する。
≪実施の形態9≫
図14は、実施の形態9に係るDACアナログ部の回路構成を例示するブロック図である。同図に示されるDACアナログ部90は、チョッパ回路1011及びゲート接地回路1012を含まない回路構成とされる点で、図8に示した実施の形態4に係るDACアナログ部40と相違する。なお、図14のDACアナログ部90において、DACアナログ部10〜80と同一の構成要素には同一の符号を付して、その詳細な説明を省略する。
図14は、実施の形態9に係るDACアナログ部の回路構成を例示するブロック図である。同図に示されるDACアナログ部90は、チョッパ回路1011及びゲート接地回路1012を含まない回路構成とされる点で、図8に示した実施の形態4に係るDACアナログ部40と相違する。なお、図14のDACアナログ部90において、DACアナログ部10〜80と同一の構成要素には同一の符号を付して、その詳細な説明を省略する。
図14に示されるように、差動/シングルエンド変換部901において、カレントミラー回路を構成するトランジスタM1、M2のドレインは、ノードBとノードAに夫々接続される。その他の構成要素の接続関係は、図8と同様である。
これによれば、実施の形態1と同様に、回路規模の縮小を図ることができる。特に、カレントミラー回路を構成するトランジスタのマッチング精度が気にならないような、高い変換精度が要求されないDAC等に適用することで、DACの更なる小面積化を図ることができる。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、実施の形態1乃至9に係る半導体装置を、オーディオ用のDACに適用する場合を例示したが、これに限られず、要求される帯域が比較的狭い用途のDACであれば、適用することができる。例えば、計測用のDACや通信用のDACにも適用することができる。
実施の形態1乃至9において、電流源アレー回路のみならず差動/シングルエンド変換部及びI/V変換部をまでを1チップとする半導体装置を例示したが、これに限られず、差動/シングルエンド変換部までを1チップの半導体装置で実現し、I/V変換部を外付け回路によって実現しても良い。この場合、当該半導体装置は、電圧を出力するための端子OUTV_R、OUTV_Lの代わりに、Rチャネル側の出力電流IOUT_Rを出力するための第1電流出力端子と、Lチャネル側の出力電流IOUT_Lを出力するための第2電流出力端子とを備える構成とされる。ここで、出力電流IOUT_Rは、Rチャネル側のDACアナログ部10_1における差動/シングルエンド変換部101(201〜901)から出力される出力電流IOUTであり、出力電流IOUT_Lは、Lチャネル側のDACアナログ部10_2における差動/シングルエンド変換部101(201〜901)から出力される出力電流IOUTである。
実施の形態1乃至9において、電流源アレー回路100、700として、電源側を基準とした差電流を生成する回路構成(スイッチ素子や電流源等をPチャネル型のMOSトランジスタで実現した回路構成)を例示したが、グラウンド側を基準とした差動電流を生成する回路構成(スイッチ素子や電流源等をNチャネル型のMOSトランジスタで実現した回路構成)であっても良い。この場合、差動/シングルエンド変換部101〜901は、カレントミラー回路等はPチャネル型のMOSトランジスタを用いて構成される。これによれば、Nチャネル型のMOSトランジスタで構成した場合と同様に、実施の形態1乃至9に例示したチョッパ回路1011やゲート接地回路1012等を適用することで、同様の効果を得ることができる。この場合、チョッパ回路1011やゲート接地回路1012等を構成するトランジスタの導電型は、各素子のバイアス状態等を考慮して適宜選択すればよい。
実施の形態1乃至6、9において、位相補償用の抵抗Rc及び容量Ccは、アンプAMP_Bの回路構成によっては省略することが可能である。逆に、実施の形態7、8において、アンプAMP_Bの出力端子と非反転入力端子の間に位相補償用の抵抗Rc及び容量Ccを接続することも可能である。
容量CregBや容量CregAは、図8や図9の回路のみならず、図10、11、13等の回路にも適用することができる。また、容量CregBは、アンプAMP_Bの負荷駆動能力が高い場合には省略可能である。同様に、容量CregAは、アンプAMP_Aの負荷駆動能力が高い場合には省略可能である。
チョッパ回路1011は、チョッピング動作が可能にされる回路構成であれば良く、図5等に示される回路構成に限定されない。
I/V変換部102は、入力された電流IOUTを電圧に変換することができる回路構成であれば良く、図5等に示される回路構成に限定されない。同様にローパスフィルタの機能も別の回路構成で実現しても良いし、I/V変換部102とは別にフィルタ回路を設けても良い。
1 半導体装置
101 差動/シングルエンド変換部
102 I/V変換部
アンプ AMP_B、AMP_A
C1、Cc 容量
R3、Rc 抵抗
M1、M2 トランジスタ
1011 チョッパ回路
VCOM 基準電圧
A、B ノード
IA、IB 電流
IOUT 出力電流
VOUT 出力電圧
DATA_IN、OUTV_R、OUTV_L 端子
12 ディジタルフィルタ部(IPF)
11_1、11_2 ΔΣ変調部(ΔΣMOD)
10_1、10_2 DACアナログ部(DAC_ANLG)
VOUT_R Rチャネル側の出力電圧
VOUT_L Lチャネル側の出力電圧
100 電流源アレー回路(I_ARY)
101 差動/シングルエンド変換部(DIF/SGL_CNVTR)
102 I/V変換部(I/V_CNVTR)
Iref1〜Irefn 定電流源、電流
スイッチ素子 MSA_1〜MSA_n、MSB_1〜MSB_n
10 DACアナログ部
スイッチ素子 MC1、MC1B、MC2、MC2B
C,D ノード
Φ、ΦB 制御信号
20 DACアナログ部
201 差動/シングルエンド変換部
1012 ゲート接地回路
E,F ノード
30 DACアナログ部
301 差動/シングルエンド変換部
R1、R2 抵抗
40 DACアナログ部
401 差動/シングルエンド変換部
CregB 容量
50 DACアナログ部
501 差動/シングルエンド変換部
CregA 容量
60 DACアナログ部
601 ゲート接地回路
70 DACアナログ部
700 電流源アレー回路
701 差動/シングルエンド変換部
702 チョッパ回路
G、H ノード
70_1〜70_n チョッパ回路
80 DACアナログ部
801 チョッパ回路
90 DACアナログ部
901 差動/シングルエンド変換部
101 差動/シングルエンド変換部
102 I/V変換部
アンプ AMP_B、AMP_A
C1、Cc 容量
R3、Rc 抵抗
M1、M2 トランジスタ
1011 チョッパ回路
VCOM 基準電圧
A、B ノード
IA、IB 電流
IOUT 出力電流
VOUT 出力電圧
DATA_IN、OUTV_R、OUTV_L 端子
12 ディジタルフィルタ部(IPF)
11_1、11_2 ΔΣ変調部(ΔΣMOD)
10_1、10_2 DACアナログ部(DAC_ANLG)
VOUT_R Rチャネル側の出力電圧
VOUT_L Lチャネル側の出力電圧
100 電流源アレー回路(I_ARY)
101 差動/シングルエンド変換部(DIF/SGL_CNVTR)
102 I/V変換部(I/V_CNVTR)
Iref1〜Irefn 定電流源、電流
スイッチ素子 MSA_1〜MSA_n、MSB_1〜MSB_n
10 DACアナログ部
スイッチ素子 MC1、MC1B、MC2、MC2B
C,D ノード
Φ、ΦB 制御信号
20 DACアナログ部
201 差動/シングルエンド変換部
1012 ゲート接地回路
E,F ノード
30 DACアナログ部
301 差動/シングルエンド変換部
R1、R2 抵抗
40 DACアナログ部
401 差動/シングルエンド変換部
CregB 容量
50 DACアナログ部
501 差動/シングルエンド変換部
CregA 容量
60 DACアナログ部
601 ゲート接地回路
70 DACアナログ部
700 電流源アレー回路
701 差動/シングルエンド変換部
702 チョッパ回路
G、H ノード
70_1〜70_n チョッパ回路
80 DACアナログ部
801 チョッパ回路
90 DACアナログ部
901 差動/シングルエンド変換部
Claims (13)
- 第1電流が供給される第1ノードと、
第2電流が供給される第2ノードと、
前記第1ノードに供給された前記第1電流を複製するとともに、複製した電流と前記第2ノードに供給された前記第2電流との差に応じた出力電流を生成するカレントミラー電流生成部と、
前記出力電流を電圧に変換する電流電圧変換部と、を有し、
前記カレントミラー電流生成部は、前記第1電流を入力するための入力側のトランジスタと、前記複製した電流を出力するための出力側のトランジスタとを切り替えるチョッパ動作が可能にされる半導体装置。 - 前記カレントミラー電流生成部は、
第3ノードと基準となる電圧が供給される基準ノードとの間に設けられた第1トランジスタと、
第4ノードと前記基準ノードとの間に設けられ、制御端子が前記第1トランジスタの制御端子と共通に接続される第2トランジスタと、
前記第1ノードの電圧が所定のバイアス電圧と等しくなるように前記第1トランジスタ及び前記第2トランジスタの前記制御端子を駆動する第1増幅部と、
前記第1ノードを前記第3ノードに接続し、且つ前記第2ノードを前記第4ノードに接続する第1状態と、前記第1ノードを前記第4ノードに接続し、且つ前記第2ノードを前記第3ノードに接続する第2状態とを交互に切り替えるチョッパ回路と、を有する請求項1に記載の半導体装置。 - 前記電流電圧変換部は、前記第2ノードの電圧が前記所定のバイアス電圧と等しくなるように制御することにより、前記第2ノードから入力した電流を電圧に変換するための第2増幅部を有する請求項2に記載の半導体装置。
- 前記カレントミラー電流生成部は、
前記第1ノードと前記チョッパ回路との間の電流経路、及び前記第2ノードと前記チョッパ回路との間の電流経路の夫々に設けられた第1ゲート接地回路を更に有する請求項3に記載の半導体装置。 - 前記第1トランジスタと前記基準ノードとの間に設けられた第1抵抗と、
前記第2トランジスタと前記基準ノードとの間に設けられた第2抵抗と、を更に有する請求項4に記載の半導体装置。 - 前記第1ノードとグラウンドノードとの間に設けられた第1容量を更に有する請求項4に記載の半導体装置。
- 入力されたディジタル信号に応じて、複数の電流源から出力される夫々の電流の出力先を、前記電流源毎に、前記第1ノード又は前記第2ノードに選択的に切り替えることにより、前記第1電流及び前記第2電流を生成する電流源アレー回路と、
前記電流源アレー回路と前記第1ノードとの間の電流経路、及び前記電流アレー回路と前記第2ノードとの間の電流経路に設けられた第2ゲート接地回路と、を更に有する請求項4に記載の半導体装置。 - 前記第2ノードとグラウンドノードとの間に設けられた第2容量を更に有する請求項7に記載の半導体装置。
- 入力したディジタル信号をオーバーサンプリングして出力するディジタルフィルタと、
前記ディジタルフィルタから出力された信号に対してデルタ・シグマ変調を行い、変調結果に基づくディジタル信号を前記電流源アレー回路に出力する変調部と、
前記電流電圧変換部によって変換された電圧を出力するための出力端子と、を更に有する請求項7に記載の半導体装置。 - 前記チョッパ回路は、前記変調部によるディジタル信号の出力サイクルよりも短いサイクルで前記第1状態と前記第2状態を切り替える請求項9に記載の半導体装置。
- 入力されたディジタル信号に応じて第1電流及び第2電流を生成し、第1ノード及び第2ノードに供給する電流源アレー回路と、
前記第1ノードと基準となる電圧が供給される基準ノードとの間に設けられた第1トランジスタと、
前記第2ノードと前記基準ノードとの間に設けられ、制御端子が前記第1トランジスタの制御端子と共通に接続される第2トランジスタと、
所定のバイアス電圧が供給される第1入力端子と、前記第1入力端子と異なる第2入力端子とを有し、前記第1入力端子と前記第2入力端子の電圧が等しくなるように、前記第1トランジスタ及び前記第2トランジスタの制御端子を駆動する第1増幅部と、
所定のバイアス電圧が供給される第3入力端子と、前記第3入力端子と異なる第4入力端子とを有し、前記第3入力端子と前記第4入力端子の電圧が等しくなるように制御することで前記第4入力端子に入力された電流を電圧に変換する第2増幅部と、
前記第1ノードを前記第2入力端子に接続し、且つ前記第2ノードを前記第4入力端子に接続する第1状態と、前記第1ノードを前記第4入力端子に接続し、且つ前記第2ノードを前記第2入力端子に接続する第2状態とを交互に切り替えるチョッパ回路と、を有し、
前記電流源アレー回路は、前記第1ノードに前記第1電流を供給し、前記第2ノードに前記第2電流を供給する第1出力状態と、前記第1ノードに前記第2電流を供給し、前記第2ノードに前記第1電流を供給する第2出力状態とを、前記チョッパ回路の切り替え動作に同期して切り替える半導体装置。 - 前記電流源アレー回路と前記第1ノードとの間の電流経路、及び前記電流アレー回路と前記第2ノードとの間の電流経路の夫々に設けられたゲート接地回路を更に有する請求項11に記載の半導体装置。
- 前記第1トランジスタと前記基準ノードとの間に設けられた第1抵抗と、
前記第2トランジスタと前記基準ノードとの間に設けられた第2抵抗と、を更に有する請求項12に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012199345A JP2014057135A (ja) | 2012-09-11 | 2012-09-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012199345A JP2014057135A (ja) | 2012-09-11 | 2012-09-11 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014057135A true JP2014057135A (ja) | 2014-03-27 |
Family
ID=50614115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012199345A Pending JP2014057135A (ja) | 2012-09-11 | 2012-09-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014057135A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017179301A1 (ja) * | 2016-04-13 | 2017-10-19 | 株式会社ソシオネクスト | 参照電圧安定化回路およびこれを備えた集積回路 |
CN110890891A (zh) * | 2018-09-07 | 2020-03-17 | 联发科技(新加坡)私人有限公司 | 数字至模拟转换器 |
CN112865799A (zh) * | 2020-12-31 | 2021-05-28 | 瑞声科技(南京)有限公司 | 一种优化电流舵DAC的sigma-delta ADC调制器及电子设备 |
-
2012
- 2012-09-11 JP JP2012199345A patent/JP2014057135A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017179301A1 (ja) * | 2016-04-13 | 2017-10-19 | 株式会社ソシオネクスト | 参照電圧安定化回路およびこれを備えた集積回路 |
CN109075773A (zh) * | 2016-04-13 | 2018-12-21 | 株式会社索思未来 | 参考电压稳定化电路及包括该参考电压稳定化电路的集成电路 |
US20190068213A1 (en) * | 2016-04-13 | 2019-02-28 | Socionext Inc. | Reference voltage stabilizing circuit and integrated circuit provided with same |
CN110890891A (zh) * | 2018-09-07 | 2020-03-17 | 联发科技(新加坡)私人有限公司 | 数字至模拟转换器 |
CN110890891B (zh) * | 2018-09-07 | 2023-09-15 | 联发科技(新加坡)私人有限公司 | 数字至模拟转换器 |
CN112865799A (zh) * | 2020-12-31 | 2021-05-28 | 瑞声科技(南京)有限公司 | 一种优化电流舵DAC的sigma-delta ADC调制器及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011145152A1 (ja) | デジタル-アナログ変換器及びデジタル-アナログ変換装置 | |
US7205920B2 (en) | Continuous-time-sigma-delta DAC using chopper stabalization | |
KR100804645B1 (ko) | 자체 차단형 전류모드 디지털/아날로그 변환기를 가지는연속시간 델타 시그마 변조기 | |
Radke et al. | A 14-bit current-mode/spl Sigma//spl Delta/DAC based upon rotated data weighted averaging | |
US6977602B1 (en) | Wide band digital to analog converters and methods, including converters with selectable impulse response | |
US9130582B2 (en) | Systems and methods for correcting an offset at an output of a digital to analog converter | |
US7514999B2 (en) | Voltage-to-current converter | |
US7956782B2 (en) | Current-mode sigma-delta digital-to-analog converter | |
JP2010239372A (ja) | デルタシグマa/dコンバータ | |
US20110037511A1 (en) | Multiple signal switching circuit, current switching cell circuit, latch circuit, current steering type dac, semiconductor integrated circuit, video device, and communication device | |
IT202000004159A1 (it) | Convertitore tensione-corrente, dispositivo e procedimento corrispondenti | |
US8643520B1 (en) | Digital-to-analog converter (DAC) current cell with shadow differential transistors for output impedance compensation | |
US7777655B2 (en) | Wideband switched current source | |
US20100090756A1 (en) | Switched capacitor circuit with reduced leakage current | |
Luh et al. | A high-speed fully differential current switch | |
JP2014057135A (ja) | 半導体装置 | |
JP2012023616A (ja) | スイッチドキャパシタ型d/aコンバータ | |
JP2012147239A (ja) | 電流スイッチ回路およびda変換器 | |
US10833692B1 (en) | Small low glitch current mode analog to digital converters for artificial intelligence | |
JP2000040965A (ja) | Da変換器 | |
EP1769582B1 (en) | Current parking return to zero digital-to-analog converter | |
Kauffman et al. | A DAC cell with improved ISI and noise performance using native switching for multi-bit CT Delta Sigma modulators | |
US10389376B2 (en) | Digital-to-analog converter circuit, corresponding device and method | |
Sung et al. | A comparison of second-order sigma-delta modulator between switched-capacitor and switched-current techniques | |
KR102619612B1 (ko) | 능동형 rc 적분기 및 이를 포함하는 연속 시간 델타-시그마 모듈레이터 |