TWI273613B - Capacitor structure - Google Patents

Description

1273613 18806twf.doc/g 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種電容結構，且特別是有關於 一種内藏式電容結構，是利用細長型電極板而達到上 下左右的交互耦合設計，以提高電容值的效果。 【先前技術】 現代高頻高速電子系統產品例如英特爾公司 INTEL Pentium-4之中央微處理器（CPU)電路基板， 或是個人電腦主機板或是行動電話印刷電路板的電 路中，為了過濾來自系統中各式各樣的電氣雜訊及穩 定電壓的目的，均必須在電源端與接地間（例如5伏 特與接地間，或是3.3伏特與接地間）並聯加上一些 電容器元件，這些電容器元件，也就是一般所熟知之 去搞合電容器（Decoupling Capacitor)。一般執行去麵 合電容功能的元件，主要技術有兩種，第一種為使用 離散式（Discrete Component)電容器，例如表面黏著技 術（Surface Mount Technology，“SMT”）電容器，第二 種為新近發展的電容性基板，來作去耦合功能。 離散式電容器至少存在以下之缺點，包括工作頻 帶範圍不夠寬、交流阻抗不夠低、以及不能與系統基 板整合（System in Package)等的問題。而目前電容性 基板元件的缺點包括貫穿孔電氣寄生效應太大（Via Parasites Effects)，另外還有電容性基板僅有平面之 2D結構，因此設計之面積太大，以及電容介電材料 電氣損耗大等等問題。 5

1273613 18806twf.doc/g 狀其/刷電路板通常係用相同介電係數的平面 為ΐ古:it玻璃纖維布(FR4)基板所組成，其缺點 低，抑制雜訊效果較差，被動元件整合度較 利以及室If改良者，例如在美國第5,079,069號專 _ ，61,086號專利中，提出一種在内層中加 電材質的平面狀基板，以求增加電路板間電 二ΐ”性來抑制雜訊等，因此，平面狀基板之 速數現代高頻類比與高 雔/雷L 式電子系統而言，所佔用的面積是 的側面空間。 』J應用 =屬於zycon公司之美國第5，161,〇86號、名稱 A Capacitor Laminate for Use in Capacitive Printed

Crnum B0ards and Meth〇ds 〇f “刪如⑽」並於 1992年H月3日公開之專利中，其原理為同一平面 只含有一種介電係數的基板，其上下兩表面，粘合 一層導電金屬，構成一平面型電容性基板。如圖 所示之印刷電路板1()〇 t，有一電阻薄板心响如 ammate)110結構，包括由兩層金屬層112與Μ#， 與由此兩層金屬層112與114所夾住之介電層116 組成。並且利用導線122與124與其他層的導電層結 構，例如圖示之導電層結構13〇相連接。 曰'° 上述之結構，是一個上下利用導通孔來連接，和 其他傳統的印刷電路板壓合時，可以提供電容器的+ 氣特性來抑制雜訊等的功能。除了上述之運用外，^ 6

1273613 18806twf.doc/g :極板也可以用多層來設計，請參照目ib。除了原 來之之結構外，更增加了電阻薄板140結構，包括由 兩層金屬们42與144,與由此兩層金屬層142與14由4 f夹住之介電々146所組成。並且利用導線122與 人/、他層的‘電層結構，例如圖示之導電層結構 130。但疋此種多層之結構，會增加 影響電氣效應。 负度而 社椹气此二Γ，请參照目lc’為單一電極板的顯微 :構。攸此镟小結構中可以知道其缺點為單一電極板 热法發揮邊緣麵合的好處，而且佔用的面積較大。另 ^導通孔的設計不只增加電感效應與減少應用的頻 ::圍’更是佔用到下層面積的使用。因為這樣的設 计八針對接地去耦電容的使用，應用到串接電容效果 不大。 _ 另外，在屬於 International Business Machine 公 司 f 美國第 5,972,053 號、名稱為「Capacit〇r F〇rmed wnh Prmted Circuit B〇ards」並於 1999 年 ι〇 月 ％ 日 Λ，之專利中，提出了—種電極板的設計，如圖2 A 也可以用多層來設計。如圖所示，在印刷電路 板200中，兩個電阻21〇與22〇夾在介電層2〇2、2料 與206之間，而經由導通孔（VIA)232、234與盥 外部之導電層連接。不過此多層結構，會增加 :::度MS電f效應。圖2B為單一電極板的顯微 二:計缺點之一為單一電極板無法發 揮邊、、彖耦合的好處，而且佔用的面積較大。另外，導 7 1273613 18806twf.doc/g 通孔的設計不只增加電感效應，減少應用的頻率範 圍，更是佔用到下層面積的使用。 .在另外之習知技術中，半導體積體電路之製程上 皆是以增加表面積的結構來達到高密度電容，但是其 效果有限，事實上可以用立體交錯式的結構更可以增 加表面積。例如，在美國第5,744,853號、名稱為 「Three dimensional polysilicon capacitor for high density integrated circuit applications」並於 1998 年 4 月28日公開之專利中，提出了 一種利用立體交錯式 的結構增加表面積之設計，而達到高密度電容之要 求。請參照圖3所示，此圖像化之多晶矽層（Patterned Polysilicon Layer)310、絕緣層（Insulator Layer)320、 以及另一圖像化之多晶石夕層（Patterned Polysilicon Layer)330這三層之結構形成立體交錯式的結構電容 器。 【發明内容】 本發明就是希望利用具有細長型電氣路徑之電 極板，而電極板在兩端具有單端相連或是雙端相連之 結構而達到上下左右的交互耦合，以提升電容值。 本發明所提出之電容結構，採用交錯耦合狀的設 計，達到導線或是電極板間可以使一電極上下左右與 另一電極互相耦合，達到最小面積最高電容值的效 果，且採用的導孔數少，此新電容在最小面積上有最 大的電容值。 本發明所提出之電容結構，可應用在高頻高速模 1273613 18806twf.doc/g 組或系統中，可以提昇電容性基板雜訊抑制能力，應 用在一般電路設計也會有最小面積的設計，符合未來 電子系統縮裝的目的。、 本發明之一實施例中，提出一種電容結構，包含 介電材料層、第一電極與第二電極。此介電材料層位 於第一電極與第二電極之間。第一電極包括相連接之 一第一電極層與一第二電極層。而第二電極包括相連 接之一第三電極層與一第四電極層，其中第一電極層 與第三電極層位於一第一平面上，而第二電極層與第 四電極層位於一第二平面上。第一平面平行於第二平 面。此第一電極層之下方為第四電極層，而第三電極 層之下方為第二電極層。 上述之電容結構中，所有電極層皆為一平板之導 電層且相互平行以一間隔配置。 在一例子中，第一電極之電氣路徑是從第一電極 層走到二電極層，再由第二電極層走到第一電極層之 雙端相連結構，而第二電極之電氣路徑是從第三電極 層走到四電極層，再由第四電極層走到第三電極層之 雙端相連結構。 另外一個例子中’第一^電極之電氣路控是從第一' 電極層之兩端走到二電極層之兩端，而第二電極之電 氣路徑是從第三電極層之兩端走到四電極層之兩端 之雙端相連結構。 上述之電容結構中，所有電極層也可為一長條型 之導電層，而第一電極層與第三電極層以一第一方向 1273613 18806twf.doc/g 平行並列螺旋方式環繞，而到中心位置後，再由第二 電極層與四電極層以一相反於第一方向之一第二方 向平行並列螺旋方式環繞。 本發明之另一實施例中，提出一種電容結構，包 含介電材料層多數個介電材料層、第一電極與第二電 極，具有多層之結構。這些介電材料層位於第一電極 與第二電極之間。第一電極包括相連接之多數個第一 電極層，第二電極包括相連接之多數個第二電極層。 這些多層之結構中，每一層之平面具有其中一第一電 極層與一第二電極層平行並列，而每一第一電極層之 上方或下方或上下方為第二電極層5而每一第二電極 層之上方或下方或上下方為第一電極層。 上述之電容結構，其中第一電極層與第二電極層 為一平板之導電層且相互平行以一間隔配置。而在一 實施例中，第一電極中之每一層電極層連接方式為單 端相連，而第二電極中之每一層電極層連接方式為單 端相連(也就是同一電極在不同層之間只有一個接 點）。在另外一實施例中，第一電極中之每一層電極 層連接方式為雙端相連，而第二電極中之每一層電極 層連接方式為雙端相連。 為讓本發明之上述和其他目的、特徵和優點能更 明顯易懂，下文特舉較佳實施例，並配合所附圖式， 作詳細說明如下。 【實施方式】 本發明就是希望利用具有細長型電氣路徑之電 1273613 18806twf.doc/g 極板’而電極板在兩端具有單端相連或是雙端相連之 結構而達到上下左右的交互耦合，以提升電容值。而 電極板之形狀並不受限制。 本發明所提出之内藏式電容結構，是利用細長型 電氣路徑而達到上下左右的交互耦合設計，達到導線 或是電極板間可以使一電極上下左右與另_電極互 相耦合，達到最小面積最高電容值的效果，且採用的 _ 導孔數少，此新電容在最小面積上有最大的電容值。 • 一本發明所提出之内藏式電容結構，可應用在高頻 高速模組或系統中，可以提昇電容性基板雜訊抑制^ 力，應用在一般電路設計也會有最小面積的設計，符 合未來電子系統縮裝的目的。 、 二内藏式電容功能與其優點為可以（1)抑制高頻雜 訊之干擾；（2)可以降低印刷電路板接線所需要的接 線^數目；（3)提高電子系統整合密度與縮小面積。 用高，電係數的基板形成内藏式電容主要的目的之 • 一就是希望縮小電容面積，除可以用材料方式縮小面 積之外，也可以用電氣結構的改善來改進。 本發明複數電極之内藏式電容器結構，是由數個 電極板在同一平面組合而成，因而可以依應用的 需要而選擇設計。當在相同面積下電容基板有一定白口勺 耦合面積，一般是以雙個電極板上下疊合來完成，如 了圖4A一與4B所示，其中圖从是上視圖，而圖佔 疋剖面不意圖。上下兩個電極板41〇與42〇間存 介電層430，而整個結構以一等效電容Cp表示。整 1273613 18806twf.doc/g 體的電容值可以用電容基本公式求出，所以在簡單的 電氣形式中’電容值與面積成正比。另外，引出點_ 般可以有導通孔等製程來完成。 電容基本公式：

D D 其中 C為總電容值（Total Capacitance)，單位為ρρ ; B A為導體與介電層之間的面積（Area 〇f

Conductor and Dielectric)，單位為平方公尺（m2); D 為介電層的厚度（Thickness of the Dielectric Material)，單位為公尺（m); S為在電容器電極板間的介質之介電常數 (Permittivity of the Medium between Capacitor Plates)，單位為每公尺具有的法拉（Farad/m，F/m); :為在自由空間之相對介電常數（Relative • Permittivity of Free Space)，單位為每公尺所具有的 法拉（F/m)，1/36 7Γ *10-9 F/m = 8.85 pp/m;以及 &為在介電材料之相對介電常數（Relative Permittivity of Dielectric Material)。 但是實際上’在相同面積下若要提高電容值，可 以將電極板分割，分割各電極板間會有細微的麵合電 容存在，而提高相同面積電容值。如圖5A所示之内 藏式電容器結構500’其中’ A為電極一，b為電極 12 I2736]sL,〇c/g =f電極B之間有介電層51〇。ai為電極A ?，A2為電極A的下層’而m為電極b的上 曰，為電極B的下層。而電極A的上層A1盥雷 極B的上層B1之距離為叫，而電極A的上声、ai 的下層B2之距離為的。在相同面積日 ，電極板一定距離後，可以造成交 :容面積下顺 上二如：在圖犯之剖面圖中可知，除了電極A的 電極B的下層B2之間，以及電極A的下 C B的上層B1之間存在一電容cp外，在 A 2上層A1與電極B的上層B1之間，以及在 交錯扭轉轉合電容Cc。另外，在電極=上= ^電極A的下層A2之間、或是在電極b的上声 ==極B的下層B2之間，存在交錯 ::樣的配置’將可有效地增加不少的電容值。另 二：是螺旋狀電極板的引出點可以用盲孔或是 古4 ί—Λ，例中’電極A與電極B可以是利用具 之:S3路徑之電極板，而在電極A與電極： 是雙端相連之結構，* 之形狀並不受限Ϊ。以提升電容值。而電極板 對於單端相連或是雙端相連之定義，是以電氣路 13 1273613 18806twf.doc/g 徑马主。例如，電極A之電氣路徑是從上屑 下層A2，則為單端相連之結構。而電極b带，到 徑是從上層B1走到下層B2則也是單:氣路 構。而上層A1與下層A2相連接部分， 連之結 =…連接部分可以經由一長條型?電= 在另外一實施例中，電極A之電氣路 A1立之兩端同時走到下層A2 (同時走也就是再：： 的意思，例如電極A先由上層A1走到下層A : 由下層A2走回到上層a卜也可以解釋 :由點走到下層A2)，就是所謂的雙端相VI B2二山f電氣路徑是從上層B1之兩端走到下； 同時走也就是再走吻 層由么層Βΐί到下層B2,再由下 a 1，也可以看成B1由兩個接點走到 B1與^二Γίί2相連接部分’或是上層 板或導孔相連接。、接部分可以經由—長條型之電極 绫ΓΓΐ錯扭轉轉合電容。白勺特性可分析如下。邊 就是基hn;合電容Cc叙合距離縮小，這也 錯扭轉：：：：ί中的D(電極板間距)縮小’因而交 y 八包谷Cc會變大，使得整體電容值增加。 則六#i ii電層510若是使用高介電係數基板材料， 貝1又錯扭軸合電容以值會比較大，這也就是基本 14 1273613 18806twf.doc/g 電容公式中的曾及如 容值。所以複數帝搞’、+ )增加，因而提昇的整體電 極板邊緣耦合的^ 是利用不同電 生耦合的部分，還右丄，幵正體的电各值，當然，寄 加整體電容值。、 麵合電容Ct也可以微量增 上述本發明所提屮 構’在實際運用上，,』二之内藏式電容器結 明所提出之内藏式電1 =:圖冗與5D所示。本發 極A與電極二1:::= 電極A的上層，A2為電極A的"電J °、A1為 B的上層’B2為電極B的下層。曰’而B1為電極 請參照圖5C，命枚a n 曰 則從端點512與=二=層、A;與電極B的上層 繞至中心點。而奸/千订亚列之方式，螺旋環 毛71 任$虎520之位置以橫切面Τ-Τ，亦 看，可以瞭解此配置如圖、— 間存在交錯耦合之電容。而至二：構而母個電極之 530之位置，則如右圖之放大结構如圖標號 圖5D，電極Α的下層Α2與電。回貝二二，如 ===方式，螺旋環繞到以 ΓΒΓ二At層A1與下層八2,以及電極Β的工 ^目同的· 平行並列螺旋環繞之方式，可在 仕：5:下有效地增加電容值。而此内藏式電容哭 、，-口構500經由導孔連接電極八，而 口口 極1，以便與另外之導電層連接導連接電 當然，為了縮小面積與增加電容值，也可以使用 15 1273613 I8806twf.doc/g 多層電路板的設計，形成上下多層電極 值與縮小面積，而並姓播 _ 汁電谷 係顯示本發明-實施；面;;=則如目6所示， 電容。此内藏式電容哭社構乂6^0巧電極之内藏式

=電極B與在電極…之間的介電層 包括電極層Λ1、A2、A3、 电層包極A 電極層則、32、33、；84盥^，^電極^包括 A2、A3、A4盥Μ 而這些電極層A1、 ，、A5，以及電極層B1、B2、 與B5，分別如圖5C與g @ 、，π ^ 方式，配置在多層的電UK 螺旋環繞之 構而二於/二的:所得到崎 稱明蒼々圖7，此為採用HiDK4〇 爾（mil)，採用嚴苛的製程來看 、，、見線距2饴 密爾平方（m^戶Γ且有2到的結果。若是以 社槿如具有的電容值來觀察，基板 、、.口構如圖7所不。而在底下數 從圖8A到圖8D之第！類結構; 照不同之例子說明觀察之結果。 犬…秦’ ’女 ,4參二圖:A以便說明第、類之電容結構。此電容 結構如圖所示之平板金 妨 > 短 (Metal-Insulator_Meta卜‘‘Μ 二、、、巴緣體-金屬 電容器結構是由金屬層二=結構，也就是此 他m 金屬層812鱼苴中之絕 緣層814所組成，此結構所 ^、=

微微法拉（PF)。 7¾谷值為10.37W 而請參照圖8B以便說明第 容結構若如圖8B所示，由雷 貝之电各結構 田玉極A、電極B與其間之 1273613 1 S806twf.d〇c/g B介2電上=成。而電極A之上層A1與電極B之下声 上下配置，而另外與電極6之上声 曰 之下層A2交錯上下配置。兩日1 电極A A2利用連接結構8 电 層A1與下層 焱丁 & η …立疋接’而電極Β之上層pm 得：吉構818相互連接。此結構所測 令电谷值為11.1153微微法拉（pF)。 另外，請參照圖8C以便銳明筮m— 電容結構若如圖8。所-::弟類之電容結構。 之介電声所^ 纟電極A、電極B與其間 肩二層:斤組成。而電極A之上層Ai與電極b之下 Αθ之下馬a配ί ’而另外與電極B之上層B1與電極 " 2父錯上下配置。與圖83不同之處在於， 到下層A2是利用連接結構叫目 相連#疋1到上層A1則是利用連接結構824 之下層B2到上層B1是利用連接 連接έ士槿JOS 士 ; 層扪到下層B2則是利用 1() 、σ 相連接。此結構所測得的電容值為 1ϋ·8911微微法拉（pF)。 巧 =外，請參照圖8D以便說明第

構也就是如圖心，：:電;fA A的上厗上電極之間有介電層。A1為電極 上厣a，A2為電極Α的下層，而B1為電極Β的 極ΐ:Λ2，Β的下層。電極八的上膚αι與電 勺上層B1分別從端點832與834，以平行並列 八=’螺旋環繞至中心點。而到了中心位置，電極 、層A2與電極B的下層B2從中心點又以平行 17 1273613 18806twf.doc/g 亚列之方式，螺旋環繞到端點832盥 上層^與下層A2，以及電極卫的上層^與下^ 上、平行並列螺方疋環繞之方式，可在相同的面積下 =也if加電容值。此結構所測得的電容值為 3 · 3微微法拉（pF)，比起第j類電容結構，也就 疋平板MIM電容，提升電容值將近80%。 、上述之實際觀察值可知，本發明所提出之内藏 鲁 ^電容結構，是利用細長型電極板而達到上下左右的 乂互耦合&计，達到導線或是電極板間可以使一電極 ^下左右與另一電極互相耦合，達到最小面積最高電 容值的效果，且採用的導孔數少，此新電容在最小面 積上有最大的電容值。 除此之外，請參照圖9A與圖9B，主要是說明從 圖8A到圖8D之第I類結構到第^類結構之電容二 構中，50x50密爾平方（mil2)所具有的電容值對於g 率響應之曲線圖。圖9A中可觀察，第I類電容結構 • 與頻率從〇到6GHz的電容值變化情況，包括曲線°91〇 與912,而第II類電容結構與頻率從〇到6GHz的電 容值變化情況，包括曲線920、922與924，第In類 電容結構與頻率從〇到6GHz的電容值變化情況/包 括曲線930與932，第IV類電容結構與頻^從〇 = 6GHz的電容值變化情況，包括曲線940、942與944 而圖9B主要是根據圖9A放大觀察頻率從〇到

的電容值變化情況。本發明所提出之内藏式電容結Z 構，可應用在南頻而速模組或系統中，可以担曰 j μ致幵電容 18 1273613 18806twf.doc/g 性in抑制能力，應用在—般電路設計也會有最 二明‘二：&十’符合未來電子系統縮裝的目的。而本 每月所k出之内藏式電容結構因 則因自振頻率的影響有所不同冓口甚為至 谷已經超過自振頻率而呈現電感性，所們、： 的低頻（OHz)來比較，i 〇.5p ^ 3 80%左右。 j iy.uPF美升了約 而本發明所提出之賴式電 領域之埋藏式電容結構。包稱，於各種 f製程領域中’構成立體交錯i埋藏幾之 是應用於積體電路製程領域中 ^構或 式電容結構。或是應用 2體交錯式埋藏 學工程的應用領域中，構成立】醫 構。或是庫用龠田曰u 又錯式埋藏式電容結 構a疋應用商用晶片電容製 體交錯式埋藏式電容結構。飞員$中構成立 圖10是說明本發明之内藏式 例，與圖7之結構 谷―口構另一貫施 質内部，作同丄Λ在於金屬板是否埋在介 雖然本^储升之效果。 用以限定本發明如上，然其並非 明之精神和範圍内，當可作㈣不脫離本發 本發明之保護範圍當視後附一主更動因 者為準。 f Μ專利乾圍所界定 19 1273613 18806twf.doc/g 【圖式簡單說明】 γ圖· 1A〜〗c是傳統之印刷電路板之電阻薄 (Capacitor Laminate)結構示意圖。 尾阻屬板 圖2A與2B是傳統之多 構示意圖。 s f劂電路板之電阻結 圖3是傳統半導體製 構示意圖。 Μ中用以增加電阻值之結 圖4Α與4Β是平板電阻結構之上 藏 構上例之内藏式電容器結 内狀㈣轉狀電極之

圖7气說明本發明—實施例之内藏式 面尺寸示意圖。 再J 内=8D是說明第1類結構到第1 V類結構之 内臧式電容結構侧視示意圖。 再< 描二9A與圖9B是說明從圖8A到圖奶之第I類結 示意ΐ W類結構之電容結構之電容值與頻率之關係 叫D〇疋况明本發明又一實施例之内藏式電容結構 Μ面尺寸示意圖。 ^ 【主要元件符號說明】 14〇 ·電阻薄板（Capacitor Laminate) 20 1273613 18806twf.doc/g 112與114、142與144 :金屬層 116、146 :介電層 122與124 :導線 130 :導電層結構 200 :印刷電路板 210與220 :電阻 202、204與206 :介電層 232、234 與 236 :導通孔（VIA) 310 :圖像化之多晶石夕層（Patterned Polysilicon Layer) 320 :絕緣層（Insulator Layer) 330 :圖像化之多晶石夕層（Patterned Polysilicon Layer) 410與420 :電極板 430 :介電層 500 :内藏式電容器結構 A、Al、A2、B、Bl、B2 :電極 512與514 :端點 810、812 :金屬層 814 :絕緣層 816 、 818 、 822 、 824 、 826 、 828 、 832 、 834 :連 接結構 21

Claims (1)

1273613 18806twf.doc/g 十、申請專利範圍： L 一種電容結構，包含： 一介電材料層； 第一電i與5極；極，該介電材料層位於該 連接之一第：ΐΓ;，其中，該第—電極包括相 包括相連接之一 二電極層，而該第二電極 第-電極層；第層與-第四電極層，其中該 二電極層與第四電極層位 弟上，而該第 一平面平行於該第二於弟一千面上，其中該第 第四電極層，而該f 電極層之下方為該 層。 ^弟一電極層之下方為該第二電極 :電極層為—平板之7電層r互第巧^ 置，而其中該第一電極之雷洛牧尸θ十仃以—間隔配 走到該二電極層之單端相連社構 第-電極層 虱路徑是從該第三電極層走 弟一電極之電 連結構。 走到该四龟極層之單端相 3·如申請專利範圍第1 該第一電極層與該二 、、’1電谷結構，其中 極層與該四電極層相連;二f::與該第三電 導通孔之電極板相連接“刀都疋經由-長條型或 該第4-=工專圍第1項所述之電容結構，Μ 電極層、該第二電極層、該第三電極m 22 1273613 6twf.doc/g 18806] ΐ電:一平板之導電層且相互平行以—門 ，而其t該第一電極之電氣 間隔配 之兩端走到該二電極声 匕疋攸该弟—電極肩 路徑是從該第三電極“ 二電極之電氣 端之雙端相連結構。而走幻该四電極層之兩 5.如申請專利範圍第4項 — 該第一電極層盥該—雷 > 、之电各結構，其中 極層與該四電極與該第三電 電極板相連接。 疋、、、工由一長條型之 6.如申請專利範圍第〗 該第一電極層、該第—帝展"電容結構，其中 ，為一長條弟型：;7;:=『極層與該第 到中心位置後’再㈣第 ’:式％繞’而 相反於該第-方向nt層/相電極層以-環繞。 弟一方向平行並列螺旋方式 7· —種電容結構，包含： 多數個介電材料層； 第電極與一第二電極，具有多a :"電材料層位於該第一電極與 ;丨:構，該 電極包括相連接之多玆其 括相連接之多數個第二， 之、、、口構中，每一層之平面具有其 4二夕層 -該第二電極層平行並列，而每：弟：電極層與 方或下方或上下方為該第二電極層 23 1273613 18806twf.doc/g 極層之上方或下方或上下方為該第一 電極層。 ^ t如申睛專利範圍第7項所述之電容結構，其中 :亥ff —電極層與該些第二電極層為-平板之導電 台且相互平行以一間隔配置。 命j如申請專利範11第7項所述之電容結構，其中 中之每—層電極層連接方式為單端相' 相連。°'弟—電極中之每一層電極層連接方式為單端 中該1第。：上睛：利严圍第7項所述之電容結構，其 X 电極中之每一層電極層連接方式為雔端相 連，而該第二電極中之备一层+扣昆Α八局又々而相 相連。心甲之母豸電極層連接方式為雙端 中範圍第7項所述之電容結構，1 Ιί; 極層以-第—^半上之㈣—電拖層與該第二電 位置後，再由τ 一°声：面亚旋方式環繞，而到中心 極層以-相反於該第-方向之 包極層與该二電 螺旋方式環繞。 毕一方向平行並列 24