TWI269447B - Wiring method - Google Patents

Wiring method Download PDF

Info

Publication number
TWI269447B
TWI269447B TW094122581A TW94122581A TWI269447B TW I269447 B TWI269447 B TW I269447B TW 094122581 A TW094122581 A TW 094122581A TW 94122581 A TW94122581 A TW 94122581A TW I269447 B TWI269447 B TW I269447B
Authority
TW
Taiwan
Prior art keywords
wiring
gate
liquid
gate wiring
forming
Prior art date
Application number
TW094122581A
Other languages
English (en)
Other versions
TW200607102A (en
Inventor
Toshimitsu Hirai
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200607102A publication Critical patent/TW200607102A/zh
Application granted granted Critical
Publication of TWI269447B publication Critical patent/TWI269447B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Description

1269447 (1) 九、發明說明 【發明所屬之技術領域】 本發明是有關配線形成方法。 【先前技術】 如習知，薄膜電晶體（以下稱爲TFT )是具有形成汲 極電極及源極電極的層與形成閘極電極的層會夾著絶縁膜 φ 而配置的構成。在製造如此的薄膜電晶體時，由生產性提 升的觀點來看，最好使絶縁膜薄膜化。但，由於這樣的絶 縁膜具有防止汲極電極及源極電極與閘極電極短路等的任 務，因此若使絶縁膜薄膜化，則會造成汲極電極及源極電 ^ 極與閘極電極之間的絶縁不良。 ' 在日本特開2002- 1 905 9 8號公報中揭示有解決如此問 題的技術。具體而言，利用所謂的灰色調曝光技術來調整 曝光的等級’藉此來使閘極電極的厚度形成較薄，相對的 •使閘極電極上的絶縁膜形成較厚，確保汲極電極及源極電 極與閘極電極之間的絶縁膜的厚度。 〔專利文獻1〕特開2002- 1 90598號公報 【發明內容】 (發明所欲解決的課題） 近年來，由液體噴出頭來將液體材料噴出成液滴狀的 液滴噴出法，亦即利用所謂的噴墨法在基板上形成圖案的 方法被提案。此方法是將圖案用的液體材料（機能液）直 -4- (2) 1269447 接圖案配置於基板，然後進行熱處理或雷射照射來變換成 圖案。若利用此方法’則不需要光蝕刻微影，具有可使製 程大幅度簡略化，且原材料的使甩量也會減少的優點。 應用如此的液滴噴出法來形成其一部份兼具閘極電極 的閘極配線等，而製造TFT時，爲了提高生產性，較理 想是使上述絶縁膜形.成薄膜化，但在利用液滴噴出法來形 成閘極配線等的技術中，目前尙未提案有僅使閘極電極形 # 成較薄’而來確保閘極電極上的絶縁膜的厚度之技術。 本發明是有鑑於上述問題點而硏發者，其目的是在於 、防止利用液滴噴出法來形成閘極配線或與閘極配線同一步 驟中所形成的配線時，且使絶縁膜薄膜化時之絶縁不良。 -、（用以解決課題的手段） 爲了達成上述目的，本發明的配線形成方法，係薄膜 ，電晶體之至少兼具閘極電極的閘極配線的形成方法，或， φ以和該閘極配線同一步驟來形成的配線的形成方法，其特 徵爲： 藉由使用以含上述閘極配線或上述配線的構成材料的 液體材料作爲液滴來噴出之液滴噴出法，使上述閘極配線 的一部份或上述配線的一部份形成比其他上述閘極配線的 部份或其他上述配線的部份更薄。 若利用具有如此特徴之本發明的配線形成方法，則可 藉由液滴噴出法，使閘極配線的一部份或與該閘極配線同 一步驟中所形成的配線的一部份形成比其他閘極配線的部 -5- (3) 1269447 份或其他配線的部份更薄。因此，可使配置於閘極配線的 一部份或配線的一部份上的絶縁膜的厚度相對地形成較厚 ，而能夠防止閘極配線的一部份或配線的一部份絶縁不良 。因此’利用本發明的配線形成方法來形成閘極配線或與 閘極配線同一步驟中所形成的配線時，即使絶縁膜薄膜化 ，照樣能夠防止因絶縁膜薄膜化所引起的絶縁不良。 又’本發明的配線形成方法中，上述閘極配線的一部 φ 份可作爲閘極電極或儲存保持電容使用。 若利用採用如此構成之本發明的配線形成方法，則閘 極電極或儲存保持電容會比閘極配線的其他部份更被薄膜 化，所以可充分確保閘極電極或儲存保持電容上的絶縁膜 的厚度。因此，可防止閘極電極或儲存保持電容的絶縁不 “ 良。 又，本發明的配線形成方法中，可採用上述配線的一 部份會作爲儲存保持電容使用之構成。 Φ 若利用採用如此構成之本發明的配線形成方法，則儲 存保持電容會比和閘極配線同一步驟中所形成的配線的其 他部份更被薄膜化，所以可充分確保儲存保持電容上的絶 縁膜的厚度。因此，可防止儲存保持電容的絶縁不良。 又，本發明的配線形成方法中，可採用在形成上述閘 極配線的一部份或上述配線的一部份之區域，藉由自己流 動來流入利用上述液滴噴出法所噴出配置的上述液體材料 之構成。 若利用採用如此構成之本發明的配線形成方法，則液 -6 - (4) 1269447 體材料會藉由自己流動來流入形成閘極配線的一部份或配 線的一部份之區域。如此一來，液體材料會流入形成閘極 配線的一部份或配線的一部份之區域，藉此使配置於形成 有閘極配線的一部份或配線的一部份的區域之液體材料的 量能夠少量於其他的部份。因此，之後，可藉由對液體材 料進行乾燥處理等，使閘極配線的一部份或配線的一部份 容易形成較薄。 # 又，本發明的配線形成方法中，可採用在形成上述閘 極配線的一部份或上述配線的一部份之區域，利用上述液 滴噴出法來噴出配置比形成其他上述閘極配線的部份或其 他上述配線的部份之區域更少量的液體材料之構成。 若利用採用如此構成之本發明的配線形成方法，則於 ^ 形成閘極配線的一部份或配線的一部份之區域，噴出配置 比形成其他閘極配線的部份或其他配線的部份之區域更少 量的液體材料。因此，之後，可藉由對液體材料進行乾燥 Φ處理等，使閘極配線的一部份或配線的一部份容易形成較 薄。此外，同時在形成閘極配線的一部份或配線的一部份 之區域，及形成其他閘極配線的部份或其他配線的部份之 區域噴出配置液體材料時，會有因爲噴出配置於各個區域 的液體材料量均等而形成均一化之虞。因此，例如最好先 在形成其他閘極配線的部份或其他配線的部份之區域噴出 配置液體材料，在使該液體材料乾燥之後，在形成閘極配 線的一部份或配線的一部份之區域配置液體材料。 (5) 1269447 【實施方式】 成方法的 構件及各 層的比例 1所示的 TFT陣列 板P上， 及電性連 是形成延 方向。而 Η會作爲 形成比閘 以本實施 Μ令Υ軸 被形成寬 用。 施形態的 以下，參照圖面來說明有關本發明之配線形 一實施形態。並且，在以下的圖面中，爲了使各 層形成可辨識的大小，而適當地變更各構件及各 (弟1貫施形態） | 本實施形態的配線形成方法是使用於製造圖 開關元件之薄膜電晶體（TFT )時。圖1是表示 基板P的槪略構成平面圖。 如圖1所示，在具有TFT30的TFT陣列基 具備閘極配線4 0，源極配線4 2，汲極電極4 4， • 接至汲極電極4 4的畫素電極4 5。閘極配線4 0 伸於X軸方向，其一部份41會形成延伸於Y軸 且，延伸於Y軸方向的閘極配線4 0的一部份匕 馨閘極電極用。並且，閘極電極41的寬度H2是 極配線4 0的寬度Η1更狹窄。該閘極配線4 0是 形態的配線形成方法來形成。而且，以能夠延 方向之方式來形成的源極配線42的一部份43會 廣，該源極配線42的一部份4 3會作爲源極電極 以下’參照圖2及圖3來說明有關使用本實 配線形成方法之TFT陣列基板ρ的製造方法。 首先’如圖2 ( a )所示，在洗浄後的玻璃基板610 的上面，用以設置1畫素間距的1 / 2 0〜1 /1 0的溝B a之第 (6) 1269447 1層的間隔壁B會利用光蝕刻微影法來形成。此間隔壁B 在形成後必須具備光透過性及疏液性，其素材可適用丙烯 酸樹脂’聚醯亞胺樹脂，烯烴樹脂，三聚氰胺樹脂等的高 分子材料。 爲了使該形成後的間隔壁B具有疏液性，必須實施 CF4電漿處理等（利用具有氟成份的氣體之電漿處理）， 但亦可取而代之，事先對間隔壁B的素材本身充塡疏液成 φ 份（氟基等）。此情況，可省略CF4電漿處理等。 以上那樣被疏液化的間隔壁B之對噴出墨水的接觸角 爲40°以上，且最好玻璃面的接觸角爲確保1〇。以下。亦 βΡ ’本發明者們藉由試驗來確認的結果，例如當間隔壁B 的素材爲採用丙烯酸樹脂系時，對導電性微粒子（十四烷 • 溶媒）之處理後的接觸角，約可確保54.0。（未處理時爲 1〇°以下）。並且，該等接觸角是在電漿功率爲55 0W，且 以0.1 L/min來供給4氟化甲烷氣體之處理條件下取得者 Φ。 接續於上述第1層的間隔壁形成步驟之閘極配線形成 步驟中，以能夠塡滿間隔壁B所區劃的描畫區域的溝B a 内之方式，使用液滴噴出法來噴出含閘極配線形成材料的 液滴，而形成閘極配線4 0 (閘極電極4 1 )。而且，在形 成閘極配線40時，可適用本實施形態的配線形成方法。 具體而言，首先，如圖3(a)所示，藉由液滴噴出 法在延伸於X軸方向的閘極配線形成區域Bal的所定位 置配置含閘極配線形成材料的機能液L (液體材料）的液 -9 - (7) 1269447 滴。在將機能液L的液滴配置於閘極配線形成區 時，由閘極配線形成區域B a 1的上方，利用液滴噴 將液滴噴出於閘極配線形成區域B a 1。在本實施形 如圖3 ( a )所示，機能液L的液滴是沿著閘極配 區域B a 1的延伸方向（X軸方向）以所定間隔來配 刻，機能液L的液滴也會被配置於閘極配線形成區 之中閘極配線形成區域B a 1與閘極電極形成區域 φ 連接的連接部3 7附近（交叉區域）。 如圖3 ( b )所示，配置於閘極配線形成區域 機能液L是藉由自己流動在閘極配線形成區域B; 開。又，配置於閘極配線形成區域B a 1的機能液 ’ 藉由自己流動來暈開於閘極電極形成區域Ba2。藉 ^ 使不由閘極電極形成區域Ba2上來直接對閘極電極 域B a2噴出液滴，照樣在閘極電極形成區域B a2 配置機能液L。 φ 如此一來，在閘極配線形成區域B a 1配置機 之下，可藉由配置於該閘極配線形成區域Bal的機 的自己流動（毛細管現象）來將機能液L配置於閘 形成區域Ba2。 而且，利用自己流動來流入閘極電極形成區域 而配置於閘極電極形成區域B a2的機能液L的量 置於閘極配線形成區域Bal的機能液L的量少。 配置於閘極電極形成區域Ba2的液膜的厚度要比配 極配線形成區域Bal的液膜的厚度更薄膜化。 域 Bal 出法來 態中， 線形成 置。此 域Bal Ba2所 Bal的 内暈 L也是 此，即 形成區 亦會被 能液L 能液L 極電極 Ba2， 要比配 因此， 置於閘 -10- (8) 1269447 此外’機能液L中所含的閘極配線形成材料（構成材 料）可適用 A g，A1，A u，C u，鈀，N i，W - s i，導電性聚 合物等。又，由於間隔壁B會事先被賦予充分的疏液性， 因此可使機能液L不會從溝Ba溢出。 在基板6 1 0配置機能液之後，爲了除去分散媒及確保 膜厚，可因應所需進行中間乾燥處理。乾燥處理，例如利 用加熱基板610的通常熱板及電爐等之處理以外，亦可藉 φ 由燈退火來進行。 使用於燈退火的光的光源，並無特別加以限定，例如 可使用紅外線燈，氙氣，YAG雷射，氬雷射，二氧化碳 氣體雷射，XeF ’ XeCl ， XeBr ， KrF ， KrCl ， ArF ， ArCl 等的準分子雷射來作爲光源使用。該等的光源一般是使用 - 輸出功率10W以上5 00 0W以下的範圍者，本實施形態爲 1 〇 〇 W以上1 0 0 0 W以下的範圍。 中間乾燥處理後的乾燥膜，爲了使微粒子間的電性接 馨觸佳，而必須完全除去分散媒。又，爲了使分散性提高， 而於導電性微粒子的表面塗覆有機物等的塗覆材時，此塗 覆材亦必須去除。因此，會在噴出步驟後的基板實施熱處 理及/或光處理。 熱處理及/或光處理通常是在大氣中進行，但亦可因 應所需在氮，氬，氦等的惰性氣體環境中進行。熱處理及 /或光處理的處理温度是在考量分散媒的沸點（蒸氣壓） ，環境氣體的種類或壓力，微粒子的分散性或氧化性等的 熱舉動，塗覆材的有無或量，基材的耐熱温度等之後來予 -11 - (9) 1269447 以適當地決定。 例如，爲了去除由有機物所構成的塗覆材，必須以約 3 OOt來燒成。此情況，例如，亦可於間隔壁B及機能液 的乾燥膜上事先塗佈低融點玻璃等。 另外，在使用塑膠等的基板時，最好是在室温以上 1 〇 0 °C以下進行。 藉由以上的步驟，噴出步驟後的乾燥膜可確保微粒子 φ 間的電性接觸，如圖2 ( a )所示，變換成閘極配線40 ( 閘極電極4 1 )。 如此形成的閘極配線4 0，其一部份的閘極電極4 1與 閘極配線40的其他部份相較之下，會更被薄膜化。更詳 而言之，如上述，藉由自己流動來流入閘極電極形成區域 ' B a2，而配置於閘極電極形成區域B a2的機能液L的厚度 要比配置於閘極配線形成區域B a 1的機能液L的厚度更 薄，因此對該機能液L進行中間乾燥處理，熱處理及/或 Φ光處理而取得的閘極電極4 1的厚度要比閘極配線40的其 他部份更薄膜化。因此，若利用本實施形態的配線形成方 法，則以閘極配線4 0能夠形成與間隔壁B的上面呈同一 上面之方式來形成時，如圖2 ( a )所示，閘極電極41的 上面是位於比間隔壁B的上面更下方。 其次，如圖2 ( b )所示，利用電漿CVD法來進行閘 極絶縁膜61 3 (絶縁膜），活性層6 1 0，接觸層609的連 續成膜。藉由使原料氣體及電漿條件變化來形成氮化矽膜 的閘極絶縁膜6 1 3，非晶形矽膜的活性層6 1 0，n +型矽膜 -12- (10) 1269447 的接觸層609。以CVD法來形成時，雖需要3 00 t〜350 °C的受熱歷程，但由於間隔壁使用二氧化矽玻璃系的材料 (具有基本骨架的主鏈主成份爲含有矽，側鏈爲碳氫化合 物等的構造），因此可迴避有關透明性，耐熱性的問題。 在此，如上述，鬧極電極41要比閘極配線4 0的其他 部份更被薄膜化。因此，與閘極配線40的其他部份相較 下，在閘極電極41上，如圖2 ( b )所示，會形成厚的絶 _ 縁膜6 1 3。 接續於上述半導體層形成步驟之第2層的間隔壁形成 步驟中，事先蝕刻接觸層609，確保通道。又，如圖2 ( c )所示，在閘極絶縁膜6 1 3的上面，根據光蝕刻微影法來 形成第2層的間隔壁61 4，其係用以設置溝6 1 4a，該溝 • 614a爲1畫素間距的1/20〜1/10且與上述溝Ba交叉。此 間隔壁6 1 4必須在形成後具備光透過性與疏液性，其素材 可適用丙烯酸樹脂，聚醯亞胺樹脂，烯烴樹脂，三聚氰胺 樹脂等的高分子材料。 爲了使該形成後的間隔壁6 1 4具有疏液性，必須實施 CF4電漿處理等（利用具有氟成份的氣體之電漿處理）， 但亦可取而代之，事先對間隔壁6 1 4的素材本身充塡疏液 成份（氟基等）。此情況，可省略CF4電漿處理等。 如以上那樣被疏液化的間隔壁6 1 4之對噴出墨水的接 觸角，最好確保40。以上。 接續於上述第2層的間隔壁形成步驟之源極配線形成 步驟中’以能夠塡滿間隔壁6 1 4所區劃的描畫區域的溝 -13- (11) 1269447 6 I 4 a内之方式’使用液滴噴出法來噴出含源極配線形成 材料的液滴’且進行中間乾燥處理，熱處理及/或光處理 ’如圖2 ( d )所示，形成對閘極配線40交叉的源極配線 42 〇 此刻的導電性材料可適用 Ag，Al，An，Cu，鈀，Ni ’ W-si，導電性聚合物等。又，由於如此形成的源極電極 43及汲極電極44是事先對間隔壁6 1 4賦予充分的疏液性 Ϊ ，因此可形成不會從溝6 1 4 a溢出之微細的配線圖案。 又，以能夠塡埋配置源極電極43及汲極電極44的溝 614a之方式來配置絶縁材料617。藉由以上的步驟，在基 板6 1 0上形成由間隔壁6 1 4及絶縁材料6 1 7所構成的平坦 上面6 2 0。 ” 而且，在絶縁材料61 7形成接觸孔6 1 9，且於上面 620上形成被圖案化的畫素電極（ITO) 618，經由接觸孔 619來連接汲極電極44與畫素電極618，藉此來製造形成 Φ有TFT的TFT陣列基板P。 在具有如此利用本第1實施形態的配線形成方法來形 成的閘極配線40之TFT陣列基板P中’閘極電極41會 形成比其他閘極配線4 0的部份更薄。因此’閘極電極4 1 上的閘極絶縁膜6 1 3的厚度會比配置於其他閘極配線4 0 上的絶縁膜的厚度更厚。因此’即使爲了提高T F τ陣列 基板Ρ的生產性，而使絶縁膜形成薄膜化時’還是能夠防 止源極電極4 3或汲極電極4 4與閘極電極4 1之間的絶縁 不良。 -14- (12) 1269447 又’若利用本第丨實施形態的配線形成方法，則可藉 由自己流動來流入閘極電極形成區域Ba2，而容易使配置 於閘極電極形成區域B a2的液膜比配置於閘極配線形成區 域B a 1的液膜更容易薄膜化。因此，可藉由對機能液[ 進行中間乾燥處理，熱處理及/或光處理來容易形成薄膜 化的閘極電極4 1。 又’滴噴出法的噴出技術，例如有帶電控制方式，加 Φ壓振動方式，電氣機械變換方式，電熱變換方式，静電吸 引方式等。帶電控制方式是以帶電電極來對材料賦予電荷 ’以偏向電極來控制材料的飛翔方向，而使從噴嘴噴出者 。又’加壓振動方式是對材料施加30 kg/cm2程度的超高 壓’而使於噴嘴前端側噴出材料者，在不施以控制電壓時 ’材料會直進而從噴嘴噴出，若施以控制電壓，則於材料 間會引起静電性的反彈，材料會飛散而不從噴嘴噴出。又 ’電氣機械變換方式是利用壓電元件接受脈衝性的電氣信 #號後會變形的性質者’藉由壓電元件變形，對儲存材料的 空間經可撓物質來賦予壓力，由此空間擠出材料，而使從 噴嘴噴出者。 又，電熱變換方式是藉由設置於儲存材料的空間内之 加熱器，使材料急速氣化，而使產生氣泡，藉由氣泡的壓 力來使空間内的材料噴出者。静電吸引方式是在儲存材料 的空間内施加微小壓力，在噴嘴形成材料的月彎面，於此 狀態下施加静電引力後引出材料者。另外，其他利用電場 之流體的黏性變化的方式，或以放電火花來使飛濺的方式 -15- (13) 1269447 等之技術亦可適用。液滴噴出法具有材料的使用浪費少， 且可將所望量的材料確實地配置於所望的位置之優點。又 ，藉由液滴噴出法來噴出的液狀材料（流動體）的一滴量 ，例如爲1〜3 0 0毫微克。 圖4是表示使用於本發明的配線形成方法的裝置之一 例，亦即採用電氣機械變換方式的液滴噴出裝置（噴墨裝 置）IJ的槪略構成立體圖。 • 液滴噴出裝置Π具備：液滴噴出頭1，X軸方向驅動 軸4，Y軸方向引導軸5，控制裝置c〇NT，平台7，淸潔 機構8，基台9，及加熱器1 5。 平台7是用以支持藉由該液滴噴出裝置IJf來設置墨 水（液體材料）的基板P者，具備將基板p固定於基準位 ' 置的固定機構（未圖示）。 液滴噴出頭1爲具備複數個噴出噴嘴的多噴嘴型的液 滴噴出頭’使長度方向與γ軸方向一致。複數個噴出噴 #嘴是在液滴噴出頭1的下面排列於γ軸方向，以一定間 隔來設置。由液滴噴出頭1的噴出噴嘴來對被支持於平台 7的基板P噴出含上述導電性微粒子的墨水。 在X軸方向驅動軸4連接有χ軸方向驅動馬達2。X 軸方向驅動馬達2爲步進馬達等，若從控制裝置c〇NT供 給X軸方向的驅動信號，則會使X軸方向驅動軸4旋轉 。一旦X軸方向驅動軸4旋轉，則液滴噴出頭丨會移動 於X軸方向。 Y軸方向引導軸5是以不對基台9移動的方式來固定 -16- (14) 1269447 。平台7具備Y軸方向驅動馬達3。Y軸方向驅動馬達3 爲步進馬達等，若從控制裝置CONT供給Υ軸方向的驅 動信號，則會將平台7移動於Υ軸方向。 控制裝置CONT會對液滴噴出頭1供給液滴的噴出控 制用的電壓。並且，對X軸方向驅動馬達2供給用以控 制液滴噴出頭1的X軸方向的移動之驅動脈衝信號，對Υ 軸方向驅動馬達3供以用以控制平台7的Υ軸方向的移 Φ 動之驅動脈衝信號。 淸潔機構8爲淸潔液滴噴出頭1者。淸潔機構8具備 Υ軸方向的驅動馬達（未圖示）。藉由此Υ軸方向的驅動 馬達的驅動，淸潔機構會沿著Υ軸方向引導軸5來移動 ^ 。淸潔機構8的移動也是藉由控制裝置CONT來控制。 ' 加熱器1 5，在此是藉由燈退火來對基板P進行熱處 理的手段，進行被塗佈於基板P上之液體材料中所含的溶 媒之蒸發及乾燥。該加熱器1 5之電源的投入及遮斷也是 φ 藉由控制裝置CONT來控制。 液滴噴出裝置IJ是一面使液滴噴出頭1與支持基板P 的平台7相對掃描，一面對基板P噴出液滴。在此，以下 的説明中，以Y軸方向作爲掃描方向，以和Y軸方向正 交的X軸方向作爲非掃描方向。因此，液滴噴出頭1的 噴出噴嘴是在非掃描方向的X軸方向以一定間隔排列設 置。並且，在圖4中，液滴噴出頭1是對基板P的行進方 向直角配置，但亦可調整液滴噴出頭1的角度，使對基板 P的行進方向交叉。如此一來，藉由調整液滴噴出頭1的 -17- (15) 1269447 角度，可調節噴嘴間的間距。又，亦可任意調節基板p與 噴嘴面的距離。 圖5是用以說明壓電方式之液體材料的噴出原理。 在圖5中，鄰接於收容液體材料（配線圖案用墨水， 機能液）的液體室2 1來設置壓電元件2 2。在液體室2 1 中，經由包含收容液體材料的材料槽之液體材料供給系 23來供給液體材料。 Φ 壓電元件22會被連接至驅動電路24，經由此驅動電 路24來對壓電元件22施加電壓，使壓電元件22變形， 藉此液體室21會變形，液體材料會從噴嘴2 5噴出。此情 況，使施加電壓的値變化，藉此來控制壓電元件2 2的變 形量。並且，使施加電壓的頻率變化，藉此來控制壓電元 ' 件2 2的變形速度。
因爲壓電方式之液滴噴出不用對材料加熱，所以具有 不易對材料的組成造成影響的優點。 φ 圖6是有關具備利用上述配線形成方法來製造的T F T 陣列基板P之液晶顯示裝置（光電裝置），從和各構成要 素一起顯示的對向基板側來看的平面圖，圖7是表示沿著 圖6的H-H’線的剖面圖。圖8是表示在液晶顯示裝置的 畫像顯示區域中形成矩陣狀的複數個畫素之各種元件，配 線等的等效電路圖。 在圖6及圖7中，本實施形態的液晶顯示裝置（光電 裝置）1 00，其成對的TFT陣列基板P與對向基板20會 藉由光硬化性的密封材52來貼合，且在藉此密封材52所 -18- (16) 1269447 區劃的區域内封入液晶5 Ο，予以保持。密封材5 2是在基 板面内的區域中形成被封閉的框狀，不具備液晶注入口， 形成沒有被密封材所密封的痕跡。 在密封材5 2的形成區域的内側的區域形成有由遮光 性材料所構成的周邊遮蔽部5 3。在密封材5 2的外側的區 域，資料線驅動電路201及安裝端子202會沿著TFT陣 列基板P的一邊來形成，且沿著該一邊的2邊來形成掃描 φ 線驅動電路204。在TFT陣列基板P的剩下一邊設有供以 連接設置於畫像顯示區域的兩側的掃描線驅動電路204之 間的複數條配線205。並且，在對向基板20的角落部的 至少1處配設有供以使TFT陣列基板P與對向基板2 0之 間取得電性導通之基板間導通材206。 • 又，亦可取代在TFT陣列基板P上形成資料線驅動 電路20 1及掃描線驅動電路204，例如亦可經由向異性導 電膜來電性及機械性連接安裝有驅動用LSI的TAB ( Tape φ Automated Bonding)基板與形成於TFT陣列基板P的周 邊部的端子群。並且，在液晶顯示裝置1 00中，可按照所 使用的液晶50的種類，亦即，TN ( Twisted Nematic )模 式，C-TN法’ VA方式，IPS方式模式等的動作模式，或 正常白色模式/正常黑色模式的種類別來將相位差板，偏 光板等配置於所定的方向，在此省略圖示。 此外，當液晶顯示裝置1 00爲彩色顯示用的構成時， 在對向基板2 0中，對向於TF T陣列基板p的後述各畫素 電極之區域，例如形成有紅（R )，綠（G )，藍（B )的 -19- (17) 1269447 彩色濾光片及其保護膜。 在具有如此構造的液晶顯示裝置1 〇 〇的畫像顯示區域 中，如圖8所示，複數個畫素1 0 0 a會被構成矩陣狀，且 該等的畫素1 〇 〇 a中分別形成有畫素開關用的T F T (開關 兀件）30，供給畫素fg號SI’ S2’…’ Sn的資料線6a會 被電性連接至T F T j 0的源極。寫入資料線6 a的畫素信號 s 1，S 2，…，S η可以此順序來依次供給，或針對相鄰接 φ 的複數條資料線6a，以群組的方式供給。並且，掃描線 3 a會被電性連接於T F T 3 0的閘極，以所定的時序，對掃 描線3 a脈衝性地依次施加掃描信號G 1，G 2，...，Gm。 畫素電極4 5會被電性連接至T F T 3 0的汲極電極，僅 * 於一定期間使開關元件的TFT3 0形成開啓狀態，藉此以 • 所定的時序來將由資料線6a所供給的畫素信號S 1，S2， …，Sn寫入各畫素。如此一來，經由畫素電極19來寫入 液晶的所定位準的畫素信號S 1，S 2，…，S η會在圖7所 ®示的對向基板20的對向電極1 2 1之間保持一定期間。 又，上述實施形態中是以TFT 30作爲液晶顯示裝置 1 00之驅動用的開關元件，但除了液晶顯示裝置以外，例 如亦可應用於有機EL (電激發光）顯示裝置。有機EL顯 示裝置是具有以陰極及陽極來夾持包含螢光性的無機及有 機化合物的薄膜之構成，在上述薄膜注入電子及電洞（孔 )，而使激勵來產生激發子（Exciton )，利用此激發子 再結合時之光的放出（螢光•燐光）來使發光之元件。還 有，在上述TFT陣列基板P上，以使用於有機EL顯示元 -20- (18) (18)
1269447 件的螢光性材料中，呈現紅，綠及藍色的各發光色之 亦即發光層形成材料及形成電洞注入/電子輸送層的 作爲墨水，分別予以圖案化，而使能夠製造自發光 EL裝置。本發明之裝置（光電裝置）的範圍亦包含 的有機EL裝置。 圖9是表示具備利用上述配線形成方法來製造的 陣列基板P之有機E L裝置的側剖面圖。一邊參照圖 一邊說明有機EL裝置的槪略構成。 在圖9中，有機EL裝置401是在由TFT陣列基 ，畫素電極45，間隔壁部441，發光元件451，陰極 (對向電極），及密封基板471所構成的有機EL 4 02連接可撓性基板（圖示略）的配線及驅動1C (圖 )者。電路元件部421的構成是主動元件的TFT60 形成於基板4 1 1上，複數個畫素電極4 5會整列於電 件部421上。 在各畫素電極45間，間隔壁部441會被形成格 ，在藉由間隔壁部441所產生的凹部開口 444形成有 元件451。發光元件451是由形成紅色發光的元件及 綠色發光的元件以及形成藍色發光的元件所構成，藉 有機EL裝置401可實現全彩顯示。陰極461是形成 隔壁部441及發光元件451的上部全面，在陰極461 層有密封用基板4 7 I。 包含有機EL元件的有機EL裝置401的製程具備 形成間隔壁部44 1的間隔壁部形成步驟； 材料 材料 全彩 如此 TFT 9， 板P 46 1 元件 示略 會被 路元 子狀 發光 形成 此， 於間 上積 -21 - (19) 1269447 用以適切形成發光元件4 5 1的電漿處理步驟； 形成發光元件4 5 1的發光元件形成步驟； 形成陰極46 1的對向電極形成步驟；及 將密封用基板47 1積層於陰極46 1上而予以密封的密 封步驟。 又，發光元件形成步驟是藉由在凹部開口 444，亦即 在畫素電極45上形成電洞注入層452及發光層45 3來形 ^ 成發光元件451，因此具備電洞注入層形成步驟及發光層 形成步驟。又，電洞注入層形成步驟具備：將用以形成電 洞注入層452的液狀體材料噴出於各畫素電極45上之第 1噴出步驟，及使所被噴出的液狀體材料乾燥，而形成電 洞注入層452之第1乾燥步驟。又，發光層形成步驟具備 ' :將用以形成發光層45 3的液狀體材料噴出於電洞注入層 452上之第2噴出步驟，及使所被噴出的液狀體材料乾燥 ，而形成發光層453之第2乾燥步驟。又，發光層4 5 3如 #前述是藉由對應於紅，綠，藍3色的材料來形成3種類， 因此上述第2噴出步驟，爲了分別噴出3種類的材料，而 由3個步驟所構成。 在此發光元件形成步驟中，可在電洞注入層形成步驟 的第1噴出步驟，及發光層形成步驟的第2噴出步驟中使 用上述液滴噴出裝置IJ。 又，光電裝置，除了上述以外，亦可適用於PDP (電 漿顯示面板）或表面傳導型電子放出元件等，該表面傳導 型電子放出元件是在形成於基板上的小面積的薄膜，使電 -22- (20) 1269447 流電流動於與膜面平行，藉此來產生電子放出。 又’本實施形態中，「光電裝置」除了具有藉由電場 來變化物質的折射率，而使光的透過率變化之光電效果以 外，還包含將電能變換成光能。 其次，參照圖1 0來說明有關具備上述光電裝置的電 子機器的具體例。 圖10(a)是表示行動電話之一例的立體圖。在圖10 φ (a)中’ 600是表示行動電話本體，601是表示具備上述 實施形態的液晶顯示裝置的液晶顯示部。 圖1 〇 ( b )是表示文書處理機，個人電腦等的攜帶型 資訊處理裝置之一例的立體圖。在圖10(b)中，700是 表示資訊處理裝置，701是表示鍵盤等的輸入部，703是 ' 表示資訊處理本體，702是表示具備上述實施形態的液晶 顯不裝置之液晶顯7Γ：部。 圖10(c)是表示手錶型電子機器之一例的立體圖。 鲁在圖10(c)中，800是表示手錶本體，801是表示具備 上述實施形態的液晶顯示裝置之液晶顯示部。 由於圖1 〇 ( a )〜（C )所示的電子機器具備上述實 施形態的液晶顯不裝置，因此可取得高品質及性能。 又’本貫施形態的電子機器爲具備液晶裝置者，但亦 可爲具備有機電激發光顯示裝置，電漿型顯示裝置等其他 的光電裝置之電子機器。 (第2實施形態） -23- (21) 1269447 其次，參照圖1 1及圖1 2來説明有關本發明的第2實 施形態。並且’在本第2實施形態的説明中，有關與上述 第1實施形態同樣的部份，省略或簡略化其説明。 圖1 1是表示藉由本第2實施形態的配線形成方法來 形成儲存保持電容配線4 7及配線4 7的一部份的儲存保持 電容46之TFT陣列基板P的槪略構成平面圖。 如此圖所示，在本第2實施形態的TFT陣列基板P φ 中形成有與閘極配線4 7的延伸方向（X軸方向）平行延 伸的儲存保持電容配線4 7。此儲存保持電容配線4 7是與 閘極配線4 7同樣地形成於間隔壁B中所形成的溝（圖1 1 中未圖示）内，與閘極配線4 7同層形成。又，儲存保持 _ 電容配線47的一部份，亦即位於畫素電極45的下方的部 、 位會被形成寬廣，形成此寬廣的部位會作爲儲存保持電容 46。並且，在儲存保持電容46與畫素電極45之間配置有 與閘極絶縁膜6 1 3同一步驟中所被形成的絶縁膜。 # 藉由具備如此的儲存保持電容4 6，畫素電極4 5的電 壓可藉由儲存保持電容4 6來保持比施加源極電壓的時間 更長3位數的時間。因此，TFT陣列基板p的電荷保持特 性會被改善。因此，可在具備如此的T F T陣列基板p之 光電裝置中使對比度提高。 上述儲存保持電容配線4 7是藉由本實施形態的配線 形成方法來形成，且以和閘極配線40同一步驟來形成。 具體而言，如圖1 2 ( a )所示，在由間隔壁b所區劃 的儲存保持電容配線形成區域B a 3中，利用液滴噴出法來 -24 - (22) 1269447 噴出配置含有閘極配線形成材料的機能液L。 然後，如圖1 2 ( b )所示，在由間隔壁B所區劃的儲 存保持電容形成區域Ba4中，利用液滴噴出法來噴出配置 比被噴出配置於儲存保持電容配線形成區域Ba3的液滴更 少量的液滴La。藉此，配置於儲存保持電容形成區域Ba4 的機能液La的量會形成比配置於儲存保持電容配線形成 區域Ba3的機能液L的量還要少量。因此，配置於儲存 φ 保持電容形成區域B a4的液膜的厚度要比配置於儲存保持 電容配線形成區域Ba3的液膜的厚度更薄膜化。 然後，對機能液L，La進行中間乾燥步驟，熱處理及 /或光處理，而來形成儲存保持電容配線47，及其部份 構成的儲存保持電容46。如此形成的儲存保持電容46與 聞極電極4 1冋樣，間隔壁B的上面也會位於下方。所以 ’可使配置於儲存保持電容4 6上的絶縁膜的厚度形成比 配置於儲存保持電容配線4 7的其他部份上的絶縁膜的厚 ♦度更厚。 因此’若利用本第2實施形態的配線形成方法，則即 使爲了提升T F T陣列基板p的生產性，而使絶縁膜薄膜 化時’照樣能夠防止儲存保持電容46與畫素電極45之間 的絶縁不良。 另外’若利用本第2實施形態的配線形成方法，則可 利用液滴噴出法在儲存保持電容形成區域Ba4噴出配置比 配置於儲存保持電容配線形成區域Ba3的機能液L更少 量的機能液La ’藉此可使配置於儲存保持電容形成區域 -25- (23) 1269447
Ba4的液膜比配置於儲存保持電容配線形成區域Ba3的液 膜更容易薄膜化。因此，可藉由對機能液L，La進行中間 乾燥處理，熱處理及/或光處理來形成容易薄膜化的儲存 保持電容4 6。 又，爲了防止因爲配置於儲存保持電容配線形成區域 Ba3的機能液L與配置於儲存保持電容形成區域Ba4的機 能液La均等而使得其液膜的厚度形成相同，最好是先對 • 噴出配置於儲存保持電容配線形成區域Ba3的機能液L 進行中間乾燥處理，而使固化，藉此如圖1 2 ( b )所，在 成爲乾燥膜Lx之後，將機能液La噴出配置於儲存保持電 容形成區域Ba4。 以上，一邊參照圖面一邊說明有關本發明的較佳實施 _ 形態，但本發明並非限於該例。上述例中所示的各構件的 諸形狀或組合等乃爲一例，只要不脫離本發明的主旨範圍 ，亦可根據設計要求等來實施各種的變更。 # 例如，上述實施形態中，TFT3 0全部爲底部閘極型的 TFT。但，本發明的配線形成方法並非只適用於底部閘極 型的TFT的閘極配線時，亦可適用於頂部閘極型的TFT 的閘極配線。 又，上述第2實施形態中，儲存保持電容是與閘極配 線另外個別形成的儲存保持電容配線的部份構成。但，本 發明的配線形成方法並非只限於此例，例如亦可將閘極配 線的一部份形成寬廣，其一部份構成爲儲存保持電容。 -26- (24) 1269447 【圖式簡單說明】 圖1是表示TFT陣列基板的槪略構成平面圖。 圖2是用以說明有關本發明的第1實施形態的配線形 成方法。 圖3是用以說明有關本發明的第1實施形態的配線形 成方法。 圖4是表示液滴噴出裝置的槪略構成的立體圖。 圖5是用以說明壓電方式之液體材料的噴出原理。 圖6是表示具備TFT陣列基板的液晶顯示裝置的平 面圖。 圖7是表示沿著圖6的H-H，線的剖面圖。 圖8是表示液晶顯示裝置的等效電路圖。 圖9是表示具備T F T陣列基板的有機E L顯示裝置的 側剖面圖。 圖1〇是表示具備光電裝置的電子機器的一例圖。 圖1 1是表示T F T陣列基板的槪略構成的平面圖。 圖1 2是用以說明有關本發明的第2實施形態的配線 形成方法。 【主要元件符號說明】 3〇····.·TFT (薄膜電晶體） 40......閘極配線 4 1......閘極電極 4 6......儲存保持電容 -27- (25)1269447 47……儲存保持電容配線（配線） L……機能液（液體材料）
-28-

Claims (1)

1269447 (1) 十、申請專利範圍 1 · —*種配線形成方法’係薄膜電晶體之至少兼具閘極 電極的閘極配線的形成方法，或，以和該閘極配線同一步 驟來形成的配線的形成方法，其特徵爲： 藉由使用以含上述閘極配線或上述配線的構成材料的 液體材料作爲液滴來噴出之液滴噴出法，使上述閘極配線 的一部份或上述配線的一部份形成比其他上述閘極配線的 • 部份或其他上述配線的部份更薄。 2 ·如申請專利範圍第1項之配線形成方法，其中上述 閘極配線的一部份會作爲閘極電極或儲存保持電容使用。 3 ·如申請專利範圍第1項之配線形成方法，其中上述 " 配線的一部份會作爲儲存保持電容使用。 " 4 ·如申請專利範圍第1〜3項的任一項所記載之配線 形成方法，其中在形成上述閘極配線的一部份或上述配線 的一部份之區域，藉由自己流動來流入利用上述液滴噴出 φ法所噴出配置的上述液體材料。 5 ·如申請專利範圍第1〜3項的任一項所記載之配線 形成方法，其中在形成上述閘極配線的一部份或上述配線 的一部份之區域，利用上述液滴噴出法來噴出配置比形成 其他上述閘極配線的部份或其他上述配線的部份之區域更 少量的液體材料。 -29-
TW094122581A 2004-07-05 2005-07-04 Wiring method TWI269447B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004198037A JP2006019630A (ja) 2004-07-05 2004-07-05 配線形成方法

Publications (2)

Publication Number Publication Date
TW200607102A TW200607102A (en) 2006-02-16
TWI269447B true TWI269447B (en) 2006-12-21

Family

ID=35514554

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094122581A TWI269447B (en) 2004-07-05 2005-07-04 Wiring method

Country Status (5)

Country Link
US (1) US7297622B2 (zh)
JP (1) JP2006019630A (zh)
KR (1) KR100705097B1 (zh)
CN (1) CN1722934A (zh)
TW (1) TWI269447B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4297505B2 (ja) * 2006-07-28 2009-07-15 株式会社フューチャービジョン 液晶表示装置
GB2450675A (en) * 2007-04-04 2009-01-07 Cambridge Display Tech Ltd Active matrix organic displays
CN101661202B (zh) * 2008-04-07 2011-05-04 友达光电股份有限公司 主动阵列基板
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
CN108346704B (zh) * 2018-02-01 2021-04-09 惠科股份有限公司 薄膜晶体管及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2185622B (en) * 1985-11-27 1989-10-11 Sharp Kk Thin film transistor array
JP3155894B2 (ja) * 1994-09-29 2001-04-16 株式会社東芝 半導体装置およびその製造方法
WO1999048339A1 (fr) * 1998-03-17 1999-09-23 Seiko Epson Corporation Substrat de formation de motifs sur film mince et son traitement de surface
KR100453047B1 (ko) 2002-04-17 2004-10-15 삼성전자주식회사 잉크 젯 프린트 헤드 및 이의 제조 방법
JP3757963B2 (ja) 2002-11-12 2006-03-22 セイコーエプソン株式会社 機能液滴吐出ヘッドの吸引装置、並びに液滴吐出装置、電気光学装置の製造方法、電気光学装置、および電子機器
JP4344270B2 (ja) * 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
US7022534B2 (en) * 2004-01-14 2006-04-04 Osram Opto Semiconductors Gmbh Optimal bank height for inkjet printing
JP4879496B2 (ja) 2004-02-17 2012-02-22 株式会社半導体エネルギー研究所 パターン形成方法

Also Published As

Publication number Publication date
US20060003564A1 (en) 2006-01-05
CN1722934A (zh) 2006-01-18
KR100705097B1 (ko) 2007-04-06
JP2006019630A (ja) 2006-01-19
KR20060049799A (ko) 2006-05-19
US7297622B2 (en) 2007-11-20
TW200607102A (en) 2006-02-16

Similar Documents

Publication Publication Date Title
TWI239035B (en) Substrate, device, method of manufacturing device, method of manufacturing active-matrix substrate, electrooptical apparatus and electronic apparatus
KR100524278B1 (ko) 디바이스의 제조 방법 및 디바이스 제조 장치, 디바이스및 전자 기기
KR100723590B1 (ko) 막 패턴의 형성 방법, 액티브 매트릭스 기판, 전기 광학장치, 및 전자 기기
TWI292282B (en) Device, method of manufacture therefor, manufacturing method for active-matrix substrate, electrooptical apparatus and electronic apparatus
TW200537702A (en) Method and apparatus for forming a pattern, device and electronic apparatus
TW200406134A (en) Optoelectronic apparatus, its manufacturing method, and electronic machine
TWI269447B (en) Wiring method
KR100749111B1 (ko) 액티브 매트릭스 기판의 제조 방법, 액티브 매트릭스 기판,전기 광학 장치 및 전자 기기
JP4380552B2 (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
US7477336B2 (en) Active matrix substrate, method of manufacturing active matrix substrate, electro-optical device, and electronic apparatus
US7524764B2 (en) Method of forming film pattern, device, method of manufacturing the same, electro-optical apparatus, and electronic apparatus
TWI336498B (en) Method of forming metal wiring and method of manufacturing active matrix substrate
JP2005199227A (ja) 描画方法、描画装置、デバイス及び電子機器
JP4572814B2 (ja) アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP2004342919A (ja) 液滴吐出方法、液滴吐出システム、膜パターン形成方法、デバイス及びデバイス製造方法、電気光学装置、並びに電子機器
JP2007189130A (ja) デバイスとその製造方法、配線形成方法及び電気光学装置並びに電子機器
JP2007142023A (ja) デバイスとその製造方法、配線形成方法及び電気光学装置並びに電子機器
JP2006332313A (ja) 導電膜パターンの形成方法、デバイスの製造方法、電気光学装置、及び電子機器
JP2004273367A (ja) 導電性パターンの製造方法、電気光学装置及び電子機器
JP2006065019A (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器
JP2005199225A (ja) 描画方法、描画装置、デバイス及び電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees