TWI267978B - Memory-capacitor and related contacting-structure, memory element as well as a method for its manufacturing - Google Patents

Description

1267978 五、發明説明（1 ) 本發明涉及記憶電容器’其用在局積體化之記憶元件 (例如，DRAM)中。本發明亦涉及此種記憶元件，其中記 憶電容以所謂堆疊式電容構成。在此種記憶元件中，記憶 電容及控制其所用之選擇電晶體互相堆疊而配置著且藉由 隔離層而互相陽開，隔離層中形成一種1繼接觸區以便在 選擇電晶體及記憶電容器之間形成電性接觸。但本發明不 只限於鐵電或順電記憶電容器。此外，本發明涉及記億元 件之製造方法及其中所包含之記億電容器和所屬之接觸結 構。 以微電子技術所製成之動態半導體記億元件（DRAMs)由 選擇（或開關）電晶體及記憶電容器所構成，其中在電容器 之二個板之間加入一種介電質。通常使用氧化物層或氮化 物層作爲介電質，其介電常數最大是8。需要新式之電容 器材料，例如，鐵電材料或順電材料（其介電常數大很多） ’以製成永久性記憶體且仗記憶電容變小。此種成對（pair) 之材料例如描述在’^61^0丨6161<^1*丨1<^!^01)11:-Speicherchipslrom W· H6nlein，Phys. B1· 55(1999)中。爲 了製成鐵電質電容器，例如可使用鐵電材料作爲介電質， 這些材料可爲 SrBi2(Ta，Nb)209(SBT 或 SBTN)， Pb(Zr，Ti)〇3(PZT)，或 Bi4Ti3012(BT0)。但亦可使用順電 材料’例如，（BaSr)Ti03(BST)。以下若提及鐵電材料，則 亦應包含相似之順電材料。 記憶電容中使用鐵電材料時，則半導體製程需要新的需 求。首先’這些新式材料不可與傳統之電極材料（多晶矽） 1267978 五、發明説明（2 ) 相結合。其原因是：在沈積鐵電材料之後其須在含氧之大 氣中在溫度550-800°C時退火很多次。爲了使鐵電材料不 會與電極發生不期望之化學反應，須使用對溫度足夠穩定 之鈍性之電極材料，例如，鉑金屬，β卩，Pt，Pd，Ir，Rh ，Ru或Os，其導電性氧化物（例如，Ru〇2)或其它導電性 氧化物，例如，1^31*(：〇(^或 SrRu03。 第1圖傳統之堆疊式DRAM記憶胞之橫切面，其中開 關電晶體2及記憶電容器3直接相堆疊而配置著，記憶電 容器^下電極32經由一以隔離層4來蝕刻之φ繼榇觸 區4l((gjgK其中以導電材料所構成之塡充41a塡入) 而與MOS/電晶體2之汲極區21相連。 ty、： 7 在半導體基板1上首先形成MOS電晶體2，其過程是 藉由摻雜而形成汲極區2 1及源極區23，此二區之間形成 通道，其可藉由其上方之閘極22來控制其導電性。閘極 22由字元線WL來形成或與其相連。源極區23經由中繼 接觸區52而與記憶元件之位元線BL相連。 MOS電晶體2然後以整平用之隔離層4(例如，Si02)來 覆蓋。 在隔離層4上形成記憶電容器3，其過程是首先施加下 (under)電極層32且行結構化，此下電極層32經由中繼接 觸區41而與MOS電晶體2之汲極區21相連。在下電極 層32上沈積鐵電材料之含有金屬氧化物之電容器中間層 33，其形成電容器材料。在層33上整面沈積上（upper)電 極層34且使之結構化。 -4- 1267978 五、發明説明（3 ) 所獲得之結構最後又由整平用之第二隔離層5(例如， Si02)所覆蓋。隔離層5中形成另一中繼接觸區51，經由 此區51該記憶電容器3之上電極層34可藉由適當之導電 材料而與電性外（outer)終端p (電容器之共同板）相連。 MOS電晶.體2之源極區23因此與位元線BL相連，此 時須形成一經由二個隔離層4，5而延伸之中繼接觸區52 且以導電材料（例如，多晶矽）塡入。 記憶元件之積體密度增大時存在一種需求，即，須由記 憶胞中獲得足夠大之讀出信號。以先前技藝發展該堆疊電 容器之其它形式之構造，藉此可在同樣大之面積需求時達 成較大之記憶容量。 這些組件例如在”Technologie hochintegrierter · SchaltungenMfrom D. Widmann, H. Mader and H. Friedrich, Springer-Verlag, 2.Aufl.(ISBN 3-540-59357-8)Section 8.4.2nAufbau von dynamischen Speicherzellen”中已有描述 η 且顯示在圖8.4.3c及d中。其涉及皇冠式堆疊電容器及粗 ......................卜^ 、 矽-堆疊電容器。其槪念是：形成一在垂直方向中多次折 疊之電容器中間層且因此可提升記憶電容量而不必使記憶 電容器之橫向尺寸擴大。但此種方式之缺點是：各組件之 堆疊高度變高。 本發明之目的是提供一記憶電容器，其具有所屬之接觸 結構，其在此結構之橫向及垂直尺寸相同時具有較大之記 憶電容。本發明另一目的是提供此種記憶電容器之製造方 法。 -5- 1267978 五、發明説明（4 ) 此目的以申請專利範圍獨立項之特徵來達成。其它形式 描述在申請專利範圍各附屬項中。 本發明之槪念是在隔離層中形成該中繼接觸區，隔離層 之一側上配置該記憶電容器。中繼接觸區例如可與一配置 在隔離層另一側上之開關電晶體相連。 本發明因此使記億電容器在三維空間中擴展，但不必使 此組件之堆疊高度增大。此種三維空間之記憶電容器不需 額之空間，此乃因記憶電容器是在一區域中延伸，此區域 依位置而形成在此組件中。 本發明中須形成此記憶電容器，使其由隔離層之表面開 始至少一部份在中繼接觸區之內部中延伸且與中繼接觸區 導電性地相連接。 在較簡單之實施形式中，此記憶電容器在中繼接觸區之 內部中延伸之區段中簡易地折疊，即，其結構具有二個平 行於中繼接觸區之區段及一個使此二個區段連至其末端之 區段。但此記憶電容器亦可在該區段中折疊很多次，其中 上述簡易之折疊結構可多次地相接合。 此種記憶電容器之第一電極層在折疊區段中面向中繼接 觸區之內部且在電性上與中繼接觸區相連或與中繼接觸區 中已存在之導電材料在電性上相連。 在折疊式電容器區段中，第一電極層及電容器中間層分 別具有二個沿著中繼接觸區而延伸之平行區段及一個使此 二個區段連至其末端所用之區段。第二電極層在折疊式電 容器區段中只塡入電容器中間層之二個垂直區段之間之空 -6- 1267978 五、發明説明（5 ) 隙中。 須形成此記憶電容器，使其在中繼接觸區之內部中延伸 之已折疊之區段外部仍具有一或多個平坦地配置在隔離層 表面上之區段。 相對於中繼接觸區中之記憶電容器之接觸而言，第一電 極層在全部三個區段上是與中繼接觸區之導電材料相連。 但原則上第一電極層至少在其區段上可被電性地接觸，則 這樣即已足夠。 中繼接觸區可含有一由隔離層之表面所重設之由導電材 料（例如，多晶矽）所構成之塡充插頭。其上在需要時可施 加其它導電之接觸層。在這些層上或直接在塡充插頭上可 施加此記億電容器之水平區段。 但在已重設之塡充插頭上可沈積一層或多層導電之接觸 層或使其結構化，使其具有箱形之結構，此結構包含二個 沿著中繼接觸區之方向而延伸之平行區段及一個連接用之 區段。這些區段可包含該記憶電容器之第一電極層，這樣 可製成一最佳化之電性接觸區。 此種結構亦可以唯一之導電材料製成。隔離層中所形成 之中繼開口中以至少一導電材料（例如，多晶矽）塡入，使 由導電材料所空出之向外敞開之中空區仍保存著且隨後在 此中空區中之至少一部份沈積一記憶電容器。 此中空區最簡易之方式是以下述方式製成：該中繼開口 未完全以導電材料塡入且此中空區由中繼開口之未塡有材 料之區段所形成。此中繼開口亦可完全以導電材料塡入且 -7- 1267978 五、發明説明（6 ) 隨後以下述方式產生此中空區，其過程例如是藉由蝕刻步 驟而在導電材料中形成一預定深度之凹口。在中繼接觸區 之整個寬度中此材料完全被去除直至一預定之深度爲止。 但亦可保留相面對之各側壁，以形成一種箱形之結構，藉 此可包含此記憶電容器。 中繼開口亦可未完全以第一導電材料塡入且隨後可在中 繼開口之殘留之區段中塡入第二導電材料，然後在第二導 電材料中形成凹口。 若需要時可在塡入第二導電材料之前在第-導電材料之 表面上形成第三導電材料之中間層。此中間層由Ti層及/ 或TiN層所形成且第二導電材料形成一種氧位障層（其例 如由Ir或IrO所形成）。氧位障層可防止：在電容器製造 時在熱氧化中該氧侵入至中繼接觸區之多晶矽中且在表面 上形成電性絕緣之Si02層。Ir或IrO之優點是：其可吸 收氧而不會損害其導電性。下方之Ti中間層用作適當之 接面層，因其一方面利用多晶矽而形成低歐姆之矽化鈦邊 界層且其另一方面是適用於Ir層之核種（Nac.leation)層。 這些層原則上亦可由其它材料（但必須是導電材料）所構成。 在特別有利之實施形式中，氧位障層須沈積在中間層上 ，使中間層完全由其下方之塡充插頭，側面之隔離層及位 障層所圍繞。這樣可有效地防止：大部份是由鈦所形成之 中間層在熱氧化步驟中可像鐵電層退火時一樣地進行，其 表面上形成一種薄的氧化物層。 本發明之記憶電容器及所屬之接觸結構可以是記憶元件 1267978 五、發明説明（7 ) 之成份，其中在基板上形成一開關電晶體，其上施加一隔 離層且隔離層上（或中）形成該接觸結構及記憶電容器。 本發明之唯一之實施例以下將依據圖式來說明。圖式簡 單說明： 第1圖 傳統式DRAM記憶胞之橫切面，其具有鐵電 質堆疊電容器。 第2A-Η圖 本發明製造該記憶電容器之實施例，其具 有該接觸結構。 上述之實施例是一種具有鐵電質電容器中間層之記憶電 容器。但本發明同樣可用在具有傳統式介電質之記憶電容 器中。 第2A圖是隔離層4中所形成之中繼接觸區41之橫切面 之上部區段。隔離層4下方例如可存在一已製成之開關電 晶體，其汲極及源極端是中繼接觸區相連。 中繼接觸區中以摻雜之多晶矽所構成之塡充插頭41a塡 入直至一種指定之高度爲止。須形成此種結構，使中繼接 觸區41首先完全以多晶矽塡入且然後一部份藉由鈾刻步 驟而被去除。之後沈積一由Ti層，TiN層或Ti/TiN雙層 42所構成之中間層，使其在上部區段中覆蓋該中繼接觸區 41之二個相面對之內壁且在隔離層4之上表面上覆蓋該中 繼接觸區4 1二側之邊緣區段。中間層42因此形成相同箱 形之結構，但中繼開口之平行於圖面之內壁未設有中間層 42 〇 依據第2B圖，中繼接觸區41中塡入光阻增44直至一 1267978 五、發明説明（8 ) 種指定之高度爲止。光阻層44作爲隨後之蝕刻步驟用之 遮罩層以選擇性地去除此中間層42。在此種蝕刻步驟中使 中間層42之未由光阻層44所覆蓋之區段被去除。 在去除該中間層42之該區段之後，依據第2C圖在中繼 開口中及隔離層4之表面區段上沈積一種氧位障層43(其 例如由Ir或IrO所構成）。位障層43之超越此隔離層4之 表面上之部份可藉由CMP過程來去除，因此得到第2D圖 所示之結構。 中間層42因此未到達此結構之表面上，而是以一較小 之距離重設在此結構之深度中。此種距離由第2B圖所沈 積之光阻層44之高度所決定。藉由此種距離可使氧原子 (其在鐵電層上退火時擴散至此結構之較深之區域中）不會 侵入中間層42中，因此不會在中間層42之表面上形成電 性隔離用之氧化物層。 依據第2E圖，在位障層43上進行二階段之異向蝕刻過 程，其中該位障層43之材料被去除直至箱形之結構（其對 應於中間層42之箱形結構）爲止。因此形成一接觸結構， 其中可沈積該記憶電容器。 依據第2F圖，沈積此記憶電容器3之第一電極層32， 其例如可由鉑製成。鉑須沈積在中繼開口中，使其像圍繞 其之層42，43 —樣具有箱形之結構，其包含二個垂直相 面對之區段及一在底部上連接此二區段所用之水平區段。 以同樣之方式在第一電極層32上施加攀_麗麗_生_凰1。 此種鐵電層可直接在其施加之後進行熱處理。但亦可在稍 -10- 1267978 五、發明説明（9 ) 後時進行熱處理。 在最後之步驟中，依據第2F圖在中間層33上施加第二 電極層34，其材料是與第一電極層32者相同，其因此亦 可由鈾所製成，其可較簡易地沈積，使其在水平區段上可 覆蓋中間層33且在垂直區段中塡入中間層33之各垂直區 段之間之中間區。 此種§己億電谷器由於使用中繼接觸區之空間區而具有較 大之電容，但不必使堆疊高度提高。 符號之說明 1 半導體基板 2 MOS電晶體 3 記憶電容器 4 隔離層 5 隔離層 21 汲極區 22 閘極 23 源極區 32 下電極層 33 電容器中間層 34 上電極層 41 中繼接觸區 41a 塡充插頭 42 中間層 43 位障層 -11- 1267978 五、發明説明（10 ) 44 光阻層 51 中繼接觸區 52 中繼接觸區 BL 位元線 P 外部電性接點 WL 字元線' -12-

Claims (1)

1. 六、申請專利範圍 第90 1 263 74號「記憶電容器和所屬之接觸結構，記憶元 件及其製造方法」專利案 (92年2月修正） 六申請專利範圍： 兔… i· 一種記憶電容器（特別是鐵電-或順電記億電容器）及 所屬之接觸結構，其特徵爲：

   -此接觸結構由一形成在隔離層（4 )中之中繼接觸區 (41)所形成， -此記憶電容器（3)包含第一電極層（32)，第二電極 層（3 4 )及介電質-，鐵電質-或順電質中間層（3 3 ) -由隔離層（4 )之表面開始此記憶電容器之至少一部 份是在中繼接觸區（4 1 )之內部中延伸且在電性上 與中繼接觸區（41)相連。 2·如申請專利範圍第！項之記憶電容器及所屬之接觸

   結構，其中記憶電容器（3 )在中繼接觸區（4 1 )內部中 具有一次或多次折疊之電容器區段。 3·如申請專利範圍第2項之記憶電容器及所屬之接觸 結構，其中 -電容器區段折疊一次， -第一電極層（32)在中繼接觸區（41)之內部中延伸 之電容器區段中面向中繼接觸區（41)之內部且在 電性上與中繼接觸區（4 1 )相連。 -1 - ~___ 产 4^*·-一 一〜一------ J 丨_辨8^ 六、申請專利範圍 4·如 甲 請 專利範圍第3項之記億電容器及所屬 之 接 觸 結 構 其中第一電極層（32)及電容器中間層 (33)在 折 疊 之 電容器區段中具有二個沿著中繼接觸 區 (41 ) 而 延 伸 之平行區段及一個使此二個區段連接 至 其 末 端 所 用 之區段。 5.如 串 請 專利範圍第1或4項之記億電容器及所 屬 之 接 觸 結 構，其中第二電極層（34)在折疊之電 容 器 區 段 中 具 有一沿著中繼接觸區而延伸之區段， 此 區 段 塡 入 電 容器中間層（3 3 )之平行區段之間之空隙中。 6.如 甲 請 專利範圍第4項之記憶電容器及所屬 之 接 觸 結 構 其中第一電極層（32)在其至少一個區 段 上 > 特 別 是 在全部三個區段上是與中繼接觸區（4 1 ) 之 導 電 接 觸 層相連。 7·如 串 三主 δ円 專利範圍第1至4項中任一項之記憶 電 容 器 及 所 屬 之接觸結構，其中該中繼接觸區（4 1 )包 含 一 由 隔 離 層（4)之表面所重設之塡充插頭（41a) 其 由 導 電 材料所構成。 8·如 串 Ξ主 5円 專利範圍第7項之記憶電容器及所屬 之 接 觸 結 構 1 其中至少一導電接觸層在塡充插頭（41 a)外 部 之 中 繼 接觸區（4 1 )中一方面是與記憶電容器（ 3)相 連 且 另 —' 方面是導電性地與塡充插頭（4 1 a )相連 〇 9.如 串 Ξ主 δ円 專利範圍第8項之記憶電容器及所屬 之 接 觸 結 構 ， 其中在中繼接觸區（4 1 )之相面對之內 -2- 壁- 上 分 J26f_ 辛:年1月:^日 II m* \mm iw ! ____ 六、申請專利範圍 別配置至少一接觸層。 10·如申請專利範圍第7項之記憶電容器及所屬之接觸 結構，其中在塡充插頭（4ia)上沈積至少一種導電層 (42,43)，其材料不同於塡充插頭（4la)者。 11.如申請專利範圍第1 〇項之記憶電容器及所屬之接觸 結構，其中在塡充插頭（41a)上沈積導電性之第一中 間層（42)及導電性之第二氧位障層（43 )。 12·如申請專利範圍第1 〇項之記憶電容器及所屬之接觸 結構，其中至少一層（42，43)分別具有二個配置在中 繼接觸區（41 )之相面對之內壁上之區段及一個連接 此二區段用之配置在塡充插頭（41a)上之區段。 13. 如申請專利範圍第1 2項之記憶電容器及所屬之接觸 結構，其中該位障層（43 )沈積在中間層（42 )上，中 間層（42 )完全由塡充插頭（4 1 a )，隔離層（4 )及位障 層（4 3 )所圍繞。 14. 一種記憶元件，其特徵爲具有： •一形成在基板（1 )上之開關電晶體（2 )， -一施加在開關電晶體（2 )上之隔離層（4 )， -一記憶電容器（3 )及一所屬之接觸結構，其係依 據申請專利範圍第1至1 3項中任一項而形成在 隔離層（4 )中及上。 15. —種記憶電容器（特別是鐵電-或順電記憶電容器）及 所屬之接觸結構之製造方法’其使記憶電容器經由 /、、申請專利範圍 隔離層（4 )而與開關電晶體（2 )相接觸，其特徵爲： a )在隔離層（4 )中形成一種中繼開口， b )此中繼開口中須以至少一導電材料塡入，使一由 導電材料所空出之向外敞開之中空區仍保留著， c )記憶電容器（3 )具有第一電極層（32 )，第二電極層 (34)及介電質，鐵電質或順電質中間層（33)且至 少一部份沈積在中空區中。 16. 如申請專利範圍第1 5項之製造方法，其中 -在步驟b )中此中繼開口中未完全塡滿， -中空區由中繼開口之未塡滿之區段所形成。 17. 如申請專利範圍第1 5項之製造方法，其中 -在步驟b )中此中繼開口中完全以導電材料塡入， 然後 -產生中空區，其過程是在導電材料中形成一預定 深度之凹口。 18. 如申5R專利fe圍萊r 1 7項之製造方法，其中須形成該 凹口’使該中繼開口之內壁上仍保持該導電材料之 相面對之各壁。 19·如申請專利範圍第丨8項之製造方法，其中 中繼開口中未完全以第一導電材料塡入， 在中繼開口之仍保留之區段中塡入第二導電材料， 在第二導電材料中形成凹口。 20.如申請專利範圍第1 9項之製造方法，其中在塡入第

   六、申請專利範圍 二導電材料之前在第一導電材料之表面上形成第三 導電材料之中間層（42)。 21. 如申請專利範圍第20項之製造方法，其中形成該中 間層，其具有一配置在第一導電材料之表面上之水 平區段及二個相面對之垂直區段。 22. —種記憶元件之製造方法，其特徵爲： -在基板（1 )上形成一開關電晶體（2 )， -在開關電晶體（2 )上施加一隔離層（4 )， -在隔離層（4 )中及上依據申請專利範圍第1 5至2 1 項中任一項之方法形成一記憶電容器（3 )及所屬 之接觸結構。