TWI267154B - Wafer structure having bumps made of different material and fabricating method thereof - Google Patents

Wafer structure having bumps made of different material and fabricating method thereof Download PDF

Info

Publication number
TWI267154B
TWI267154B TW094116978A TW94116978A TWI267154B TW I267154 B TWI267154 B TW I267154B TW 094116978 A TW094116978 A TW 094116978A TW 94116978 A TW94116978 A TW 94116978A TW I267154 B TWI267154 B TW I267154B
Authority
TW
Taiwan
Prior art keywords
conductive
layer
metal layer
photoresist layer
forming
Prior art date
Application number
TW094116978A
Other languages
English (en)
Other versions
TW200642014A (en
Inventor
Mon-Chin Tsai
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW094116978A priority Critical patent/TWI267154B/zh
Application granted granted Critical
Publication of TWI267154B publication Critical patent/TWI267154B/zh
Publication of TW200642014A publication Critical patent/TW200642014A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

1267154 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種形成不同材質之導電凸塊的方法,且 特別是有關於一種將不同材質之導電凸塊形成於單一晶圓上的 方法。 【先前技術】
覆晶封裝(Flip chip in Package)製程具有良好電器特性、 高輸出/入接點密度,且能縮小丨〇尺寸增加每片晶圓產出,已 被看好為未來極具潛力之構裝方式。在覆晶技術中,凸塊的製 作(Bumping )為覆晶技術的成敗關鍵。目前有多種覆晶技術 正在發展中’其主要差異在於凸塊(Bump〉的材料及形成方式不 同。常見的凸塊材料有錫錯凸塊(s〇丨der Bump)、金凸塊(⑽ 、導電膠凸塊(Conductive Polymer Bump)以及高分子凸 塊(Polymer Bump)等四種型態,纟中又以錫錯凸塊應用最為廣 ’乏。凸塊製程主要可有三種方式製作’包含蒸鍍法、電鍍法 (Electro-plating)以及印刷法(printing)等方式。 枚…弟1A〜1J w,其繪示依照形成傳統具有導電凸塊 之晶圓結構之方法的示意圖。首先,提供基板1 ,基板i之主 係具有料2,如第1A圖所示。料,以雜 導電層3於基板1之主叙本品μ , ^ Χ 導雪厚^在^弟1Β圖所示。接著,在 ¥電層3上係覆盖圖案化光阻層4’並對應於鲜塾2 化 圖所不,接著’以圖案化光阻層4為—遮罩對導電層3進 敍刻以形成凸塊下全眉展丨丨d 丁 ι_ 卜孟屬層5 ( Under Bump Meta丨丨urgy丨 UBM layer)’之後移除圖案化光阻 , 後,於整個表面先覆宴另^ “弟1D圖所不。之 復義另一先阻層6,經圖案移轉定義出形成 ⑧ 6 1267154 V電凸塊之用的開口 6a,如第1E圖所示。然後,利用印刷方 式’將錫膏(solder paste) 7填入開口 6a中,如第1F圖所示。 接著,對錫膏7進行回銲(ref丨〇w)製程並去除光阻層6,以形 成導電凸塊8,如第1 g圖所示。藉此,係完成具有導電凸塊8 之晶圓結構9。 • 一般來說,具有導電凸塊之晶圓結構(wafer)或是經切割而 成的晶粒(die) ’係應用於覆晶式構裝(F|jp Chip in Package)。 在封裝的過紅中,晶圓或是晶粒會被翻轉,而使得晶圓或是晶 粒上的導電凸塊與基板的接點相互連接。 • 然而,單一種類的導電凸塊材質無法滿足電路與結構上的 所有需求。例如是某些接點係用以接地,其相連的導電凸塊需 要可以瞬間導通大量電流。又例如是位於基板中央之接點,其 相連的導電凸塊需要足夠硬度以支撐晶粒。 【發明内容】
有鑑於此,本發明的目的就是在提供一種形成不同材質之 導電凸塊的方法’可以根據不同的設計需求量身打造性能相對 應的導電凸塊,提高關鍵元件品質。 晶圓結構上形成不同材質之導 根據本發明的目的,於同 電凸塊的方法’包括以下步驟:提供—基板,基板具有一主動 表面’主動表面具有數個銲墊;形成數個第一凸塊下金屬層以 及一金屬層於主動表面,數個第—凸塊下金制係覆蓋於一第 一部份之數個料,金屬層係覆蓋於-第二部份之數個銲塾, 數個第-凸塊下金屬層係與金屬層電性絕緣;印刷(prj_g卜 第:導電材料於數個第-凸塊下金屬層上,並據以形成數個第 一―電體’數個第-導電體係分別相對第—部份之數個鲜塾; 電鍍第二導電材料於金屬層上,並據以形成數個第 ⑧ 7 1267154 二導電體,且數個第二導電體俏八 墊;回銲數個第-導電體以及第對第—部份之數個銲 -導電凸塊以及數個第二導電凸 包體並據以形成數個第 成數個第二凸塊下金屬層。鬼,選擇性移除金屬層,以形 根據本發明的目的,再提出一曰 第一導電凸塊以及數個第二導電凸塊1結構包括基板、數個 動表面具有數個凸塊下金屬層。數個冑表面’主 份之數個凸塊下金屬層上。第-導電凸塊係形成於另-部 為讓本發明之上述目的、特徵、和優點能更明顯易僅 文特舉-較佳實施例,並配合所附圖式,作詳細說明如下: 【實施方式】 本發明之主要構想是於同一基板上形成不同材質之導電凸 塊,並且分別以電錄與印刷兩種不同的方式,在特定區域中來 成特定材質的導電凸塊,以符合電路佈局中之不同的電氣需求 以及結構要求。熟悉此技藝者當可明瞭,由於製程之操作順序 •極易變更,因此,在本發明之發明精神之下,對以下所述之步 驟,行順序變更仍屬本發明之保護範圍。以下係舉幾組實_ 做洋細5兒明,然此些較佳實施例僅為本發明之發明精神下的幾 種霄施方式,並不會對本發明之欲保護範圍進行限縮。 請參照第2圖,其繪示依照本發明之實施例一之形成不同 材質之導電凸塊之方法的流程圖。本實施例之形成導電凸塊之 方法主要包括以下步驟S1 01〜S1 06。步驟S1 01,提供一基板, 基板具有一主動表面,主動表面具有數個銲墊。步驟S102,形 ⑧ 1267154 成數個第一凸塊下金屬層(Under Bump Metallurgy,UBM)以及 一金屬層於主動表面,數個第一凸塊下金屬層係覆蓋於一第一 部份之數個銲塾,金屬層係覆蓋於一第二部份之數個銲塾,數 個第一凸塊下金屬層係與金屬層電性絕緣。步驟S103,印刷 (printing)—第一導電材料於數個第一凸塊下金屬層上,並據以 、 形成數個第一導電體,數個第一導電體係分別相對第一部份之 數個銲墊。步驟S104,電鍍(plating)—第二導電材料於金屬層 上,並據以形成數個第二導電體,且數個第二導電體係分別相 對第二部份之數個銲墊。步驟S105,回銲數個第一導電體以及 φ 第一導電體,並據以形成數個第一導電凸塊以及數個第二導電 凸塊。步驟S106,選擇性移除金屬層,以形成數個第二凸塊下 金屬層。 第3A〜3J圖繪示本發明之實施例一之形成不同材質之導 電凸塊的示意圖。為求圖面清楚易懂,在第3A〜3j圖示中部 分複數元件係僅以單一數量表示。以下係配合圖示針對步驟 S101〜S106進行詳細的說明。 在步驟S101中,提供基板1〇,基板1〇具有主動表面, φ 主動表面具有數個銲墊,如第3A圖所示。銲墊之材質通常為 銅或鋁,藉以與外部電路形成電性連接。依其預定形成之導電 凸塊材質的不同,銲墊係區分為數個第一部份之銲墊21以及數 個第二部分之銲墊22。基板1〇可以是晶圓(wafe〇或是晶片 (die) ° ,—步驟S1〇2更包括以下步驟。首先,形成金屬複合層3〇覆 ,蓋主動表面以及數個銲墊21及22,如第3B圖所示。例如是利 用無電電Μ、濺鐘或其他物理化學沉積方式形成金屬| 3〇。較 佳的是,金屬複合層30係包含鋁(ΑΙ)、鎳釩合金(NjV)以及銅Λ ⑧ 1267154
(Cu)°或是’金屬複合層30係包含鈦(Τ|·)、鍊叙合金(隱)以及 鋼_。再者,形成光阻層於金屬複合層3〇上,並且利用適告 的方式,例如圖層移轉方式,於光阻層上定義出開口,選擇性田 移除光阻層,並據以形成圖案化之光阻層%。接著,利用圖案 化之光阻層32為遮罩’選擇性移除部分之金屬複合層3〇,並 據以形成數個第-凸塊下金屬35以及金屬層期,數個第一凸 塊下金屬層3 5係與金屬層3 〇!相隔—間距,如第3 c圖所示。 =此’數個第一凸塊下金屬層35係與金屬層期電性絕緣。 =,移除圖案化之光阻層32。此時,如第3D圖所示,數個 =凸塊下金屬層35以及金屬層3Q1係形成於主動表面數 :第一凸塊下金屬層35係覆蓋於第—部份之數個銲墊21,金 屬層3〇W覆蓋於第二部份之數個輝塾22,並且數個第一凸塊 下金屬層35係與金屬層3〇 1電性絕緣。 A 包括iUT"金屬層35係由金屬複合層3〇所構成,通常 括I者層(adhesion layer)、阻障層⑽心 =著層可以提供鲜塾21及主動表面良好的黏著性: 墊:全屬鶴化鈇等。阻障層係用以防止導電凸塊與鲜 “屬互相擴散’其材質可為鎳釩、鎳等 =屬層24與導電凸塊之間良好之沾附性,其材
102之後,繼續進行以下步驟。首先,形成光阻 二t面以及金屬層301上。光阻層例如是乾膜(D 阻劑。之後’利用適當的方式,例如圖層移轉方式, 於光阻層上定義出開口,選擇性移 / 化之光阻層.如第3E圖所示,圖案形成圖案 第-開口糾、數個第二開口 42 : 〇具有數個 数调曝孔44,數個第_開 1267154 _ 口 41係暴露出數個第—凸塊下金屬層%,並相對第—部分之 數個銲塾21。數個第二開σ 42係暴露出部分金屬層,並 相對第二部份之數個銲墊22,數個曝孔44係暴露出部分金屬 層301,且數個曝孔係位於基板彳〇之邊緣。 在步驟S103巾,將第一導電材料係以印刷(ρη·η_的方 .式填入數個第一開口 41中,並位於數個第一凸塊下金屬層% 上,並據以形成數個第一導電體50,數個第一導電體5〇係分 別相對第一部份之數個銲墊21,如第3F圖所示。 步驟104更包括以下步驟。首先,浸泡基板1〇於電鍍液 中,電鑛液係包含第二導電材料。接著,將電極透過數個曝孔 ,44與金屬層301電性連接。最後,通以電流,第二導電材料係 附著於數個第二開口 42中之金屬層3〇1上,並據以形成數個 第二導電體60。藉助外加直流電的作用,在溶液中進行電解反 應,使得導電體,例如是金屬層301,的表面沈積一金屬層或 合金層,例如是第二導電體60。藉此,第二導電材料係電鍍 (Plating)於金屬層301上,並據以形成數個第二導電體6〇,且 數個第二導電體60係分別相對第二部份之數個銲墊22,如第 ^ 3G圖所示。 在步驟S105中,回銲數個第一導電體5〇以及第二導電體 60 ’並據以形成數個第一導電凸塊55以及數個第二導電凸塊 62,如第3H圖所示。之後,去除圖案化之光阻層,如第3丨圖 ^ 所示。 、 在步驟S106中,利用第二導電凸塊65為遮罩,選擇性移 除金屬層301,以形成數個第二凸塊下金屬層45,如第3J圖 所示。於此完成具有不同材質之導電凸塊的基板。以下係以具 有不同材質之導電凸塊之晶圓結構作進一步地說明。然而,熟 11 ⑧ 1267154 悉此技藝者當可明瞭本發明所述之形成具有不同材質之導電凸 塊之方法亦可應用於電路基板(printed circuit board,PCB)、晶 片(chip)、晶粒(die)以及晶圓(wafer)上。 請參照第2 J圖,按照上述方法所形成之晶圓結構彳〇〇包 括基板10、數個第一導電凸塊55以及數個第二導電凸塊65。 基板10具有主動表面,主動表面具有數個凸塊下金屬層35。 數個第一導電凸塊55係形成於部分之數個凸塊下金屬層35 上,例如是第一部份之第一凸塊下金屬層35上。數個第二導電 凸塊65係形成於另一部份之數個凸塊下金屬層上,例如是第二 • 部份之第二凸塊下金屬層45上。 不同材質的導電凸塊具有不同的電氣特性與物理性質。數 個第一導電凸塊55例如是包含銅。較佳的是,數個第一導電凸 塊係銅柱(Cupper Pmar)。由於銅金屬可以瞬間導通大量電流, 數個第一導電凸塊較佳的是用以接地(❾⑺叫…或散熱⑴㊀以 Sink)。另一方面,數個第一導電凸塊55例如是係包含鉛與錫, 且釓與錫之比例貫質上為95 : 5。此種材質於回銲之後不易塌 陷,係可支撐覆晶維持基板與覆晶之間的高度。再者,數個第 鲁-導電凸塊55可以是係包含錯與錫,且錯與錫之比例實質上為 37: 63。此種材質於回銲之後容易塌陷,其回銲後高度約為回 鲜前南度的一半。 因此,應用本實施例所提出導電凸塊的形成方法,使用者 ‘可以根據電路佈局的設計,於特定區域中形成特定材質的導電 凸塊,量身打造性能匹配之導電凸塊。如此一來,滿足電路設 '計上的每一個需求,便可提供更加完美的封裝品質。 實施例二 ⑧ 1267154 本^例與上述實施例之主要的不同之處在於形成第 、、形成第二導體之順序相反(即步驟S1Q3與S1G4對们 進而造成後續製程上的些微變更。 了碉
«月參照第4圖,其!會示依照實施例二之形成不同材質之 電凸塊之方法的流程圖。本實施例之形成導電凸塊之方法主要 包括以下步驟。本實施例之步驟S2Q1及32〇2與上述之 S101及S102相同’於此不再贅述。步驟S2〇3 ,首先電鍍' (pla_H第二導電材料於金屬層上,並據以形成數個第二又 電體’且數個第二導電體係分別相對第二部份之數個銲塾。之 ,’如步驟S204所示,印刷(_ting) 一第一導電材料於數個 苐-凸塊下金屬層上,並據以形成數個第—導電體,數— 導電體係分別相對第—部份之數個銲墊。步驟s2Q5,回鲜數個 第-導電體以及第二導電體’並據以形成數個第一導電凸塊以 及數個第二導電凸塊。步驟S2Q6,選擇性移除金屬層,以 數個第二凸塊下金屬層。 第5A〜5F圖繪示本發明之實施例二之形成不同材質之導 電凸塊的示意圖。為求圖面清楚易懂,在第5A〜5J圖示中部 y刀複數70件係僅以單_數量表示。以下係配合圖示針對步驟 S102之後的步驟進行詳細的說明。 、本實施例之方法與上述實施例於步驟S202之前皆相同, 於此不再贅述。以下係針對步驟S2Q2之後的步驟進行說明。 本實施例於完成步驟S2Q2之後,基板21Q表面具有圖案化之 光阻層240。如第5A圖所示,目案化之光阻層㈣具有數個 第開口 241、數個第二開口 242以及數個曝孔244,數個第 一開口 241係暴露出數個第—凸塊下金屬㉟235,並相對第一 P刀之數個知墊221。數個第二開口 242係暴露出部分金屬層 ⑧ 13 1267154 2301,並相對第二立 出部分金屬層_σ,It數個銲墊222,數個曝孔244係暴露 拉# 數個曝孔係位於基板21 0之邊緣。 導電::電: 邋 ;金屬層2301上,並據以形成數個第二 電體260,且數個楚一谐 〇〇〇 第一¥電體260係分別相對第二部份之數 個i干墊222,如第5Β圖所示。 後在v驟S204中,再將第一導電材料係以印刷 ⑽啊)的方式填人數個第一開口 241中,並位於於數個第一
凸鬼下金屬層235 i,據以形成數個第—導電體%。,數個第 ;私體250係分別相對第一部份之數個銲墊⑵,如第π 圖所示。 在v驟S205中,回銲數個第一導電體25Q以及第二導 體260,並據以形成數個第一導電凸塊咖以及數個第二導電 凸塊262,如第5D圖所示。較佳的是步驟2〇5更包括此一步 驟·去除圖案化之光阻層240,如第5E圖所示。 最後,在步驟S206中,利用第二導電凸塊265為遮罩, 選擇性移除金屬層2301,以形成數個第二凸塊下金屬層245, φ 如第5F圖所示。於此完成具有不同材質之導電凸塊的晶圓結構 200。 、。 實施例三 本實施例與實施例一之不同之處在於印刷與電鍍導電材料 時的操作步驟(也就是步驟S103及S104),其餘步驟皆相同。 第6A〜6F圖繪示本發明之實施例三之形成不同材質之導 電凸塊的示意圖。為求圖面清楚易懂,在第6A〜6J圖示中1 分複數元件係僅以單一數量表示。以下係配合圖示針對步驟 ⑧ 14 1267154 S1〇2之^的步驟進行詳細的說明。 本貝&例之方法與上述實施例於步驟S102之前皆相同, ; % it以下係針對步驟S102之後的步驟進行說明。 本實施例於完成步驟S102之後,如第6A圖所示,數個第一凸 塊下金屬層335以及金屬層33〇1係形成於主動表面,數個第 -凸塊下金屬層335係覆蓋於第-部份之數個銲塾321,金屬 層3301係後蓋於第二部份之數個録塾,並且數個第一凸塊 下金屬層335係與金屬層3301電性絕緣。 之後,進打步驟S103,本實施例之步驟s1〇3包括下列步 ❿驟H形成光阻層於主動表面上,並且選擇性移除光阻層, 藉此形成圖案化之光阻層34〇’圖案化之光阻層具有數個第一 開口 341,數個第_開口 341係暴露出數 如第-圖所示,,印刷第一導電材料上= -開口 341中,使得第—導電材料351係形成於數個第一&塊 下金屬層335上,如第6C圖所示。然後,回鲜第—導電材料 351,並去除圖案化之光阻層34〇,以形成數個第一導電體 350,如第6D圖所示。 • ㈣S1〇4更包括以下步驟。首先,形成光阻層於主動表 面上’並選擇性移除光阻層,據以形成圖案化之緣層州, 如第6E圖所示。圖案化之光阻層係覆蓋於數個第一導電體 350,且圖案化之光阻層345具有數個第二開口如以及數個 •曝孔344,數個第二開口 342係暴露出部分金屬層咖,並相 對第二部分之數個銲墊322,數個曝孔係暴露出部分金屬層 ' 330彳’且數個曝孔344係位於基板31〇之邊緣。然後,電^第 二導電材料360於數個第二開π 342中,並據以形成數又二 導電體361,如第6F圖所示。接著,去除圖案化之光阻層⑽·; ⑧ l267l54 如弟6G圖所示。 之後’進行回銲步驟S105 將第一導電體350以及第二 ¥電體360回銲以形成第 〇βς上够’电凸塊355以及第二導電凸塊 ’如第6Η圖所示。需注音 9 .π ^ 而心的疋,上述去除圖案化光阻層以 及回知之二步驟’其操作順序 體360係可先行回銲 也沈疋况弟-¥電 垒几上„ a 鲆场成弟—導電凸塊365,之後再去除圖 案化光阻層,此時第一導雷舻 、咏 導電350即作為第一導電凸塊355, 如第6H圖所示。 -最後,進行步驟S106,回蝕多餘的金屬層測以形成第 g 245 ’如第6I圖所示。需注意的是,在本實施 例中Y驟S1Q5及S1G6之順序係可對調。也就是說,可以先钱 d金屬層3301形成第二凸塊下金屬層345之後,再進行回輝 以开/成第導電&塊355以及第二導電凸塊撕。同樣地,也 可以如第6I圖所不’形成不同材質之第_導電凸塊挪以及第 二導電凸塊365於晶圓結構3〇〇上。 實施例四 本貫施例興貫;5也例一之主要不同之處在於在於印刷與電錄 導電材料時的操作步驟(也就是步驟S2〇3及S2〇4),其餘步 驟白相同。第7A〜7F圖繪示本發明之實施例四之形成不同材 質之導電凸塊的示意圖。為求圖面清楚易懂,在第7A〜7J圖 示中部分複數元件係僅以單一數量表示。以下係配合圖示針對 步驟S202之後的步驟進行詳細的說明。 本實施例之方法與上述實施例於步驟S202之前皆相同, 於此不再贅述。以下係針對步驟S202之後的步驟進行說明。 本實施例於完成步驟S202之後,如第7A圖所示,數個第一凸 ⑧ 16 1267154 塊下金屬層435以及金屬層4301係形成於主動表面,數個第 - 一凸塊下金屬層435係覆蓋於第一部份之數個銲墊421,金屬 層4301係覆蓋於第二部份之數個銲墊422,並且數個第一凸塊 下金屬層435係與金屬層4301電性絕緣。 接著,先進行電鍍以形成第二導電體之步驟S203,其流程 詳述如下。首先,形成一光阻層於主動表面上,並選擇性移除 光阻層,據以形成一圖案化之光阻層446,且圖案化之光阻層 • 460具有數個第二開口 442以及數個曝孔444,數個第二開口 442係暴露出部分金屬層4301,並相對第二部分之數個銲墊 φ 422,數個曝孔444係暴露出部分金屬層4301,且數個曝孔444 係位於基板410之邊緣,如第7B圖所示。接著,電鍍第二導 ' 電材料於數個第二開口 442中,據以形成數個第二導電體 460,如第7C圖所示。最後,去除圖案化之光阻層446,如第 7D圖所示。藉此完成S203步驟,即以電鍍的方式將第二導電 體460形成於金屬層4301上,並相對於第二部分之銲墊422。 之後,再進行印刷以形成第一導電體之步驟S204,其流程 詳述如下。首先,形成一光阻層於主動表面以及金屬層4301 0 上,並選擇性移除光阻層,並據以形成一圖案化之光阻層440, 圖案化之光阻層440係覆蓋於數個第二導電體460,圖案化之 光阻層440具有數個第一開口 441,數個第一開口 441係暴露 出數個第一凸塊下金屬層435,並相對第一部分之數個銲墊 421,如第7E圖所示。然後,印刷第一導電材料451於數個第 一開口 441中,如第7F圖所示。較佳的是,步驟S204更包括 ' 下列流程。接著,在回銲第一導電材料451之後,去除圖案化 之光阻層440,據以形成數個第一導電體450,如第7H圖所示。 之後,進行回銲步驟S205,將第一導電體450以及第二 ⑧ 17 1267154 導電體460回銲以形成第一導電凸塊455以及第二導電凸塊 465,如第7H圖所示。需注意的是,上述去除圖案化光阻層以 及回銲之二步驟,其操作順序係可對調。也就是說,第二導電 體460係可先行回銲以形成第二導電凸塊465,之後再去除圖 案化光阻層,此時第一導電體450即作為第一導電凸塊455, > 如第7H圖所示。 . 最後,進行步驟S2〇6,回蝕多餘的金屬層4301以形成第 一凸塊下金屬層245,如第7I圖所示。需注意的是,在本實施 例中步驟S205及S206之順序係可對調。也就是說,可以先蝕 •刻金屬層4301形成第二凸塊下金屬層445之後,再進行回銲 以形成第一導電凸塊455以及第二導電凸塊465。同樣地,也 可以如第7丨圖所示,形成不同材質之第一導電凸塊455以及第 二導電凸塊465於晶圓結構400上。 本發明上述實施例所揭露之形成不同材質之導電凸塊的方 法,可以根據不同的設計需求量身打造性能匹配的導電凸塊, 藉此提升晶片封裝的品質,將晶片的最佳狀態發揮到淋漓盡 致。此外,提高關鍵零組件品質,可大幅度提昇產品競爭力, _ 進而創造企業核心競爭力。 絲上所述,雖然本發明已以一較佳實施例揭露如上,然其 f非用以限定本發明,任何熟習此技藝者,在不脫離本發明之 知神和範圍Θ叾可作各種之更動與潤飾,例如是製程順序上 -些微變更所造成的各種變%,因此本發明之保護範圍當視後附 之申請專利範圍所界定者為準。 1267154 【圖式簡單說明】 電凸塊之晶圓結構 第1A〜1G圖繪示依照形成傳統具有導 之方法的示意圖 第2圖繪示依照本發明之實施例一形成不同材質之導電凸 塊之方法的流程圖。 第3A〜3J圖繪示本發明之實施例_之形成不同材質之導 電凸塊的示意圖。 第4圖繪示依照本發明之實施例二形成不同材質之導電凸 塊之方法的流程圖。
第5A〜5F圖繪示本發明之實施例二之形成不同材質之導 電凸塊的示意圖。 第6A〜6丨圖繪示本發明之實施例三之形成不同材質之導 電凸塊的示意圖。 第7A〜7丨圖繪示本發明之實施例四之形成不同材質之導 電凸塊的示意圖。 【主要元件符號說明】 1 :基板 2 :銲墊 3 :導電層 4 :圖案化光阻層 5 ··凸塊下金屬層 6 :光阻層 7 :錫膏 8 :導電凸塊 9 ·晶圓結構 10 :基板 ⑧ 19 1267154 100、200、300、400 :晶圓結構 21、 121、221、321、421 :第一部份之銲墊 22、 122、222、322、422 :第二部分之鲜塾 30、130、230、330、430 :金屬層 301、1301、2301、3301、4301 ··第一金屬層 32、132、232、332、432 ··圖案化之光阻層 35、135、235、335、435 :第一凸塊下金屬層 40、 140、240、340、440 :光阻層 41、 141、241、341、441 :第一開口 • 42、142、242、342、442 :第二開口 44、 144、244、344、444 :曝孔 45、 145、245、345、445 ··第二凸塊下金屬層 346、446 ·•圖案化之光阻層 50、150、250、350、450 :第一導電體 351、451 :第一導電材料 55、155、255、355、455 :第一導電凸塊 60、160、260、360、460 :第二導電體 65、165、265、365、465 :第二導電凸塊

Claims (1)

1267154 十、申請專利範圍: 1 · 一種形成導電凸塊的方法,包括: 提供一基板’該基板具有一主動表面,該主動表面具有複 數個銲墊; 形成複數個第一凸塊下金屬層(Under Bump Metallurgy,UBM)以及一金屬層於該主動表面,該些第一凸塊 下金屬層係覆蓋於一第一部份之該些銲墊,該金屬層係覆蓋於 一第二部份之該些銲墊,該些第一凸塊下金屬層係與該金屬層 電性絕緣; θ • 印刷(P「intin9)一第一導電材料於該些第一凸塊下金屬層 上,並據以形成複數個第一導電體,該些第一導電體係分別相 - 對該第一部份之該些銲墊; 電鍍(plating) —第二導電材料於該金屬層上,並據以形成 複數個第二導電體,且該些第二導電體係分別相對該第二部份 之該些銲墊; 回銲該些第一導電體以及第二導電體,並據以形成複數個 第一導電凸塊以及複數個第二導電凸塊;以及 參 選擇性移除該金屬層,以形成複數個第二凸塊下金屬層。 2_如申明專利範圍第1項所述之方法,其中該形成複數 個第一凸塊下金屬層及一金屬層於該主動表面之步驟更包括: 形成一金屬複合層覆蓋該主動表面以及該些銲墊; 形成一光阻層於該金屬複合層上; ' 選擇性移除該光阻層,並據以形成一圖案化之光阻層; 利用《亥圖案化之光阻層為„遮罩,選擇性移除部分之該金 屬複合層,並據以形成複數個第一凸塊下金屬層以及一金屬 ⑧ 21 1267154 隔一間距,藉此該 ;以及 層丄該些第—凸塊下金屬層係與該金屬層相 二第凸塊下金屬層係與該金屬層電性絕緣 移除该圖案化之光阻層。 層係3包含項料之方法,其巾該金屬複合 4·如巾請專㈣圍第2項料之方法,其中該金屬複合 層係包含鈦、鎳釩合金以及銅。 5如巾請專利範圍第彳項所叙方法,其中該形成複數 第一凸塊下金屬層錢―金屬層於該杨表面 包括: 形成一光阻層於該主動表面以及該金屬層上;以及 選擇性移除該光阻層’並據以形成—圖案化之光阻層,該 圖案化之光阻層具有複數個第—開口、複數個第二開口以_ 數個曝孔,該些第一開口係暴露出該些第一凸塊下金屬 相對該第-部分之該些銲墊,該些第二開口係暴露出部 屬層’並相對該第二部份之該些料,該些曝㈣暴露出部八 4金屬層,且該些曝孔係位於該基板之邊緣。 6. 如申請專利範圍第5項所述之方法,其中該第— 材料係填入該些第一開口中,並據以形成該些第一導電體。電 7. 如申請專利範圍第5項所述之方法,其中該電錢 二導電材料於該金屬層之步驟更包括: 又 ⑧ 22 1267154 /又泡忒基板於一電鍍液中,該電鍍液該二導電材 料; 字電極透過該些曝孔與該金屬層電性連接;以及 通以兒流,該第二導電材料係附著於該些第二開口中之該 金屬層上,並據以形成複數個第二導電體。 8_如申請專利範圍第δ項所述之方法,其中該回銲該些 苐-導電體以及第二導電體之步驟之後更包括: 去除該圖案化之光阻層。 9. ^請專利範圍第1項所述之方法,其中該印刷-第 導電材料於該些第—凸塊下金屬層上之步驟包括: 形成一光阻層於該主動表面上; ,擇性移除該光阻層,並據以形成—圖案化之光阻層該 具有複數個第—開σ,該些第—開口係暴露出 泫些弟一凸塊下金屬層;以及 Ρ刷第一導電材料於該些第一開口中。 導m申請專利範圍第9項所述之方法,其中該印刷一第 一v電材枓於該些第-開口中之㈣之後更包括. 及回輝該第-導電材料,並據以形成複數個第一導電體;以 去除该圖案化之光阻層。 11 _如申請專利範圍第9 二導電材料於該金屬層上之步 形成一光阻層於該主動表面上; 項所述之方法,其中該電鍍一第 驟更包括: ⑧ 23 1267154 圖案ΐΓϊ移除該光阻層,並據以形成—圖案化之光阻層,該 光阻層係覆蓋於該些第一導 , :具有複數個第二開一及複數個曝孔,該:第:: 广對該第二部分之該些銲墊,該些曝孔係 /刀屬層’且該些曝孔係位於該基板之邊緣;以及 個第電材料於該些第二開口中,並據以形成複數 fc笛1曾2·如申請專利範圍第11項所述之方法,其中該電鍍-弟-”材料於該些第二開口中之步驟之後更包括: , 目釦该第二導電材料,並據以形成複數個第二導電體;以 及 去除該圖案化之光阻層。 Ί3_如申凊專利範圍第11項所述之方法,其中該回銲該 些第-導電體以及第二導電體,並據以形成複數個第一導電凸 塊以及複數個第二導電凸塊之步驟之後更包括: 鲁 去除該圖案化之光阻層。 4·如申明專利範圍第1項所述之方法,其中該電鍵一第 二導電材料於該金屬層上之步驟更包括: 、 形成一光阻層於該主動表面上; ’ 遥擇性移除該光阻層,並據以形成一圖案化之光阻層,該 圖案化之光阻層具有複數個第二開口以及複數個曝孔,該些第 二開口係暴露出部分該金屬層,並相對該第二部分之該些銲 墊,泫些曝孔係暴露出部分該金屬層,且該些曝孔係位於該基 ⑧ 24 1267154 板之邊緣,·以及 電鍵該第二導電材料於該些第二開,… 個第二導電體。 亚據以形成複數 lb. 如T睛專利範圍第14項所述之 第一導電材料於$此楚 / ,/、中该印刷一 第―電材枓方4些弟一凸塊下金屬層上之㈣包括: 形成-光阻層於該主動表面以及該金屬層上; 選擇性移除該光阻層,並據以 — Hi ^^ ^ φ .. 取圖案化之光阻層,該 圖案化之先阻層係覆盍於該些第二導 具有複數個第-開口,料第―心案化之光阻層 J °哀些弟開口係暴露出該些第一 下 金屬層,並相對該第一部分之該些銲墊;以及 Α 印刷一第一導電材料於該些第 個第一導電體。 亚據以形成稷數 笛一 16/中4專利範圍第15項所述之方法,其中該印刷一 第一導電材料於該些第一開口之步驟更包括: 回銲該第一導電材料,並據以形成複數個第一導電體;以 及 去除該圖案化之光阻層。 17·如申請專利範圍第16項所述之方法,其中去除該圖 案化之光阻層之步驟之後更包括: 回銲該些第二導電體,並據以形成複數個第二導電凸塊。 18_ 一種晶圓結構,包括·· 基板’具有一主動表面,該主動表面具有複數個凸塊下 ⑧ 25 1267154 金屬層; 複數個第一導電凸塊,係形成於一第一部分之該些凸塊下 金屬層上; 複數個第二導電凸塊,係形成於一第二部份之該些凸塊下 金屬層上。 19·如申請專利範圍第17項所述之晶圓結構,其中該些 苐一導電凸塊係包含銅。 , 20•如申請專利範圍第18項所述之晶圓結構,其中該些 第一導電凸塊係一銅柱(Cupper Pillar)。 21_如申請專利範圍第19項所述之晶圓結構,其中該些 弟 V電凸塊係用以接地(ground)。 22_如申請專利範圍第17項所述之晶圓結構,其中該些 第一導電凸塊係包含鉛與錫,且鉛與錫之比例實質上為95 : 5。 23·如申請專利範圍第17項所述之晶圓結構,其中該些 第一導電凸塊係包含鉛與錫,且鉛與錫之比例實質上為37: 63。 - 24·如申請專利範圍第17項所述之晶圓結構,其中該此 第一導電凸塊係透過印刷的方式形成於該些凸塊下金屬層,且 該些第二導電凸塊係透過電鍍的方式形成於該些凸塊下金屬 層0 ⑧ 26 1267154 25.如申請專利範圍第17項所述之晶圓結構,其中該基 板係一晶圓(wafer)。 26·如申請專利範圍第17項所述之晶圓結構,其中該基 板係一晶片(d i θ )。
TW094116978A 2005-05-24 2005-05-24 Wafer structure having bumps made of different material and fabricating method thereof TWI267154B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW094116978A TWI267154B (en) 2005-05-24 2005-05-24 Wafer structure having bumps made of different material and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094116978A TWI267154B (en) 2005-05-24 2005-05-24 Wafer structure having bumps made of different material and fabricating method thereof

Publications (2)

Publication Number Publication Date
TWI267154B true TWI267154B (en) 2006-11-21
TW200642014A TW200642014A (en) 2006-12-01

Family

ID=38191767

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094116978A TWI267154B (en) 2005-05-24 2005-05-24 Wafer structure having bumps made of different material and fabricating method thereof

Country Status (1)

Country Link
TW (1) TWI267154B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI498968B (zh) * 2010-05-06 2015-09-01 Ineffable Cellular Ltd Liability Company 半導體製程

Also Published As

Publication number Publication date
TW200642014A (en) 2006-12-01

Similar Documents

Publication Publication Date Title
US7064436B2 (en) Semiconductor device and method of fabricating the same
JP2873954B2 (ja) チップサイズ半導体パッケージの製造方法
KR100714818B1 (ko) 반도체 장치 및 그 제조 방법
JP4146864B2 (ja) 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
TW531873B (en) Barrier cap for under bump metal
JP2003007755A5 (zh)
US20060219567A1 (en) Fabrication method of conductive bump structures of circuit board
US9661761B2 (en) Carrier substrate and manufacturing method thereof
JP2011049530A (ja) 半導体装置の製造方法および半導体装置
JP2011228737A (ja) 配線基板、及び半導体装置
TWI242253B (en) Bumping process and structure thereof
JP3682227B2 (ja) 電極の形成方法
TWI267154B (en) Wafer structure having bumps made of different material and fabricating method thereof
TWI235472B (en) A method of forming an integrated circuit substrate
JP4512772B2 (ja) 導電性ボール定置用マスクの製造方法
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
TW200411824A (en) Bumping process
TWI278948B (en) Wafer structure having bumps made of different material and fabricating method thereof
JPH0637093A (ja) バンプ電極の形成方法
JP2005252047A (ja) 半導体装置
JP2006073888A (ja) 半導体装置及びその製造方法
JP2018088512A (ja) 半導体装置用配線部材
TW444259B (en) Fabricating process of thin ball grid array substrate
JP2011044734A (ja) 回路板の製造方法
JP2000049181A5 (zh)

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees