TWI260691B - Pattern forming method and method of manufacturing semiconductor device using the same - Google Patents

Pattern forming method and method of manufacturing semiconductor device using the same Download PDF

Info

Publication number
TWI260691B
TWI260691B TW094121975A TW94121975A TWI260691B TW I260691 B TWI260691 B TW I260691B TW 094121975 A TW094121975 A TW 094121975A TW 94121975 A TW94121975 A TW 94121975A TW I260691 B TWI260691 B TW I260691B
Authority
TW
Taiwan
Prior art keywords
pattern
substrate
resist
size
processed
Prior art date
Application number
TW094121975A
Other languages
English (en)
Other versions
TW200539305A (en
Inventor
Tsuyoshi Shibata
Yuji Kobayashi
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003059399A external-priority patent/JP3923023B2/ja
Priority claimed from JP2003112928A external-priority patent/JP3797979B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of TW200539305A publication Critical patent/TW200539305A/zh
Application granted granted Critical
Publication of TWI260691B publication Critical patent/TWI260691B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

1260691 九、發明說明: 相關申請案的交又參考資料 本申明案係根據下列之先前日本專利申請,並享有此專 利申請之優先權: 2003年3月6日所提出之N〇. 2003-059399 2003年4月17日所提出之No. 2003-1 12928 以上申請案之所有内容均併入作為參考資料。
【發明所屬之技術領域】 本發明係有關於在半導體裝置用的半導體基板、光學光 罩用的玻璃基板、液晶顯示裝置用的玻璃基板等之各種基 板的製造步驟中,使用於基板的熱處理之烘烤裝置和使用 該烘烤裝置的基板之熱處理方法、以及半導體裝置之製造 方法之相關技術。
此外,本發明係有關於形成具有期望的圖案尺寸之抗敍 劑圖案於被處理基板上之方法 奴置的細微圖案上的極佳之圖案形成方法 案之半導體I置之製造方法之相關技術。 【先前技術】 特別是有關於形成半導體 以及使用該圖 導體基板進行熱處理 驟中。 在半導體裝置之製造步驟中,對半 之烘烤裝置,係特別多使用於微影步 烘烤裝置之具體的用途,俜可| 係1歹j舉如错由旋轉塗敷法而 形成光抗钱劑膜於半導濟其4 μ 千令版基板上之後的乾燥處理、在將圖 案轉印於光抗蝕劑膜之後,使豆枋 便/、抗飯劑膜中之光分解的感 无劑擴散,並將其濃度分佈作 成均一化之PEB(P〇st 102735.doc 1260691
Exposure Bake:曝光後燒烤)處理等,此外,近年來,進行 .’、頁像處理而進订圖案形成之後,將半導體基板予以加熱, 並使圖案產生献變开), 1 王…又^,據此而任意地改變圖案尺寸之流動 烘烤處理,亦使用烘烤裝置。 卜在铽〜步驟以外,在用以將鋁·銅(A1-Cu)膜中之 、·5的膜中刀佈作成均_化,而將半導體基板溫度自銅的融 ”、、占以上的溫度快速地冷卻至常溫程度之急冷處理 用烘烤裝置。 在任何之製程當中,傳達於半導體基板之溫度精度、以 及半導體基板全部之溫度的均一性均極為重要。 有關於烘烤裝置的溫度精度,其具備於處理例如直徑8 吋的半導體基板之供烤裝置的熱板當中,係已實現±0.rc 程度的溫度精度。 然而,有關於烘烤裝置之處理溫度的均—性亦含有確認 手段,其係確認是否遍及半導體基板之全體而以均一之處 里/皿度進订處理,但並不一定充分實現精度高的裝置。有 闕於該問題,亦包含用 用以將+ V體基板正確地载置於熱板 上的甲央部之對策而作說明。 曰#圖⑺係表不半導體基板為載置於烘烤裝置之熱 板上的中央部之狀態之平面圖和側面圖,圖2a和圖⑽、表、 示半導體基板為自饵烤奘w ^ 烤衣置之熱板上的中央部偏離而載置 之狀m之平面圖和側面圖。 於中和圖1,在半導體基板不露出於熱板而费置 於中央部且進行熱處理時’則能確保處理溫度的均一性, 犯 ~35.doc 1260691 且在半導體基板的品質上亦不會產生問題。 如H2A和®2B所不’半導體基板的—部份係載置成 路出於熱板之狀態。 如此之位置偏移,係由於將半導體基板移載至熱板上時 之機器手臂的座標偏移,且因機器手臂的調整不足或因時 1:、’、工過而產生惡化、或者因突發性的雜訊產生而引起。 、虽位置偏移程度較大時,在機器手臂自供烤裝置而取出 • 帛導體基板時,亦有手臂和半導體基板係在未預定之處所 互相衝撞,且手臂和半導體基板的一方或雙方產生破損之 情形。 • 目& ’供烤裝置共通常係設置有防止半導體基板的位置 偏移之機構。 圖3A和圖3B係具備半導體基板的位置偏移防止機構之 火、烤袭置的熱板之平面圖和側面圖。 11 3® 3B所不之烘烤裝置’係設置有防止半導體基板 φ 的位置偏移之$引構件2於熱板1的週緣部之4個處所。如 此之導引構件2其一般係使用於作為半導體基板的位置偏 移防止機構,例如圖3A和圖3B所示之導引構件2,藉由將 角柱狀或圓柱狀構件的上面加工成熱板丨的中心部側形成 較低的傾斜面之導引構件予以設置於熱板i的週緣部的一 邛伤或王邛之拓施,則即使半導體基板ό的端部因位置偏移 而冒出於導引構件2 ’亦能滑 >落至熱板1的中心部側而修正 半V體基板6的位置偏移,而防止起因於半導體基板的位置 偏移而導致之搬運故障。 102735.doc 1260691 ^即使設置有如上述之導引構件2於熱板丄的週緣部, =生_置偏㈣s出於導引構件2之半導體基板6的端 口P並不元全地滑落至敎^ ] 。至熱板1的中心部側,而在中途停止之單 邊上揚之現象。 圖4係表示半導體基板為f出於導引構件而停止之單邊 上揚之狀怨的半導體基板和熱板之側面圖。 示,當在半導體基板6形成單邊上揚之狀態下而 W體基板6進行熱處理時,特別是以圖4所示之虛線所 圍繞的處所,係在半導體基板6和熱板ι之間產生不均一之 空隙’形成因半導體基板6的部位而自熱…直接或間接所 供應之熱量產生差異的結果,而形成無法進行遍及半導體 基板全部之均一的熱處理。 當對半導縣“進行之減料,則抗钱劑塗 敷後之乾城理係產生抗㈣膜厚的不均_,而MB處理 或流動烘烤處理則產生尺寸不佳之現象。 通常,在微影步驟當中’係使用掃描型電子顯微鏡 (SEM : Scanning Elect_ _⑽sc〇pe)等而測定圖案形成後 之半導體基板的圖案尺寸’而在容許值以外時則進行再加 工〇 然而,由於起因於半導體基板的位移之尺寸變動或尺寸 不佳,其是否產生於半導體基板之某個部份、或者產生於 某個半導體基板因完全不規則之現象,故即使根據各半導 體基板而進行數個處所之某程度之尺寸測定取樣, 失而確實地發現半導體基板的尺寸不佳則極為困難。’ [02i35.doc 1260691 ^此,習知上係設置有利用熱板的溫度特性之檢測機構 、、共烤裝置’而作為檢測熱板上的半導體基板之單邊上揚 白勺手段 〇 ⑽測機構係-將半導體基板之正常地載置於熱板上而 ,用接觸時之熱板的溫度特性作為比較對照模式,藉由測 疋載置有㉟測對象的半導體基板於熱板上時之敎板的溫产 特性,並和比較對照模式進行比較之措施,而辨識其溫2
特性的差異是否在容許值的範圍Μ,並檢測半導體基板: 單邊上揚者。 圖5係表示藉由半導體基板之單邊上揚檢測機構所測定 :熱板的溫度特性之曲線圖。又’圖5的曲線圖所示之曲線 當中,曲線1係正常地載置半導體基板於設定溫度為i6〇t: 的熱板上而接觸時之熱板的溫度特性,曲線2係在半導體基 板為單邊上揚之狀態下,而載置於同樣設定溫度為16〇它的 熱板上時之熱板的溫度特性。 在以高溫而加熱之熱板上,相對性地載置低溫之半導體 基板%,則因兩者的溫度差而使熱板的溫度暫時性地下 P牛。因此,當令正常地載置有半導體基板而全面接觸於熱 板時的溫度下降量為ΛΤ時,則在單邊上揚之狀態下載置有 半導體基板而僅一部份係接觸於熱板時之溫度下降量即形 成△!"(<△ T),如圖5所示而得知,在單邊上揚之狀態下而 載置有半導體基板時之熱板的溫度下降量△ 丁,係較正常時 的溫度下降量ΔΤ小。 因此,在該檢測機構當中,有關於溫度下降量△ τ而預先 102735.doc 1260691 j尺容許臨界值,而實際測定將半導體基板載置於熱板上 =之熱板的溫度特性,若其溫度下降量係較容許臨界值大 日$,則判斷為半導體基板係正f地載置於熱板上而進行正 常處理,若其溫度下降量係較容許臨界值小時,則判斷為 半導體基板係因單邊上揚而無法正常地載置於熱板上,並 以不均一之處理溫度進行處理。
如上述,利用將基板載置於熱板上時之熱板的溫度特 性,而判斷基板是否正常地載置於熱板上之方法和裝置, 目刚係已提案有幾個。例如參考2〇〇2_〇5〇557號公報 (Japanese Patent Laid-Open Publication No. 2002-050557) ^ 以及特開 2000-306825 號公報(Japanese patent Laid〇pen
Publication No. 2000-306825)。 此外,目珂亦提案有在將基板移載至熱板上或自熱板上 而移載時,設置熱電對於支持基板之支持插栓内部,並直 接檢測基板的溫度之方法和裝置。例如參考特開平
11-272342 號公報(Japanese
Patent Laid-Open Publication
No· Hll(〇411)-272342(1999))。 但,上述溫度下降量ΛΤ之容許臨界值的設定,係被要求 為極嚴密之微調整,當容許臨界值過於小時’則無論是否 產生半導體基板之單邊上揚,均難發現不良處理,另一方 面,當容許臨界值過於大時,則即使為正f處理而亦會檢 測出不良處理,目前之實際的不良檢測係並非一定可取得 充分之精度。 此外,正常地載置有半導體基板於熱板上而接觸時之熱 102735.doc -11 - 1260691 板的溫1度特性’亦即溫度下降量ΔΤ係因熱板的溫度設定而 異。 圖6係在熱板的各個設定溫度表示正常地載置有半導體 基板於熱板上而接觸時之熱板的溫度下降量△ Τ之曲線圖。 如圖6之曲線圖所示,得知正常地載置有半導體基板於熱 板上而接觸時之熱板的一時之溫度下降量△Τ,係熱板的設 疋溫度愈高則變得愈大。 • 但’將一個熱板予以變更成複數個溫度設定,並且亦變 更 度下降量△ Τ的容許臨界值的設定而使用時,由於必須 極為煩雜且困難的作業,故其結果係必須在各個設定溫度 • 使用複數個烘烤裝置,而亦形成設備成本增大之主要原因。 另一方面,伴隨著半導體裝置之高積體化,而益發要求 細微之圖案。 為了對應於如此之細微化,曝光裝置或光罩作成技術已 月”、、員地進步,可列舉如光源之短波長化、透鏡之高NA化等 ❿ < 曝光裝置之高性能化、或相位移位法或傾斜射入曝光之 超高解像技術等。 此外’即使具有此等之技術而亦無法形成之細微的圖案 種形成方法,係已知有對抗蝕劑圖案而進行加熱處 理,據此而使抗钱杳丨丨圖安吝斗辨jjy w 挪d 1SI木產生形,亚取得更細微的圖案 之方法。 亦即對具有形成於如圖7績示之被處理基板⑻上的開 口寬幅物之抗姓劑圖案1〇2而進行加熱處理,並使抗姓劑圖 案流動(reflow)而往橫方向擴展,據此而獲得如圖π所示之 W2735.doc 1260691 細微的抗蝕劑開口寬幅Wb。 然而’在該抗钱劑圖案形成方法當中 而使製程條件等產生變、作動中 寸’例如在加熱處理為不夠充分時 所不之較大的開口寬幅^之抗敍劑圖案ι〇2,:外,= 熱處理為過度時,卿成有如圖7骑以 口 蝕劑圖案102。 ,、知知的抗
為了解决该問題’已知有在量測抗蝕劑 :望之值之際,即結束加熱處理而進行回授處理:圖:: 成方法。例如翏考特開2_6衝號公報(㈣吻 L^d-Open Publication No. 2002-064047)(^ f 3 ! ,σ « D。以及特開2__〇91203 公報 Ο 繼 se Patent Laid_〇pen Publication No•細㈣912〇3)(特別是第3頁和圖^。 使用圖8而3兒明有關於揭示於該專利文獻工的圖案形成方 法。如圖8所示,抗蝕劑圖案1〇2和監控圖案ι〇3係均形成被 處理基板1 (H ’並藉由分光橢圓儀i 〇4而檢測該監控圖案1 〇3 的膜厚或光學常數。 ~ 繼而,當藉因加熱處理而使抗蝕劑1〇2開始流動時,則根 據膜厚或光學常數的變化量而間接地測定抗蝕劑變形量, 而在該變形量達於期望的抗蝕劑變形量之時點而結束加熱 處理之一種方法。 … 同樣地’在揭示於專利文獻2之圖案形成方法當中,係根 據對應於照射雷射光於監控圖案所取得之繞射光之檢測信 就的振幅變化’而間接地測定抗蝕劑之變形量,而在該變 m35.d〇i 13 1260691 形量達於期望的抗蝕劑變形量之時點而結束加熱處理。 然而,揭示於上述專利文獻丨或專利文獻2的方法,雖係 在監控圖案的近傍而可取得期望之抗蝕劑圖案尺寸,但, 在其以外之處所則具有無法取得期望之抗蝕劑圖案尺寸, 且無法對應於被處理基板的面内分佈之不均的問題。 此係在通常之微影步驟之抗蝕劑塗敷、曝光、烘烤、以 及顯像處理的各步驟巾,因為具有製程的變動要因,且在
加熱處理之前’抗蝕劑圖案之尺寸不均係已存在於被處理 基板面内和被處理基板間之故。 、該尺寸不均係在揭示於專利文獻1或專利文獻2之回授方 法中所無法改善者。 進而由於加熱處理裝置的溫度分佈不均句,而使抗钮劑 的變形量並不-定在被處理基板面内呈安定之狀態,故最 2法取得期望之圖案尺寸,且多少會產生不佳之狀況。 其結果,具有為了補救圖案尺寸不佳之被處理基板,而微 影步驟之再作業率變高的問題。 此Ζ’/ί加熱處理中,為了即時而間接地測定抗钱劑圖 案的夂形里’而具有必須具備使用雷射之精密的測定器或 用以回授之控制裝置等之大規模且複雜的裝置之問題。 、^'、方、上述之專利文獻1和專利文獻2之抗蝕劑圖案的形 成方法、’其對加熱處理前之抗則’I圖案尺寸之被處理基板 :内或被處理基板間之不均、以及因加熱處理裝置的溫度 碑佈不句而導致抗蝕劑變形量之不均,係無法抑制此等之 、曼動要因而取得期亡夕 、 /王寸之抗I虫劑圖案,且具有無法對應 102735.doc 1260691 於被處理基板之面内分佈的不均之問題。 【發明内容】 根據本發明之實施之一形態之烘烤裝置,其特徵在於具 備: 熱板’其係對所載置的基板而進行熱處理;
口座,其係具有貫穿開口於上述熱板的貫穿孔,並自背 面而支持上述熱板上的基板之至少3支的支持插栓,且設置 成可上下移動之狀態;以及 複數個感測器,其係分別配設於上述各支持插栓的前端 部’並檢測和基板之接觸情形。 根據本發明之實施之一形態之圖案形成方法,其特徵在 於: 形成抗蝕劑膜於被處理基板上,並藉由在上述接蝕劑膜 將圖案進行曝光,且進行烘烤和顯像處理之措施,而形成 S有監控圖案之抗钱劑圖案; 測疋配置於上述抗蝕劑圖案内之上述監控圖案的尺寸, 而求得上述被處理基板面内之圖案尺寸的平均值,·以及 將上述平均值和特定之基準值進行比較,且控制加熱處 理條件,以使上述抗蝕劑圖案形成期望的尺寸,並使上述 抗钱劑圖案產生變形。 此外,根據本發明之另外的實施形態之圖案形成方法, 其特徵在於: 形成抗#劑膜於被處理基板上,並藉由在上述抗姓劑膜 將圖案進行曝光,且進行料和顯像處理之措施,而形成 102735.doc 1260691 έ有監控圖案之抗餘劑圖案; 測定配置於上述抗蝕劑圖案内之上述監控圖案的 而求侍上述被處理基板面内之圖案尺寸分佈;以及、 將上述基板面内之分佈和特定的基準值進行比較, 制加熱處理條件’以使上述抗餘劑圖案形成期望的尺寸^ 亚使上述抗蝕劑圖案產生變形。
此外,根據本發明之實施之一形態之半導體裝置 方法,其特徵在於: 之製造 其係將形成於被處理基板上的抗敍劑圖案進行加熱處 且在取知期望之圖案尺寸的抗蝕劑圖案之後,使用該 抗蝕劑圖案將上述被處理基板進行加工而形成半導體裝置 之半導體裝置之製造方法;該期望的圖案尺寸之抗姓劑圖 案的形成係
形成抗蝕劑膜於上述被處理基板上,並藉由在上述抗蝕 劑膜將圖案進行曝光,且進行烘烤和顯像處理之措施,而 形成含有監控圖案之抗蝕劑圖案; 測定配置於上述抗蝕劑圖案内之監控圖案的尺寸,而求 付上述被處理基板面内之圖案尺寸的平均值; 將上述平均值和特定的基準值進行比較,且控制加熱處 理條件並使抗蝕劑產生變形,以使上述抗蝕劑圖案形成期 望的尺寸。 此外,根據本發明之另外的實施形態之半導體裝置之製 造方法,其特徵在於: 其係將形成於被處理基板上的抗蝕劑圖案進行加熱處 1027 o.doc -16- 1260691 理,且在取得期望之圖案尺寸的抗餘劑圖案之後,使用該 抗飯劑圖案將上述被處理基板進行加卫而形成半導體裝置 之半導體裝置之製造方法;使用該抗#劑圖案而進行上述 被處理基板之加工之半導體裝置之形成係 形成抗㈣丨膜於上述被處理基板上,並藉由在上述抗敍 劑膜將圖案進行曝光’且進行烘烤和顯像處理之措施,而 $成含有監控圖案之抗餘劑圖案;
測定配置於上述抗蝕劑圖案内之監控圖案的尺寸,而求 知上述被處理基板面内之圖案尺寸分佈; 將上述面内分佈和特定之基準值進行比較,且控制加熱 處理條件,以使上述抗蝕劑圖案形成期望的尺寸,並使抗 蝕劑圖案產生變形。 【實施方式】 以下,參閱圖式而說明有關於本發明之第丨實施形態之烘 烤裝置。 圖9A和圖9B係表示本發明之第i實施形態之烘烤裝置的 熱板及其週邊部之平面圖和侧面圖。 本發明之第1實施形態之烘烤裝置係具備:熱板丨,其係 對所載置之半導體基板而進行熱處理;台座4,其係具有貫 牙開口於熱板1的貝牙孔,並自背面而支持熱板1上之半導 體基板之至少3支之支持插栓3,且設置成可上下移動之狀 悲引構件2,其上面為加工成使熱板1的中心部側變低 的傾斜面,且配設於熱板1週緣部的一部份或全部;以及複 數個之感測器5A、5B、5C,其係分別配設於各支持插栓3 102735.doc !26〇69l 的w端部,並檢測和半導體基板之接觸情形。 熱板1之直徑係例如21 〇 mm,導引構件2之具體形狀,此 處係加工上面成熱板1的中心部側變低的傾斜面之角柱狀 構件’且將該導引構件2配設於熱板1週緣部的4個處所。此 外,例如將直徑2 mm、高度3 mm之圓柱狀構件的上面加工 成使熱板1的中心部側變低的傾斜面者作為導引構件2而使 用,且自熱板1的中心而配設於例如102 mm的週緣部的4個 處所亦可。導引構件2之具體形狀、以及熱板1週緣部之配 設位置係任意均可。 至> 3支的支持插栓3係靠近此等之前端而形成有水平之 單平面,且以能自背面而支持半導體基板之方式而配設 於台座4亦可。此處,3支的支持插栓3係配置成一邊15()mm 的正二角形。支持插栓3係4支以上亦可。 台座4係備有使台座4上下移動之機構,並藉由使台座4 上下移動之措施,而能使自背面而被支持插栓3支持的半導 體基板在熱板1上作上下移動。使該半導體基板上下移動之 機構’係在機器手臂和烘烤裝置之間移載半導體基板時而 作動。 此外,在本發明之第丨實施形態之烘烤裝置當中,檢測半 導體基板6的接觸情形之感測器5A、5B、5C,係分別配設 於各支持插拴3的前端部。各感測器5A、5B、似系分別獨 立而檢測和半導體基板6的接觸情形。感測器5係具有檢測 和半導體基板的接觸之功能即可,此處係例如使用壓電元 102735.doc -18 - l26〇69l ^其係使用ZPT(鈦酸錯石酸錯)。此處,亦可使用靜電容 量元件而作為感測器5。 根據以上所敘述之本發明之第1施形態之烘烤裝置的 構成,而說明有關於其動作和功能。 圖10乃至圖14係表示本發明之第】實施形態之烘烤裝置 連串動作之側面圖。此外,圖15係表示在本發明之第i 貫施形態之烘烤裝置當令’產
生h體基板的早邊上揚狀 首先取初如圖10所$,形成熱處理的對象之半 板6係藉由機器手臂7而搬入至烘烤裝置内之熱板i上的二 間。此時’台…係其支持插栓3的前端為突出於熱板i的上 面’且支㈣栓3係調整為無法接觸機器手臂7上之半導體 基板6的程度之高度。 繼而如圖11所示,機器手臂7係以藉由支持插栓3而支持 半導體基板6之方式而移動至下方。使半導體基板6移載至 ^插栓3之後’機器手臂7即如圖12所示,移動至洪烤裝 杜矛夕動機:器手臂7至力妓妹择罢々L ^ ^ ,、烤衣置外之後,將半導體基板6載 置於熱板1上而進行熱處理, 戰 如Slj所不,將台座4移動至 下方’且作成使支持插栓3的前端位於較熱板^的上面更低 的局度之狀態,並將半導體基板6載置於熱板以,且對半 導體基板6進行熱處理。
在熱處理結束之後,如圖 M 口 4所不,猎由將台座4移動至上 方,而使支持插栓3的前端穸+^ ⑴鳊大出於熱板丨的上面,藉由支持 102735 i ^c -19- 1260691 插栓3而支持半導體基板6,而自熱板丨的上面上升。此時, 右配设於3支支持插栓的前端部之感測器5A、5B、%係在 同一瞬間而檢測出和半導體基板6的接觸,則可判斷半導體 基板6係正常地,亦即水平地配置於熱板丨上,且遍及半導 體基板6全體而以均一的溫度而正常地進行熱處理。 另一方面,如圖15所示,當半導體基板6的端部係冒出於 導引構件2而產生單邊上揚時,則各感測器5A、5b、%係
分別以相異之瞬間而檢測和半導體基板6之接觸。例如,如 圖15所不,在半導體基板6產生單邊上揚,且因單邊上揚而 半導體基板6和熱板m形成的角度形幻。,且在台座㈣上 升速度為5 mm/秒時,則感測器5C係在最初係接觸於半導體 基板6,而在0.26秒後,感測器化係接觸於半導體基板6, 進而在該0.26秒後’感測器5A係接觸於半導體基板6。 因此,藉由監視和各感測器5A、5B、5C之半導體基板6 的接觸瞬間之措施,即能檢測半導體基板6是否正常地土載置 於熱板1上’或者’是否產生半導體基板6的單邊上揚之情 形0 具體而言,有關於和各感測器5A、5B、5C之半導體基板 ㈣接觸瞬間的時間差,而㈣設定任意的容許值,當實際 所量測的時間差係、該容許值以下時,_斷為正常處^ I量測的時間差係超過該容許值時,_斷為不良處理。 檢測出不良處理時,可藉由警報裝置 卜4从敬扣θ 叩&出視覺性或聽覺 1*生的s報即可。此外,將烘烤裝置的 予以中斷亦可。 或者,在k;則出不良處理時,則自動地 目W造步驟中將形 102735.doc 1260691 成處理對象的半導體基板予以去除亦可。 又’若台座4係作成可調整上升速度和了降速&,至少可 調整上升速度時,則藉由加減台座4的上升速度,而能調整 檢測感度。
此外’如圖ii所示,自機器手臂7而將半導體基板6移載 於支持插栓3上時,亦同樣地藉由監視和各感測器5A、5B、 5C之半導體基板6的接觸之瞬間,而預先敎半導體基板6 本身的變形、台座4的傾斜、以及因支持插检3的高度之不 均所產生之接觸瞬間的時間差’且在熱處理後之接觸瞬間 的檢測時’若將其接觸瞬間的時間差作為修正值而使用 時,則更能高精度地檢測半導體基板6之單邊上揚的產生。 又,上述之本發明之第i實施形態之烘烤裝置,雖係 導體基板用之半導體基板的製造步驟當中,作為使心基 板的熱處理者而說明,但,本發明之第i實施形態料 置’係可在料之光學光罩料玻縣板、液晶顯示裝置 用的玻璃基板等之各種基板的製造 田中使用於基板 貝〜,·,心〜砑芍裒置當中,^ 係作為配設有導引構件2於熱板丨週緣 說明。但,未配設有導引構# ^ t 1 $知或全部雨 虿V引構件2%,亦可適用本發明之 此外’本發明係由如上之說明而得知,亦為右 使用上述本發明之第1實施形態之烘烤裝置而對二於含有 熱處理的基板的熱處理、以及半導體基板之製厶板進行 如以上所說明’根據本發明之第如形態二烤法裝置, 102735.doc 1260691 即能以低成本且咼精度地檢測熱板上之基板的單邊上揚、 以及起因於此之熱處理不良,且能將不良品的產生抑制於 最小限度。 繼之,麥閱圖式而說明有關於本發明之圖案形成方法之 實施形態。 圖16係表示本發明之第2實施形態之圖案形成方法之流 程圖。 , 如圖示,首先,使用20片被處理基板,其係形成有構成 被加工膜的膜厚1 μιη的矽氧化膜於上面,例如矽基板(以 下,簡稱為基板)(第1步驟S01) 繼之,將有機高分子所組成的反射防止膜,例如以形成 60 nm的膜厚之方式而旋轉塗敷於該矽氧化膜之上之後,以 190°C而進行60秒之烘烤處理(第2步驟s〇2)。 繼而將KrF正型化學放大抗蝕劑膜,例如以形成48〇 11111的 膜厚之方式而旋轉塗敷於該反射防止膜之上之後,以11 〇它 | 而進行60秒之烘烤處理(第3步驟s〇3)。 繼之’使用KrF準分子雷射曝光裝置,且在例如 ‘ ΝΑ=0·68、σ=0·75、2/3輪帶照明、透過率6%的中間色調光 罩之條件下,將曝光量作成丨7 mJ/cm2而進行該抗蝕劑膜之 曝光(第4步.S04),以130 C而進行60秒之曝光後烘烤(第5 步驟S 0 5)。 、、廬之,例如藉由2.38 wt%的氫氧化四甲基銨(TMAH)水溶 液而進行30秒之顯像處理,而形成由直徑160 nm的裝置 用之連接孔圖案和測定用的各種監控圖案所組成之抗蝕劑 102735.doc 1260691 圖案(第6步驟S06)。 、‘之,藉由SEM(Scanning Electron Microscopy)方式,對 20片全部的基板以每丨片1〇點而測定監控圖案,例如連接孔 的開口尺寸’而求得其平均值(第7步驟s〇7)。 繼之,判定該平均值是否為由微影步驟之製程界限所規 制之基準值内,例如16〇±5 nm(第8步驟s〇8),並根據其判 定結果,而使依加熱處理而導致圖案變形後之連接孔的開 口尺寸接近期望的尺寸,例如盡可能接近於12〇 之方 式’而在各個基板設定烘烤溫度。 圖17A和圖17B係表示加熱處理條件和所取得之連接孔 的開口尺寸的關係之圖示,特別是,圖17A係表示加熱溫度 和連接孔的開π尺寸的關係之圖示,圖17B係表示烘烤時間 和連接孔的開口尺寸的關係之圖示。 此外,在圖17A當中,圖中之實線a係表示顯像後之連接 孔的開π尺寸為基準值,例如16() nm時之烘烤溫度和連接 孔的開口尺寸的關係之圖示…點虛線b係表示顯像後之連 接孔的開口尺寸係較基準值更大,例如17〇聰時之烘烤溫 度和連接孔的開口尺寸的關係之圖示,H線e係表示顧 像後之連接孔㈣π尺寸係較基準值更小,例如15〇 _時 之烘烤溫度和連接孔的開口尺寸的關係之圖示。 由圖17A和圖17B而得知’根據實驗’則連接孔的開口尺 寸係供烤溫度愈高則愈小’且呈現因應於顯像後之連接孔 的開口尺寸而大致平行地位移的關係。此外,呈現烘烤時 間愈長,料接孔的開口尺寸係线成為^之傾向。 102735.doc 1260691 據此,例如將烘烤時間作成固定,並根據烘烤溫度和連 接孔的開口尺寸的關係而求得熱感應流率(檢量線:每單位 溫度的尺寸變化率),而能設定適當的烘烤溫度。根據實 驗,求得-2.7nm/t:之熱感應流率。 因此,當連接孔的尺寸係顯像後之基準值内,例如16〇土 5 11111呀,在實線a以初期設定之標準的溫度,例如以162艺 而進行加熱處理(第9步驟s〇9)。
另-方面,在偏離基準值内時,則判定其大小(第1〇步驟 _),在較基準值内更大,例如17Gnm時,根據_點虛線b 所不之相關情形’ @以較標準的高度更高的溫度,例如以 165t而進行加熱處理(第u步驟su),與此相反而較基準值 内更小,例如1 50 nm時,根據二點虛線c所示之相關情形, 而以較標準的高度更低的溫度,例如以159χ: 理則步驟叫據此,即可在各個基板而調節抗姓劑: 舌亥烘烤溫度的變更,得传用生 夂又你便用預先设定於相異的溫度之複 數個熱板,並適時地選擇埶板 、 心评…攸具係自其中而設定成適合 的溫度;據此而能輕易地進行。 此後,使用SEM而檢杳p 6"门七 一 70成的圖案尺寸(第13步驟 ⑴)’並將良品撥出至續接的步驟(第μ步驟叫)。 圖⑽㈣將對全部的基㈣定加熱處理後的連接孔圖 案尺寸之結果和習知方法作比 _ 每 之圖不。圖中之實線a係本 貝鈀形怨之情形,而虛線b係習知的方 μ 的方法之h形。由圖1 8而 付知,根據實驗,則平均尺卄 尺寸的基板間之不均係較習知的 i02735.doc 1260691 方法而滅低至1 /3。 如以上所說明,第2實施形態之圖案形成方法係在抗蝕劑 圖案變形步驟當中,以前饋方式而調節烘烤溫度並控制抗 蝕;=1]的艾形里而在每丨片基板相抵消顯像後之抗蝕劑圖案 尺寸之不均。 ^ 因此,能提升抗蝕劑圖案的尺寸精度,且能在基板間獲 得抗#劑圖案尺寸的不均較少之期望的圖案。 • 此外’在加熱處理中,可即時測定抗則,丨的變形量,而 無須回授之大規模且複雜之裝置。 又本貝%形恶雖係說明有關於在每丨片基板改變圖案變 形步驟之烘烤溫度之情形,但,在以複數片的基板為單位 之各群組進行亦可。 此外,作為供烤處理絛件係彳改變1度以夕卜的參數,例 如烘烤時間或烘烤環境氣息(大氣中,氮氣清除等),此外, 重覆進仃稷數次監控圖案的測定和圖案變形的加熱處理亦 Φ 可。 圖19係表示本發日月 & +心月之弟3貫施形態之圖案形成方法之流 程圖。 〜田中’和上述之第2實施形態相同的步驟係賦 予相同的符號,並省略其說明。 、如圖19所7F ’第3實施形態和第2實施形態相異之處,係 求得顯像後之監如r JS] # „ t 工圖案尺寸的基板面内分佈,並使用具有 將其面内分佈予以士 4 相抵的溫度分佈之熱板,而進行加熱處 102735.doc 1260691 亦即’藉由使用内藏複數個加熱器之熱板而控制熱板的 面内溫度分佈,以使監控圖案尺寸的基板面内分佈得以相 抵之措施,而能改善基板面内之抗蝕劑圖案尺寸的均一性。 首先,和上述之第2實施形態相同地,例如使用2〇片形成 有膜厚1 μιη的矽氧化膜之基板,且依次形成反射防止膜和 KrF正型化學放大抗蝕劑膜於其上之後,進行圖案曝光、曝 光後烘烤、以及顯像處理,例如使間距固定為丨3〇 nm,挾 住最大線幅的中央線而使線幅減至線對象,而形成排列有 線·空間(以下稱為L/S)圖案之監控圖案。 該監控圖案係稱為劑量表者,當照射光於監控圖案時, 則監控圖案係產生繞射格子之功能,並產生〇次的繞射光和 多次的繞射光(主要係丨次光)。 繼而當藉由狹缝而僅取出0次的繞射光而曝光於抗蝕劑 上時,監控圖案當中,挾住中央的空間而漸減至線對稱之 大小的線為止所解像之矩形狀圖案即進行曝光。 該矩形狀圖案之寬幅,由於係僅比例於〇次的繞射光之實 效!·生的曝光里,故為能求得不依存於對焦之實效性的曝光 量之一種方法。由於該圖案寬幅係形成數μιη乃至十μηι,故 易於進行光學性之測定。 因此,若預先求得該實效性的曝光量和實際的抗蝕劑圖 木,寸的關係,則藉由測定所解像之矩形狀圖案的寬幅之 才日把卩月匕換开成I際解像於抗钱劑上《抗#劑圖案尺寸。 因此,即使不使用SEM之直接測定奈米(腿)尺寸的抗姓 劑圖案尺寸’亦能迅速地求得抗㈣圖案尺寸之基板的面 102735.doc -26- 1260691 内分佈。 在本實施形態當中,係對20片之全部的基板而測定面内 處之實效曝光量’而求得圖案尺寸的面内分佈(第15步驟 S15) 〇 繼而判斷基板的面内分佈是否為基準值内(第16步驟 S 1 6) ’若為基準值内時,則使用設定於標準的溫度分佈之 熱板而進行加熱處理(第17步驟s 17)。 • 另一方面,若晶圓内分佈為基準值以外時,則使用熱板, 八係。又疋成抵消該基板的面内分佈的溫度分佈·,而進行加 熱處理(第18步驟S 18)。 圖20Α和圖20Β係表示具有抵消該基板的面内分佈的溫 度分佈之熱板之圖示,特別是,圖20Α係表示加熱器排列之 平面圖,圖20Β係表示沿著圖20Α之Α-Α線而切斷,且自箭 頭方向所視之截面圖。 图示熱板11係内藏有複數個之加熱器12,例如3 6個 修 之加熱為。各加熱器12係以斷熱材13而覆蓋周圍,並連接 於電源14,且能分別個別設定加熱器溫度。載置基板“於 復風加熱為12的頂板1 5,而進行加熱處理。 圖21Α和圖21Β係表示使用該熱板u,而使抗蝕劑產生變 形的加熱處理步驟之圖示,特別是,圖21Α係表示顯像後的 |控圖案尺寸的晶圓面内分佈之圖示,圖21β係表示熱板u 的溫度分佈之圖示。 如圖示,顯像後的監控圖案尺寸存在有基準值内的區域 17較基準值大的區域1 8、以及較基準值小的區域丨9之基 102735.doc 1260691 板的面内分佈時,則將熱板11的面内溫度分佈設定成抵消 監控圖案尺寸的基板面内分佈之狀態。 亦即’分別將監控圖案尺寸為對應於基準值内的區域17 之加熱器20的溫度設定成標準溫度,且將監控圖案尺寸為 對應於較基準值内更大的區域18之加熱器21的溫度設定成 較標準高的溫度,並將監控圖案尺寸為對應於較基準值内 更小的區域19之加熱器22的溫度設定成較標準低的温度。 • 藉由將基板16載置於具有該溫度分佈的熱板11而進行加 熱處理之措施,即能抵消監控圖案尺寸的基板面内分佈而 達成均一化。 此外,忒加熱溫度分佈的變更,亦可藉由選擇熱板,其 係預先自設定於相異的溫度分佈之複數個熱板之中而設2 成適合的溫度分佈;據此而進行。 圖22係表不將對全部的基板而測定加熱處理後的監控圖 案尺寸之結果和習知方法作比較之圖示。圖中之實線a係本 #貫施形態之情形’而虛線㈣習知的方法之情形。由圖22而 得知,根據實驗,則基板面内之不均係較習知的方法 相對於加熱處理後的監控圖案尺寸目標值係線寬 幅為—空間寬幅為100nm(L/s),而實測之圖 的平均值係線寬幅為158nm、 寸 大致如目標值。 門見‘為H)2nm(L/s),則 如以上所說明,本發明之第3實施形態之圖案形成方 在抗罐案變形步驟當中’由於係以前饋方式在每!片被 I02735.doc -28- 1260691 處理基板使顯像後之抗蝕劑圖案尺寸之面内分佈相抵消, 而凋節熱板11之加熱溫度的面内分佈而控制抗蝕劑變形量 之基板面内刀佈,故能改善抗钱劑圖案尺寸之基板面内分 佈的不均現象。 因此,旎獲付期望的圖案,其係能提升抗蝕劑圖案的尺 寸精度且在基板面内其抗钱劑圖案尺寸之不均較少。
>此外,在加熱處理中,可即時測定抗韻劑的變形量,而 無須回授之大規模且複雜之裝置。 圖23A乃至圖23c係表示本發明之第3實施形_㈣㈣ 1之熱板之平面圖。本變形例和上述第3實施形態相異之 處’係將加熱器作成環狀或圓弧狀,或將此等予以組合之 ’、即’本變形例之熱板u係如圖23A所示,在圓形之 11配置有共記Μ個之圓孤狀加熱器31,其係以同軸狀而作 份分割於直徑方向,並且8等份分割於圓周方向。專 連===13_斷熱材(未圖心覆蓋其周圍,並 ^ '目不),亚能分別個別設定加熱mu 處基Γ。未圖示)於覆蓋加熱㈣的職(未圖示),而進行= ^圖2^係以同軸狀而配置3個之環狀加敎哭 及在最外周4等份八令丨士人β …、时2、以 、刀口丨〗於圓周方向之圓弧狀加埶 23C係以同軸壯而❿班 队刀口熱杰〇 1,圖 U釉狀而配置4個環狀加埶器32。 31和環狀加熱器32係 ‘、, 纟祕狀加熱器 、 辦熱材(未圖示)而覆笔 接於電源(未圖示),祐处八 1现彳、周圍,並連 一犯/刀別個別設定加熱器溫度。 102735.doc -29 - 1260691 如此,藉由將加熱器作成環狀或圓弧狀、以及將此等予 以組合之形狀,而能輕易地進行溫度分佈的調整’特別是 抗蚀劑圖案尺寸之基板面内分佈為同心狀時,則極具功效。 如以上所况明,上述之變形例2係在抗姓劑圖案變形步驟 當中’由於係以前饋方式而在每1片被處理基板,使顯像後 之抗姓劑圖案尺寸在基板内分佈相抵消,而調節熱板之加
熱溫度的面内分佈而控制抗姓劑變形量,故能改善抗餘劑 圖案尺寸的基板面内的不均現象。 ,本變形例雖係說明有關於加熱器為環狀或圓弧狀之情 形’但,並不自限於此,即使由棒狀之加熱器所構成之多 角形狀或多角形狀的一部份亦可。 本發明之第3實施形態的變形例2,係利用相反的溫度依 存性’其係在曝光後烘烤步驟當中,其烘烤溫度愈高,則 顯像後之抗姓劑圖案的開口尺寸係愈大,相反地,在抗钮 劑變形步驟當中’其加熱處理溫度愈高,則抗蝕劑圖案的 開尺寸係愈小,且作成具有能抵消晶圓面内分佈的溫度 佈’、、、板並將曝光後供烤步驟所使用之圖和圖加b 或圖23A乃至圖23C所+少舶> ^ ^ 厅不之熱板,使用於抗蝕劑變形步驟之 加熱處理。 亦即’藉由將同一熱板僅變更其溫度之設定值,而作為 曝光後烘烤步驟和抗_圖案變形步驟之熱板而使用之措 粑17此抵’肖熱板的面内溫度分佈的影響。 ^以上所說明,上述之變形例w,曝光後烘烤和抗飯劑 艾/之加熱處理係利用對抗餘劑圖案尺寸具有相反的溫度 102735.doc -30- 1260691 特性,並使用相同的熱板而自動地抵消其相互間的變動。 因此,能提升抗蝕劑圖案尺寸的基板面内均一性,並且 能減少所使用之熱板的數量。 此外,由於能減輕溫度分佈之細微的調整作業,故具有 能使製造步驟形成簡便之優點。 上述之第3實施形態’雖係藉由調節具有複數個加熱器的 熱板之面内溫度分佈之措施,而提升抗餘劑圖案變形後之 基板面内均一性,但,本發明並不自限於此,將熱板之面 内溫度分佈的相異的複數個熱板予以組合而進行加熱處理 亦可。 此外,上述之第2和第3實施形態,雖係說明在形成於基 板上的矽氧化膜之層間絕緣膜上形成抗蝕劑圖案之情形, 但,本發明並不自限於此,而可作各種變更而使用。 繼而參閱圖式而說明有關於半導體裝置之製造方法,其 係使用本發明之第4實施形態之圖案形成方法。 圖24係表示使用本發明之第4實施形態之圖案形成方法 的半導體装置的製造方法之流程圖。 首先,根據圖16所示之第丨步驟至第6步驟,在形成抗蝕 劑膜於基板上之後’藉由在該抗㈣m將圖案進行曝光, 並進行烘烤和顯像處理,據此而形成抗蝕劑圖案(第^步 驟)(第31步驟S31)。 夕 、%而根據圖1 6所示之第7牛驟,品、日丨—^ 弟7步驟而測定配置於該抗蝕劑圖 案之特定的監控圖案之尺寸,並炎 j ι水得基板面内的平均 2步驟)(第32步驟S32)。 102735.doc 31 1260691 繼而根據圖16所示之第8步驟至第14步驟,將基板面 平均值和特定的基準值作比較,並控制加熱處理條件以借 抗敍劑圖案形成期望的尺寸,而使抗㈣I圖案產生變形(第 3步驟)(第33步驟S33)。 繼而如下之各種裝置的製造步驟,其係包含使用所取得 之抗蝕劑圖案而將被加工臈進行蝕刻,並形成期望 之圖案之步驟(第34步驟S34)。
在該步驟當中’係進而進行各種裝置製造的前步驟,例 如在絕緣閘極型場效電晶體的製造當中,進行閘極、源極、 沒極區域和電極形成所必需之成膜、曝光、蝕刻、以及離 子注入等。 此外Φ可3有重覆上述之第3丨步驟至第33步驟之抗钱 劑圖案形成步驟之步驟。
最後’進行裝置製造之後步驟,而將形成有半導體晶片 的基板予以切割’並分割成半導體晶片’並安裝.接合於 導線框,且以樹脂予以模塑,據此而完成半導體裝置。 '如以上所說明,根據使用本發明之第2實施形態的圖案形 成方法之半導體裝置之製造方法,即能獲得起因於在基板 間抗钱劑圖案尺寸的不均之電氣特性之不均較少,且電氣 特性之安定的半導體裝置。 此外’使用上述本發明之第3實施形態之圖案形成方法而 製造半導體裝置亦可。該情形時,係可獲得起因於在基板 面内抗蝕η]圖案尺寸的不均之電氣特性之不均較少,且電 氣特性之安定的半導體裝置。 102735 doc 32- 1260691 卜根據本毛明之圖案形成方法,則能在被處理基板 面内或被處理基板間,取得最後所期望之圖案尺寸。亦即, 根據本♦$ ’ a在被處理基板面内或被處理基板間,取得 抗蝕劑圖案尺寸的不均較少之期望的圖案。 因此,根據使用該圖案形成方法之本發明的半導體裝置 之製造方法,即能獲得安定之電氣特性。 【圖式簡單說明】
圖1A和圖1B係表示半導體基板為載置於烘烤裝 板上的中央部之狀態之平面圖和側面圖。 置之熱 圖2A和圖2B係表示半導體基板為自焕烤裝置之熱板上 的中央部偏離而載置之狀態之平面圖和側面圖。 圖3A和圖卿表示具備半導體基板的位置偏移防止機 構之烘烤裝置的熱板之平面圖和側面圖。
、圖4係表示具料導體基板冒出於導引構件而停止之單 邊上揚之狀態的半導體基板和熱板之側面圖。 圖5係表示藉由半導體基板之單邊上揚檢測機構所測定 之熱板的溫度特性之曲線圖。 圖6係在熱的各設定溫度表示半導體基板係正常地載 置於熱板上而接觸時之熱板的溫度下降量Δτ之曲線圖。 圖7Α乃至圖7D係表示習知之抗钮劑圖案形成方法之概 略截面圖。 圖8係表示測定習知之抗餘劑的變形量,而在加熱處理時 間進行回授之圖案形成方法之概略截面圖。 圖9A和圖9B係表示本發明之第1施形態之烘烤裝置的 102735.doc 1260691 熱板及其週邊部之平面圖和側面圖。 圖1〇係表示本發明之第丨實施形態之烘烤裝置的一連串 動作之一過程之側面圖。 圖11係表示本發明之第丨實施形態之烘烤裝置的一連串 動作之一過程之側面圖。 圖12係表示本發明之第丨實施形態之烘烤裝置的一連串 動作之一過程之側面圖。 # 圖13係表示本發明之第1實施形態之烘烤裝置的一連串 動作之一過程之側面圖。 圖14係表示本發明之第丨實施形態之烘烤裝置的一連串 動作之一過程之側面圖。 圖1 5係表示在本發明之第1實施形態之烘烤裝置當中,產 生半導體基板的上揚狀態之側面圖。 圖16係表示本發明之第2實施形態之圖案形成方法之流 程圖。 • 圖17A和圖17B係表示本發明之第2實施形態之加熱處理 條件和抗姓劑圖案尺寸的關係之圖示,特別是,圖17八係表 示加熱溫度和抗蝕劑圖案尺寸的關係之圖示,圖丨7B係表示 加熱時間和抗蝕劑圖案尺寸的關係之圖示。 圖18係表示本發明之第2實施形態之抗蝕劑圖案尺寸的 基板間的分佈之圖示。 圖19係表示本發明之第3實施形態之圖案形成方法之流 程圖。 圖20A和圖20B係表示本發明之第3實施形態之熱板之圖 102735.doc -34- 1260691 不’特別是’圖20A係表示該加熱器排列之平面圖,圖施 係表示沿著圖2GA之Α·Α線而切斷,且自箭頭方向所視之截 面圖。 圖21Α和圖21Β係表示藉由本發明之第3實施形態之熱板 而使抗姓劑產生變形的加熱處理步驟之圖示,特別是,圖 21Α録示顯像後的監控圖案尺寸的基板面㈣分佈之圖 示,圖21Β係表示熱板的溫度分佈之圖示。 _ 圖22係表示本發明之第3實施形態之抗蝕劑圖案尺寸的 基板面内的分佈之圖示。 圖23Α乃至圖23C係表示本發明之第3實施形態的變形例 1之熱板之圖示,特別是,圖23 Α係表示圓弧狀的加熱器排 列之平面圖,圖23B係表示圓弧狀和環狀的加熱器排列之平 面圖,圖23C係表示環狀的加熱器排列之平面圖。 圖24係表示使用本發明之第4實施形態之圖案形成方法 的半導體裝置的製造方法之流程圖。 • 【主要元件符號說明】 1 熱板 2 導引構件 3 支持插检 4 台座 5A、5B、5C 感測器 6 半導體基板 7 機器手臂 11 熱板 102735.doc -35- 1260691 12 、 20 、 21 、 31 、 32 加熱器 13 斷熱材 14 電源 15 頂板 16 基板 17 基準值内的區域 18 較基準值大的區域 19 較基準值小的區域 101 被處理基板 102 抗蝕劑圖案 102a、102b、102c 抗蝕劑圖案 103 監控圖案 104 分光橢圓儀 Wa、Wb、Wc 抗蝕劑開口寬幅 102735.doc -36-

Claims (1)

1260691 十、申請專利範圍: • 種圖案形成方法,其係开彡忐p at 葬、、 ,、乂成抗蝕膜於被處理基板上, :::接㈣將圖案進行曝光而進行烘烤和顯像處 里,形成含有監控圖案之抗蝕圖案· 而::配置於前述抗餘圖案内之前述監控圖案的尺寸, 求h㈣處理基板面内之圖案尺寸的平均值; 將前述平均值和特定之基準值進行比較, 處理條件’使前述抗钱圖案變… 成期望的尺寸。 文化則更則述抗餘圖案形 2· 範圍第1項之圖案形成方法,其中使前述抗姓 、θ二I%之加熱處理’係將供烤溫度、烘烤時間、烘 烤乱氛之至少任意一項作為參數而進行。 3· 申請專利範圍第1項之圖案形成方法,其中各被處理基 :或將複數片作為一個單位之每批控制使前述抗蝕圖案 變形時之加熱處理條件。 4_ t申請專利範圍第1項之圖案形成方法,其中前述監控圖 ”、尺寸測疋,係由使用SEM的圖案測長所進行。 5·如申請專利範圍第i項之圖案形成方法,其中前述監控圖 〃、寸則疋,係由光學性的圖案測長或膜厚測量所進 行。 6,如申請專利範圍第1項之_㈣ 案的尺寸測定姓f ,, Q果’係僅對預先設定的範圍内者使前述 抗ϋ圖案變开s,+ 有關於範圍外者,係由剝離抗蝕劑再度 形成前述抗蝕圖案起重製。 i〇2^35.doc 1260691 7’二申範圍第1項之圖案形成方法’其中重覆複數次 订測疋别述監控圖案和使前述抗蝕圖案變形。 8·:種圖案形成方法’其係形成抗蝕膜於被處理基板上, 藉由在前述抗㈣1膜將圖案進行曝光而進行供烤和顯像 處理,形成含有監控圖案之抗蝕圖案; 測定配置於前述抗餘圖案内之前述監控圖案的尺寸, 而求得前述被處理基板面内之圖案尺寸分佈; 將前述基板面内之分佈和特定的基準值進行比較,且 控制加熱處理條件,使前述抗姓圖案變形,以便前述抗 飿圖案形成期望的尺寸。 I 專利範圍第8項之圖案形成方法,其中使前述抗蝕 :形時之加熱處理’係將烘烤溫度、烘烤時間、烘 烤氣氛之至少任意一項作為參數而進行。 10.如申請專利範圍第8項之圖案形成方法,其中各被處理基 =或將硬數片作為—個單位之每批控制使前述抗敍圖案 變形時之加熱處理條件。 〃 u.如申:專利範圍第8項之圖案形成方法,其中使前述抗姓 :案又形盼,在_述被處理基板的面内改變使抗蝕圖案 變形之程度。 =:„圍第8項之圖案形成方法,其中使前述抗蝕 ^ ^ ^ 4之加熱處理,係使用具有複數個加熱器之單 一熱板而進行。 13·=請專利範圍第8項之圖案形成方法,其中使前述抗餘 形時之加熱處理’係使用熱板的面内溫度分佈相 102735.doc 1260691 異之複數個熱板而進行。 14.如申請專利範圍第8項之圖案形成方法,其中使前述抗蝕 圖案變形時之加熱處理,係使用在形成前述抗餘圖案時 的曝光後烘烤所使用之熱板而進行。 15·如中請專利範圍第8項之圖案形成方法,其中前述監控圖 案的尺寸測定,係由使用SEM的圖案測長所進行。 16·如申請專利範圍第8項之圖案形成方法,其中前述監控圖 _ 、、彳利疋,係由光學性的圖案測長或膜厚測量所進 行。 17. 如申請專利範圍第8項之圖案形成方法,#中前述監控圖 案的尺寸測定結果,係僅對預先設定的範圍内者使前述 抗蝕圖案變形,有關於範圍外者,係由剝離抗蝕劑再度 形成前述抗蝕圖案起重製。 18. 如:請專利範圍第8項之圖案形成方法,丨中重覆複數次 、行測疋觔述監控圖案和使前述抗姓圖案變形。 體裝置之製造方法’其係將形成於被處理基板 上的抗蝕圖案進行加熱處理而取得期望之圖案尺寸的抗 钱圖案之後,使用該抗!虫圖案將上述被處理基板進行加 工而形成半導體裝置者;且該期望的圖案尺寸之抗蚀圖 案的形成係 形成抗蝕膜於前述被處理基板上,藉由在前述抗蝕膜 將圖案進行曝光而進行烘烤和顯像處理,形成含有監控 圖案之抗蝕圖案; 測定配置於前述抗钱圖案内之監控圖案的尺寸,而求 102735.doc 1260691 得前述被處理基板面内之圖案尺寸的平均值; 將上述平均值和特定的基準值進行比較,且控制加熱 處理條件,使抗蝕圖案變形,以便前述抗蝕圖案形成期 望的尺寸。
20· —種半導體裝置之製造方法,其係將形成於被處理基板 上的抗蝕圖案進行加熱處理而取得期望之圖案尺寸的抗 蝕圖案之後,使用这抗餘圖案將前述被處理基板進行加 工而形成半導體裝置者;且使用該抗蝕圖案加工前述被 處理基板而形成半導體裝置係 形成抗㈣於前述被處理基板上,藉由在前述抗钱膜 :圖案進行曝光而進行烘烤和顯像處理,形成含有監控 圖案之抗蝕圖案; 卫 二疋配置於前述抗蝕圖案内之監控圖案 得前述被處理基板面内之圖案尺寸分佈; 將前述面内分佈和特定 埶處理铬枝 之基準值進行比較,且控制加 期望的尺寸。 ^案支元’以便前述抗钱圖案形成 102735.doc
TW094121975A 2003-03-06 2004-03-05 Pattern forming method and method of manufacturing semiconductor device using the same TWI260691B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003059399A JP3923023B2 (ja) 2003-03-06 2003-03-06 パターン形成方法および該パターン形成方法を用いた半導体装置の製造方法
JP2003112928A JP3797979B2 (ja) 2003-04-17 2003-04-17 ベーキング装置並びにそれを用いる基板の熱処理方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200539305A TW200539305A (en) 2005-12-01
TWI260691B true TWI260691B (en) 2006-08-21

Family

ID=33512858

Family Applications (2)

Application Number Title Priority Date Filing Date
TW093105904A TWI266378B (en) 2003-03-06 2004-03-05 Baking apparatus, heat treatment method, manufacturing method of semiconductor device and pattern forming method
TW094121975A TWI260691B (en) 2003-03-06 2004-03-05 Pattern forming method and method of manufacturing semiconductor device using the same

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW093105904A TWI266378B (en) 2003-03-06 2004-03-05 Baking apparatus, heat treatment method, manufacturing method of semiconductor device and pattern forming method

Country Status (2)

Country Link
US (2) US20040253551A1 (zh)
TW (2) TWI266378B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100564579B1 (ko) * 2003-09-29 2006-03-28 삼성전자주식회사 레지스트 리플로우 측정 키 및 이를 이용한 반도체 소자의미세 패턴 형성 방법
US7345309B2 (en) * 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
US20060222975A1 (en) * 2005-04-02 2006-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated optical metrology and lithographic process track for dynamic critical dimension control
JP5065082B2 (ja) * 2008-02-25 2012-10-31 東京エレクトロン株式会社 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
US11222783B2 (en) 2017-09-19 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Using cumulative heat amount data to qualify hot plate used for postexposure baking
KR20200021818A (ko) * 2018-08-21 2020-03-02 세메스 주식회사 가열 플레이트, 이를 구비하는 기판 열처리 장치 및 가열 플레이트의 제조 방법
JP7208813B2 (ja) * 2019-02-08 2023-01-19 東京エレクトロン株式会社 基板処理装置及び基板処理方法
TWI839541B (zh) * 2019-07-19 2024-04-21 日商東京威力科創股份有限公司 基板處理裝置及處理條件調整方法
CN113223937B (zh) * 2021-04-21 2022-08-16 华虹半导体(无锡)有限公司 检测barc热板烘烤形成的挥发物的方法
CN116533308B (zh) * 2023-07-06 2023-09-15 赣州市超跃科技有限公司 一种pcb切割监测系统、方法、装置及存储介质

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW277139B (zh) * 1993-09-16 1996-06-01 Hitachi Seisakusyo Kk
US5885353A (en) * 1996-06-21 1999-03-23 Micron Technology, Inc. Thermal conditioning apparatus
JP3516392B2 (ja) * 2000-06-16 2004-04-05 イビデン株式会社 半導体製造・検査装置用ホットプレート
KR100412262B1 (ko) * 2001-01-31 2003-12-31 삼성전자주식회사 베이크 장치
US6495802B1 (en) * 2001-05-31 2002-12-17 Motorola, Inc. Temperature-controlled chuck and method for controlling the temperature of a substantially flat object
AU2003270613A1 (en) * 2002-09-10 2004-04-30 Axcelis Technologies, Inc. Method of heating a substrate in a variable temperature process using a fixed temperature chuck
JP4047826B2 (ja) * 2004-03-25 2008-02-13 東京エレクトロン株式会社 縦型熱処理装置及び移載機構の自動教示方法
CN1702849A (zh) * 2004-05-26 2005-11-30 松下电器产业株式会社 温度异常检测方法及半导体制造装置
US7427728B2 (en) * 2006-07-07 2008-09-23 Sokudo Co., Ltd. Zone control heater plate for track lithography systems
US20090034581A1 (en) * 2007-08-02 2009-02-05 Tokyo Electron Limited Method for hot plate substrate monitoring and control

Also Published As

Publication number Publication date
TWI266378B (en) 2006-11-11
TW200539305A (en) 2005-12-01
US20040253551A1 (en) 2004-12-16
US20080096142A1 (en) 2008-04-24
TW200425372A (en) 2004-11-16

Similar Documents

Publication Publication Date Title
TWI260691B (en) Pattern forming method and method of manufacturing semiconductor device using the same
US8138456B2 (en) Heat processing method, computer-readable storage medium, and heat processing apparatus
KR100334301B1 (ko) 가열 장치, 가열 장치의 평가법 및 패턴 형성 방법
TW200539312A (en) Temperature abnormality detection method and semiconductor manufacturing apparatus
US9403316B2 (en) Pattern forming method and pattern forming apparatus
US7957828B2 (en) Temperature setting method for thermal processing plate, temperature setting apparatus for thermal processing plate, and computer-readable storage medium
US20120275484A1 (en) Temperature measuring device, temperature calibrating device and temperature calibrating method
JP2008512003A (ja) 半導体プロセスにおける、ウエハ上に形成された構造物の限界寸法の制御
TWI260046B (en) Temperature-sensing wafer position detection system and method
JP2005026362A (ja) 加熱処理装置の温度校正方法、現像処理装置の調整方法、及び半導体装置の製造方法
JP2006013445A (ja) 温度異常の検知方法及び半導体製造装置
JP4781931B2 (ja) 熱処理方法および熱処理装置
JP2003045767A (ja) レジスト処理における温度を調節する方法
JP3923023B2 (ja) パターン形成方法および該パターン形成方法を用いた半導体装置の製造方法
KR20040023231A (ko) 반도체 제조를 위한 베이크 장치
JP5298236B2 (ja) 局所露光装置及び局所露光方法
US7845868B1 (en) Apparatus for semiconductor manufacturing process
JP2009099835A (ja) レジスト塗布基板の熱処理装置及びその熱処理方法
JP3797979B2 (ja) ベーキング装置並びにそれを用いる基板の熱処理方法及び半導体装置の製造方法
JP4920317B2 (ja) 基板の処理方法、プログラム、コンピュータ読み取り可能な記録媒体及び基板の処理システム
US8135487B2 (en) Temperature setting method and apparatus for a thermal processing plate
JP4535242B2 (ja) 熱処理評価方法
JPH07294569A (ja) 熱処理装置及びその熱処理方法
JP2005326581A (ja) レジストパターン寸法の面内分布の評価方法、フォトマスクブランクの製造方法、フォトマスクブランク、及びレジストパターン形成工程の管理方法
JP5201761B2 (ja) 現像処理評価方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees