TWI254391B - Wafer level chip size package of a CMOS image sensor and method for manufacturing the same - Google Patents
Wafer level chip size package of a CMOS image sensor and method for manufacturing the same Download PDFInfo
- Publication number
- TWI254391B TWI254391B TW93124594A TW93124594A TWI254391B TW I254391 B TWI254391 B TW I254391B TW 93124594 A TW93124594 A TW 93124594A TW 93124594 A TW93124594 A TW 93124594A TW I254391 B TWI254391 B TW I254391B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- vertical
- input
- dielectric layer
- image sensor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229910000679 solder Inorganic materials 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 16
- 235000012431 wafers Nutrition 0.000 claims description 75
- 239000000463 material Substances 0.000 claims description 37
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 28
- 239000000853 adhesive Substances 0.000 claims description 14
- 230000001070 adhesive effect Effects 0.000 claims description 14
- 239000004575 stone Substances 0.000 claims description 12
- 238000007789 sealing Methods 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 238000005289 physical deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- 206010011224 Cough Diseases 0.000 claims 1
- 239000002131 composite material Substances 0.000 claims 1
- 238000005868 electrolysis reaction Methods 0.000 claims 1
- 239000004576 sand Substances 0.000 claims 1
- 239000003566 sealing material Substances 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000035807 sensation Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
1254391 九、發明說明： 【發明所屬之技術領域】 本發明係有關一種影像感測器之晶圓級封裝及其制 造技術（Wafer Level Chip Size Package，簡稱 csp)特， 是關於一種具有上下晶圓導通的CSP之晶圓級封事。 本發明亦關聯至中華民國發明專利申★青案t 0891003 1 1 及 0891 14069,申請日 2000 年 1 月 u 日及 年7月14日，發明名稱為「適用於晶圓級封裝之矽中介 片及其製造方法」及「微機電元件的晶圓級封裝及其^ ，方法」，公告號為44〇979及457657,證書號碼為發二 第136426及144183號。此專利係先提出矽晶圓垂直導 通技術應用於封裝領域中。 【先前技術】 圖1為傳統影像感測器封裝之示意圖。如目i所示， 習知之影像感測器的封裝技術是將矽晶圓切割⑷C—)成 基板m後，再利用傳統方式（例如plastic Leaded Carrier (PLCC))加以個別封裝與利用外部引線ι〇3連接 至焊塾107/同時因為影像感測器1()2之影像感測電路⑽ 其需要接受外在光源始能感測影像，故其封裝方式必須 再加上玻璃或透明塑膠# m在封裝載具iq5上以保護 感測晶片表面不受外力p 4立ρ ^ 卜在兄破壞，此舉不免耗時費力不 付合經濟效益外，況j μ舌 、 _ ^衣方式使得封裝後的厚度 及面積較大（需要增加々卜邱丨 点、 9加外部引線焊墊之面積及基座厚 度）’不適合對於產品濟 體積日漸鈿小的個人化數位影像產 1254391 品（如手機和PDA)之需求，所以因應更輕、薄、短、 小的電子系統產品，晶片級封諫hip Seale Μ ^ CSP)技術應運而生。 ’ 於世界專利證號WO02/51217A2中揭露了一種晶片 級封裝技術，利用側邊引線之技術可以將輸入/輸出焊墊 引導至晶片背面，縮小整個封裝後之面積，如圖2a所示。 其貫施方式為先將玻璃126與矽晶圓12〇利用透明之黏 合材料128黏合後，如圖2B所示，再將每一晶片四面之 輸入/輸出焊墊m藉由側邊之”T型接觸62”拉引導線16, 的方法，將正面之輸入/輸出焊墊由側邊引導之晶片背 面，如圖2C-D所示，再對導線作一重新佈線後植入焊^ 凸塊，完成一 CSP封裝。側邊引導線的方法為了達到及 確保”T型接觸，，，必須限制輸入/輸出焊墊之規格。輸入/ 輸出焊墊之位置必須刻意引導至晶片四邊才可以達到，，τ 型接觸”之目的，如此勢必會增加晶片之面積。由於利用 丈干塾側邊與導線連接之接觸面積較小，為了確保” τ型接 觸’’輸入/輸出焊墊必須有一定之大小限制，使得輸入/ 輸出焊墊數目可能也會受到限制，如此設計者就必須犧 牲某些測試用之輸入/輸出焊墊。且利用側邊拉引導線之 製程相當複雜。於玻璃與矽晶圓黏合時還需克服氣泡產 生之問題及無法找到折射率（η)接近於空氣之透明黏合材 料，所以在光學特性上會有所損失。 因此，本發明即應用部份發明人周正三於中華民國 證書號碼發明第136426號（公告號44〇979)及144183號 (公告號457657)中提出之垂直導通技術延伸至本案，即 1254391 在提出一種垂直蝕刻穿 電路欲a n * *彳牙孔技術加上黏合玻璃與影像感測 夕日日圓之黏合材料圖形化 測夕日m , 寸口办化之方法，可應用於影像感 W裔之晶圓級晶片的封缺姑 題。 0封扃技術，解決上述習知技術之問 【發明内容】 本發明之主要目的，#名裎 _ ^ ^ 測哭夕θ门 係在知供一種可應用於影像感 d °σ之日日圓級封裝與製造方法。 、 、甬沾本Α月之3目的，係在利用具有上下晶圓垂直導 :曰直可達到最小的封裝面積亦即使得封裝後尺寸 /、曰曰片本身同尺寸。 、本發明之再一目的，係在利用具有上下晶圓垂直導 通的方法，其與利料部引線連接的方式相比，能夠將 電極長度细Μ ’因此可增加感測電路間的信號傳輸速度。 /發明之再一目的，係在將黏合透明基板與影像感 々電路秒晶圓之黏合材料圖形化，亦即黏合材料塗佈於 感測矩陣電路以外的F 0 、 ^ 卜的£域，使得感測矩陣電路在感測外 在影像時不受黏合材料的影響以增加感測品質。 為達上述目的，本發明提供一種影像感測器之晶圓 級封裝’其包含一矽晶圓、一影像感測電路'複數個輪 =/輸出知墊、一第一介電層、複數個垂直導通電極、一 第三介電層、複數個線路、複數個焊料凸塊及一透明基 板α矽曰曰圓具有一正面及一背面。影像感測電路位於矽 曰曰圓之正面上。該等輸入/輸出焊墊位於矽晶圓之正面 上。第一介電層位於該等輪入/輸出焊墊下方。該等垂直 8 1254391 導通電極係垂直導通石夕晶圓並分別電連接至該等輸入/輸 出焊墊。第三介電層係形成於矽晶圓之背面上，以及等 垂直導通電極與石夕晶圓之間。該等線路係形成於第三介 電層之-背面’並分別透過該等垂直導通電極而電連接 至該等輸入/輸出焊墊。該等焊料凸塊分別電連接至該等 線路。透明基板係透過-黏合材料而黏著於該石夕晶圓上。 於上述樣態中’亦可以在該秒晶圓上形成複數個垂 直穿孔及®繞該等穿孔之複數個環狀溝槽以供絕緣用。 為達上述目的，本發明亦提供―種影㈣測器之晶 圓級封裝之製造方法，其包含以下步驟：提供一石夕晶圓， 该碎晶圓之一正面上形忠古_ _§/##、， 有 衫像感測電路以及複數個 ，入/輸出焊墊且於各該焊墊下形成有-第-介電層作為 一蝕刻終止層；透過一黏合材料而將-透明基板黏合於 該矽晶圓上；於該矽晶圓之一背面形成一第二介電層， f於該第二介電層上定義出對應於該等輸入/輸出焊i之 複數個韻刻窗以露出該^圓；透過該等㈣窗钮刻节 石夕晶圓’以形成複數個垂直穿孔，而停止於輸入/輸出^ 塾下方之第一介電層’·移除該第-介電層，而使該心 入/輸出焊塾從該等穿孔露出；於該等垂直穿孔側壁金該 矽晶圓之該背面形成一第三介電層；於該等垂直穿孔： 形成複數個垂直導通電極；於該第三介電層之—背 成複數個線路，料線路電連接至該㈣直導通電極；7 及於該等線路上形成複數個焊料凸塊。 於上述樣態中，亦可以透過該等#刻f則該石夕曰 圓，以形成複數個穿孔及圍繞該等穿孔之複數個環狀； 1254391 =而使㈣輸入心焊墊從該料孔及料環狀溝槽 說明接具體實施例配合所附的圖式詳加 其所達成之功效發明之目的、技術内容、特點及 【實施方式】 本發明係处人γ Φ , 點，利用預1;:二:封裝面積及高光學品質之優 電路表面，隨之：：Γ 化的玻璃黏合以保護感測 =:::之::::專利技術，將…背:進 、吧緣層沈積及金屬導電層之製作，缺 壯。订切割’最後可達到比上述習知技術更小的csp : 材料的3 σ材料圖形化可除去影像感測電路不受黏合 二的…增加光學感測品質及可容許微量 =封裝之良率’上下垂直導通技術也可克服世界專 制k W〇02/51217 Α2對於輪入/輸出焊墊之規格限 1 ，因此技術為在輸入/輪出焊墊下方直接進行垂直導 、所以知墊與導線之接觸面積遠大於焊墊侧邊與導線 ^接之接觸面積’而可增加其可靠度及縮小輸入/輸出悍 之大小，而且不需刻意將焊墊拉引至晶片四邊，可增 加整個電路佈局之彈性及縮小晶片之面積。 〇圖3顯示依據本發明第一實施例之影像感測器之晶 圓級封裝的局部結構示意圖。如圖3所示，本實施例影 像感測器之晶圓級封裝包含_石夕晶圓1Q、—影像感測電 10 1254391 路y、複數個輸入/輸出焊塾13、複數個垂直㈣電極心 :第-介電層50、一第三介電層22、複數個線路μ、 =數個焊料凸塊14、_透明基板％及圖形化黏合材料 制圖4八至4F為本發明以第一實施例之晶圓級封裝之 =的局部流程示意圖。如圖4A所示，首先提供一石夕晶 :路°ΐι忒矽曰曰圓10之一正面1〇Α上形成有-影像感測 電路匕以及複數個輸入/輸出焊塾13且於料13下形 ::第一介電層50作為蝕刻終止層，材料通常為氧化 二:、厚度大:約—。然後，利用-種感光性之黏合材料 *羞？^疋轉塗佈於矽晶圓之正面’再經曝光顯影製程 :義出稞露影像感測電路之區域’透過此圖形化黏合材 粗40而：一透明基板3〇黏合於該石夕晶圓ι〇上。黏合材 跋0復廉除了影像感測電路11以外之部分（影像感測電 者/以外至矽晶圓10邊界之區域範圍）或可以下述第二 2例之方法實施而完全覆蓋整片石夕晶圓ι〇之影像感測 甩路π及輸入/輸出焊墊13〇 曰曰員接者’如目4Β所示，在該透明基板3G黏合於該石夕 α 1 〇上之後，利用研磨機器或蝕刻機器來研磨該矽晶 :=使其f度可以薄到小於12〇/zm。然後，於該石夕晶 . 月面1 〇B开> 成一第二介電層16，其材料通常 ,l.m^^mfHphoto lithography)
製程於兮笛-人 & F 、㈣4 、^ ;1電層16上定義出對應於該等輸入/輸出 1〇立 旻數個蝕刻窗（etching h〇le)18以露出該矽晶圓 〇之部分材料，蝕刻窗之寬度大小可介於60//m〜1〇〇 “ 11 1254391 然後，如圖4C所示，利用高密度電漿離子蝕刻法（High
Density Plasma Reactive Ion Etching，HDP RIE，其方法 是利用電感耦合產生高密度電漿，故又稱之為Inductively
Coupled Plasma Reactive Ion Etching，ICP RIE，），透過 6亥荨I虫刻自1 8 #刻该石夕晶圓i 〇而停止於第一介電層$ 〇， 以形成複數個垂直穿孔20,而停止於輸入/輸出焊墊13 下方之第一介電層16,同時移除第一介電層及第二介電 層，而使該等輸入/輸出焊墊13從該等垂直穿孔2〇露出。 垂直穿孔20之製作除了上述Icp技術外，也可利用矽異 方性钱刻技術來完成垂直穿孔。 接著，如圖4D所示，於該等垂直穿孔2〇之表面與 ，石夕晶圓ίο之該背面_形成—第三介電層22，於該 第二介電層22上定義出相對應於該等輸入/輸出焊墊之 複數個蝕刻窗並移除該定義之介電層，第三介電層22係 作為電ί·生、、’巴緣用’第二介電^ 22材料可以為前述之氧化 石夕:氮化料絕緣材料。另外本發明也可利用非導電性 之向分子材料（如P()lyimide)作為電性絕緣層，再使用準 分子雷射蝕刻裸露出輸入/輪出焊墊。 然後，如圖 4 E -Γ % 一 所不’利用電化學沈積（電鍍）或是金 屬融溶方式，於古女隹+ + ^ 、°專重直牙孔20内形成複數個垂直導通 電極12，藉以垂直導诵 ^ , 且¥通石夕晶圓1〇並分別電連接至該等 輸入/輸出焊墊13，更 第一 ”電層22位於垂直導通電 極12與矽晶圓1〇 # 。精由各種不同沈積方式可以將 鎳、銅或低、j:容點金屬如姐/ 屬如锡/鉛合金等金屬導體在低溫下注 12 1254391 入該等穿孔20甲以形成垂直導通電極12。另外本發明 也可利用物理沈積（蒸鍍）方式，將金屬導線由輸入/輸出 焊塾經垂直穿孔側壁引導至晶片背面。圖6A則是以蒸鍍 方式形成垂直導通電極12。 接著如圖4F所示，在完成上述垂直導通電極u 後’使用蒸鑛或賴方法沉積—金屬層，再利用微影製 程定義金屬層，以於該第三介電層22之背面22B形成複 數個線路24 ’該等線路24透過該等垂直導通電極12而 電連接至該等輸入/輸出焊墊丨3。 取後，如圖3所示，於該等線路Μ上形成與其電連 接之複數個焊料凸塊（s〇lder bump)14。冑作複數個焊料 =塊14是積體電路封裝的f知技術，在此對於其製作過 圖 5顯示依據本私明笛一每 &月弟一貝鼽例之影像感測器之晶 =的局部結構示意圖。如圖5所示，本實施例係 類似於弟一實施例，尤闩 不同之處在於使用折射率（η)較小之 黏合材料40a覆蓋聲_功a间， # n ^ 们夕日日0 1〇包含該等輪入/輪出焊 塾13及影像感測電路 外在影像時，受二：吏影像感測電路11在感測 、、則口所/ /材# 40a的影響，稍微損失光學感 涮口口貝，但可降低封裝成本。 之:狀6==利:八各種_作的垂直穿孔 式形成垂直導通電與使用蒸鍵方 通電極12之穿孔2〇 X 70成。各戎垂直導 或半球狀⑽⑹。，糸為柱狀（圖6A)、錐狀（圖6B) 13 1254391 圖7顯示依據本發明第三實施例之影像感測器之晶 圓級封裝的局部結構示意圖。此實施例與上述最大之不 同在於輸入/輸出焊墊是利用複數個環狀溝槽21來做為 彼此電性之絕緣及利用乾膜（dry film)25壓合之方式取代 第三介電層。因此，各該溝槽21圍繞各該垂直導通電極 12以外之區域。乾膜25係形成於矽晶圓1〇之背面i〇b 上，藉以與該等輸入/輸出焊墊13密封住該等溝槽Μ。 複數個線路24係形成於乾膜25之一背面25B，該等線 路24係分別透過該等垂直導通電極丨2而電連接至該等 輸入/輸出焊墊13。 圖8 A至8F為本發明以第三實施例之晶圓級封裝之 製作的局部流程示意圖。如圖8A所示，首先提供一矽晶 圓1〇,該矽晶圓10之一正面1〇A上形成有一影像感測 電路11以及複數個輸入/輸出焊墊13且於焊墊13下形 成有弟;ι電層5 〇作為餘刻終止層，其材料通常為氧 ，夕/、厚度大約1 // m。然後，利用一種感光性之黏合材 料（士 BCB)旋轉塗佈於矽晶圓之正面，再經曝光顯影製 耘疋義出裸露影像感測電路之區域，透過此圖形化黏合 材料40而將一透明基板3〇黏合於該矽晶圓1 〇上。 接著，如圖8B所示，在該透明基板3〇黏合於該矽 曰。曰圓1 0上之後，利用研磨機器或蝕刻機器來研磨該矽晶 圓1〇使其厚度可以薄到小於120/zm。然後，於該矽晶 圓丨〇之一背面10B形成一第二介電層16，其材料通常 ’::氧化石夕厚度大約1 " m。利用微影（ph〇t〇 lithography) 製私於該第二介電層16上定義出對應於該等輸入/輸出 14 1254391 焊墊13之複數個蝕刻窗（etching h〇le)18及圍繞該等蝕刻 窗1 8之複數個環狀溝槽2 1以露出該矽晶圓1 〇之部分材 料’ 14刻窗之寬度大小可介於6 〇 m〜10 0 // m及環狀溝 槽21之見度可介於〜2〇//m。 然後’如圖8C所示，利用高密度電漿離子蝕刻法（High
Density Plasma Reactive i〇n Etching，HDP RIE，其方法 是利用電感麵合產生高密度電漿，故又稱之為Inductively
Coupled Plasma Reactive Ion Etching，ICP RIE，），透過 該等餘刻窗1 8及圍繞該等蝕刻窗i 8之複數個環狀溝槽 2 1蝕刻該矽晶圓1 〇而停止於第一介電層5 〇，以形成複 數個垂直穿孔2 0及環狀溝槽21，同時移除第一介電層 及第一介電層，而使該等輸入/輸出焊墊13從該等垂直 穿孔2 0及該等環狀溝槽2 1露出。 接著，如圖8D所示，於該等垂直穿孔2〇之表面與 該矽晶圓10之該背面10B利用壓合方式形成一乾膜25， 藉以密封住該等垂直穿孔20及該等環狀溝槽21，並於 该乾膜25上定義出相對應於該等輸入/輸出焊墊之複數 個接觸ή 2 6，乾膜係作為電性絕緣用及跨導線用。 然後，如圖8Ε所示，透過該等接觸窗％而於該等 垂直穿孔20内形成複數個垂直導通電極12。 接著，如圖8F所示，於該乾膜25之―背面25Β形 成複數個線路24，該等線路24電連接至該等垂直導通 電極12。 然後’如圖7所不，於兮莖綠攸。 4線路24上形成複數個焊 料凸塊14。 15 1254391 在較佳實施例之詳細說明中所提出之呈體杂 用以方便說明本發明之技術内容，而非將本發= 限制於上述實施例，在不超出本發明之精神及以下申 專利範圍之情況，所做之種種變化實施，皆屬於本發 之範圍。 、又 僅 地 請 明 16 1254391 【圖式簡單說明】 ;1為傳統影像感測器封裳之示意圖。 感測：Γ4 =顯示為世界專W W〇〇2/5 1217 A2影像 :之4級封裝的局部結構示意圖。 圖3顯不依據本發明筮— 圓級封擎的A ^ # 弟貝施例之影像感測器之晶 了衣的局部結構示意圖。 圖4A至4F i 士 程示意圖。“發明之晶圓級封裝之製作的局部流 圓級封裝的局:依:本發：第二實施例之影像感測器之晶 π 4結構不意圖。 圖 6Α 至 t 圖 C為各種垂直導通石夕晶圓的穿孔形狀。 圓級封袭的：：據本發明第三實施例之影像感測器之曰 圖心部結構示意圖。 〜 製作的局部流:示為意本圖發明以第三實施例之晶圓級封裝之 17 1254391 【主要元件符號說明】 10〜矽晶圓 10B〜背面 12〜垂直導通電極 14〜焊料凸塊 16’〜導線 20〜穿孔 22〜第三介電層 2 4〜線路 26〜接觸窗 40〜黏合材料 40a〜折射率（η)較小之 50〜第一介電層 102〜影像感測器 104〜玻璃或透明塑膠 106〜影像感測電路 126〜玻璃 128〜黏合材料 62〜Τ型接觸 1 0 Α〜正面 11〜影像感測電路 13〜輸入/輸出焊墊 16〜第二介電層 1 8〜^虫刻窗 21〜環狀溝槽 22B〜背面 25〜乾膜 30〜透明基板 黏合材料 1 0 1〜基板 103〜引線 片 105〜封裝載具 107〜焊墊 120〜矽晶圓 172〜輸入/輸出焊墊 18
Claims (1)
1254391 十、申請專利範圍： 1 · 一種影像感測器之晶圓級封裝，包含· 一石夕晶圓，其具有一正面及一背面； 一影像感測電路，位於該矽晶圓之該正面上· 複數個輸入/輸出焊墊，位於該矽晶圓之該正面上. 一第一介電層，位於該等輸入/輪出焊墊下方； 、禝數個垂直導通電極，垂直導通該矽晶圓並分別電 連接至該等輸入/輸出焊墊； 一第三介電層，形成於該矽晶圓之該背面上，以及 該等垂直導通電極與該矽晶圓之間； 複數個線路，形成於該第三介電層之一背面，該等 次路係刀別透過该等垂直導通電極而電連接至該等輸入/ 輪出焊墊； 複數個焊料凸塊，分別電連接至該等線路；及 透明基板，其係透過一黏合材料而黏著於該石夕晶 圓上。 2·如申請專利範圍第1項所述之影像感測器之晶圓 、、及封衣其中该黏合材料覆蓋該影像感測電路以外至該 矽a曰圓邊界之區域範圍但不覆蓋該影像感測電路。 3 ·如申請專利範圍第1項所述之影像感測器之晶圓 、級封裝’其中該黏合材料完全覆蓋該影像感測電路及該 等輸入/輸出焊墊。 4 ·如申睛專利範圍第1項所述之影像感測器之晶圓 、及封衣’其中各該垂直導通電極的穿孔形狀係為柱狀、 錐狀或半球狀。 19 1254391 5 · —種影像感測器之晶圓級封裝，包含： 石夕日日圓，其具有一正面及一背面·， 一影像感測電路，位於該矽晶圓之該正面上 複數個輸入/輸出焊墊， 複數個垂直導通電極， 連接至該等輸入/輸出焊塾； 位於δ亥石夕晶圓之該正面上； 垂直導通該矽晶圓並分別電 複數個溝槽 之區域； 各該溝槽圍繞各該垂直導通電極以外 -乾膜’形成於該矽晶圓之該背面i，藉以與 輸入/輸出焊墊密封住該等溝槽； 、 複數個線路，形成於該乾膜之-背面，該等線路係 分別透過該等垂直導通電極而電連接至該等輸入/輸出焊 圓上 複數個焊料凸塊，分別電連接至該等線路；及 -透明基板，其係透過一黏合材料而黏著於該矽 曰曰 二如申請專利範圍第5項所述之影像感測器之晶圓 、衣八中忒黏合材料覆蓋該影像感測電路以外至咳 矽晶圓邊界之區域範圍但不覆蓋該影像感測電路。。 7. ”請專利範圍第5項所述之影像感測器之晶圓 、、及封裝，其中該黏合材料完全 等輪入/輪出焊墊。 象感測電路及該 級封二如：Γ專利範圍第5項所述之影像感測器之晶圓 Μ 各該#直料電極的穿孔形狀係為柱狀、 錐狀或半球狀。 巧枉狀 20 1254391 包含 9 · 一種影像感測器之晶圓級封裝之製造方法 以下步驟： &供-矽晶圓’該矽晶圓之一正面上形成有_影像 感測電路以及複數個輸入/輸出焊墊且於各該焊墊下彤成 有一第一介電層作為一钱刻終止層； 透過一黏合材料而將一透明基板黏合於該矽晶圓 於該矽晶圓之一背面形成一第二介電層，並於該第 -介電層上定義出對應於該等輸入/輸出焊塾之複數㈣ 刻窗以露出該矽晶圓； *透過該等蝕刻窗蝕刻該矽晶圓，以形成複數個垂直 穿孔，而停止於輸入/輸出焊墊下方之第一介電層·， 移除該第一介電層，而使該等輸入/輪出焊墊從該 穿孔露出； ' 介電層； 於該等垂直穿孔側壁與該石夕晶圓之該背面形成_第 於該等垂直穿孔内形成複數個垂直導通電極； 於該第三介電層之一背面形成複數個線路，該 路電連接至該等垂直導通電極；及 、、、& 於該等線路上形成複數個焊料凸塊。 ，、/，丨心〜砂琢燉凋器之日 圓級封裝之製造方法，更包含·，兮、泰甘上 曰曰 又匕3 .在该透明基板黏合於兮 矽晶圓上之後’研磨該矽晶圓使其變薄之步驟。 ” u.如巾請㈣範圍第9項所述之 圓級封裝之製造方法，1中兮笙千古_ 』之曰曰 〃、中忒4垂直穿孔係透過高密度 21 1254391 電漿離子姓刻法而形成。 12·如申請專利範圍第9項所述之影像感測器之晶 圓、、及封裝之製造方法，其中該等垂直導通電極係藉由電 化學沈積或物理沈積而形成。 I3·如申請專利範圍第9項所述之影像感測器之晶 圓、、及封衣之製造方法，其中該黏合材料覆蓋該影像感測 電路以外至该矽晶圓邊界之區域範圍但不覆蓋該影像感 測電路。 u 14.如申請專利範圍第9項所述之影像感測器之晶 圓級封裝之製造方法，其中㈣合材料完全覆蓋該影像 感測電路及該等輸入/輸出焊墊。 1 5 · —種影像感測器之晶圓級封裝之製造方法，包 含以下步驟： & 1、石夕曰曰圓，该石夕晶圓之一正面上形成有一影像 感測電路以及複數個輸入/輸出焊墊且於各該焊墊下形成 有一第一介電層作為一蝕刻終止層； 透過一黏合材料而將一透明基板黏合於該矽晶圓 上； 於该矽晶圓之一背面形成一第二介電層，並於該第 二介電層上定義出對應於該等輸入/輸出焊墊之複數個蝕 刻窗及圍繞該等蝕刻窗之複數個環狀溝槽以露出該矽晶 圓； 透過該等蝕刻窗蝕刻該矽晶圓，以形成複數個垂直 穿孔而停止於輸入/輸出焊墊下方之第一介電層，並形成 圍繞該等垂直穿孔之複數個環狀溝槽； 22 1254391 移除露出之該第—介電層’而使該等輸人/輸出焊墊 從該等垂直穿孔及該等環狀溝槽露出； 移除該第二介電層； 於该石夕晶圓之該背面形成_乾膜，藉以密封住該等 垂直穿孔及該等環狀溝槽； …於該乾膜上形成對應於該等垂直穿孔之複數個接觸 窗， 透過該等接觸窗而於該等垂直穿孔内形成複數個垂 直導通電極； 於该乾膜之-背面形成複數個線路，該等線路 接至該等垂直導通電極；及 电逆 於忒等線路上形成複數個焊料凸塊。 16. 如巾料利範圍第15項所述之影像 圓級封裝之製造方法，更包含·在艾曰曰 ^ R 尺已3 ·在该透明基板黏合於該 矽曰曰圓上之後，研磨該矽晶圓使其變薄之步驟。 17. Η請專利範圍第15項所述之影像感測 0級封裝之製造方法，1 電聚離子姓刻法而形成 4以牙孔係透過高密度 18. Μ請專利範圍第15項所述之影像感測器之晶 Α之製造方法’其中該等垂直導通電極係藉由電 化4» /尤積或物理沈積而形成。 19. 如申請專利範圍第15項所述之影像感測 圓級封裝之製造方法，盆中_ &人 曰 電路以外至該石夕晶圓邊界 ^ $ 、 測電路。 ^之^㈣但不覆蓋該影像感 23 1254391 20·如申請專利範圍第1 5項所述之影像感測器之晶 圓級封裝之製造方法，其中該黏合材料完全覆蓋該影像 感測電路及該等輸入/輸出焊墊。 24
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW93124594A TWI254391B (en) | 2004-08-17 | 2004-08-17 | Wafer level chip size package of a CMOS image sensor and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW93124594A TWI254391B (en) | 2004-08-17 | 2004-08-17 | Wafer level chip size package of a CMOS image sensor and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200608500A TW200608500A (en) | 2006-03-01 |
| TWI254391B true TWI254391B (en) | 2006-05-01 |
Family
ID=37587297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW93124594A TWI254391B (en) | 2004-08-17 | 2004-08-17 | Wafer level chip size package of a CMOS image sensor and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI254391B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8975106B2 (en) * | 2010-07-09 | 2015-03-10 | Chien-Hung Liu | Chip package and method for forming the same |
| CN109950237A (zh) * | 2017-12-21 | 2019-06-28 | 北京万应科技有限公司 | 传感器微系统封装方法及传感器微系统 |
| CN113725160A (zh) * | 2021-09-01 | 2021-11-30 | 浙江同芯祺科技有限公司 | 一种超薄晶圆正面切割工艺 |
| WO2023208207A1 (zh) * | 2022-04-29 | 2023-11-02 | 清华大学 | 基于导电孔的多模式传感微系统集成装置及其制造方法 |
-
2004
- 2004-08-17 TW TW93124594A patent/TWI254391B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200608500A (en) | 2006-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI704384B (zh) | 晶圓級接合主動式光子中介層及其製造方法 | |
| CN103426732B (zh) | 低温晶圆键合的方法及通过该方法形成的结构 | |
| CN100456467C (zh) | 具有导电穿透通道的硅芯片载体及其制造方法 | |
| US8748949B2 (en) | Chip package with heavily doped region and fabrication method thereof | |
| JP5693961B2 (ja) | 半導体装置の製造方法 | |
| TWI326674B (en) | Semiconductor apparatus and method for manufacturing the same | |
| JP2002043463A (ja) | 電子及びｍｅｍｓ素子の表面実装型チップスケールパッケージング方法 | |
| US20070180916A1 (en) | Capacitive micromachined ultrasound transducer and methods of making the same | |
| CN106688077A (zh) | 用于三维集成电路(3d ic)集成的晶片转移的微机电系统(mems)接合释放结构及方法 | |
| TW201205759A (en) | Microelectronic elements having metallic pads overlying vias | |
| TW200910584A (en) | Electronic device wafer level scale packages and fabrication methods thereof | |
| CN105185795A (zh) | 使用晶片级封装的光传感器 | |
| CN103380496A (zh) | 中介层、电子模块及其形成方法 | |
| CN102790059A (zh) | 具有接合焊盘和屏蔽结构的半导体器件及其制造方法 | |
| KR20140005107A (ko) | 기판, 기판의 제조 방법, 반도체 장치, 및 전자 기기 | |
| TW201436586A (zh) | 整合式麥克風結構及製造麥克風之方法 | |
| TW200910472A (en) | Electronic device wafer level scale packages and fabrication methods thereof | |
| TW201743371A (zh) | 用於具有雙鑲嵌所形成的電極之微機電裝置的方法和系統 | |
| TW201001645A (en) | Semiconductor device and method of manufacturing the same | |
| CN107369695B (zh) | 晶片封装体与其制造方法 | |
| TWI254391B (en) | Wafer level chip size package of a CMOS image sensor and method for manufacturing the same | |
| TW200831394A (en) | Ultra-low pressure sensor and method of fabrication of same | |
| Suzuki et al. | 300 μm Deep through silicon via in laser-ablated CMOS multi-project wafer for cost-effective development of integrated MEMS | |
| Zhong et al. | High-aspect-ratio TSV process with thermomigration refilling of Au–Si eutectic alloy | |
| CN106664794A (zh) | 贯通电极基板及其制造方法以及使用贯通电极基板的半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |