TWI251861B - Re-entrant Routing method and circuit structure - Google Patents
Re-entrant Routing method and circuit structure Download PDFInfo
- Publication number
- TWI251861B TWI251861B TW094120068A TW94120068A TWI251861B TW I251861 B TWI251861 B TW I251861B TW 094120068 A TW094120068 A TW 094120068A TW 94120068 A TW94120068 A TW 94120068A TW I251861 B TWI251861 B TW I251861B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- conductive plate
- conductive
- rewiring
- board
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
Description
I251861 九、發明說明: 【發明所屬之技術領域】 別曰本&月為-種積體電路之重佈線方法及電路結構,特 以C積體電路上,將所有測試板用之第二導電板, 佑給°夏之方式,設置於其所對應第—導電板之一侧之重 π琛方法及電路結構。 【先前技術】 封壯2針卡(Pr0be Card )是應用在積體電路(IC)尚未 屮、〕以對裸曰曰以採針(pr〇be )做功能測試以篩選 $不良°口之裔材,測試後篩選出來之良品,才會再進行之 制=封^工^。因此,積體電路生產製造中,才目關品管的 :’是一項無法省略的程序。探針卡的使用可使成品的 來的70%提升至9()%以上,而㈣的良率貢獻度 ^良率差異都錙銖必較的半導體廠而言,影響甚鉅。 曰曰圓測4疋利用測試機台與探針卡來測試晶圓上每一 ^粒,叫保晶㈣電氣特性與效能是依照設計規格製 造出來的。另外測試機台亦可經過特殊的設計,將其檢測 碩衣上以至線製成細如毛髮的探針,藉由探針與晶片上的 銲墊_接觸,以便直接對晶片輸入信號或嶋出 值,進而達到測試產品之目的。 由於知、體電路於製造時,在晶片(祕『)上所製造之電 路^主往均為相同規格之標準電路,例如:同-晶片上可 月匕衣k成千或上萬個相同的運算放大器、或其它標準電路, 5 U51861 ι二放A☆或標準電路被切割下來後成為—顆顆,
Ie) ’接著會進-步將這些晶粒與導緣架姓合、、曰曰粒 仃相關的封裝作業,使 二目口口後’亚進 積體電路。 4顆市知上所常見已封裝好的 如第!圖所示,係為習知 結構俯視圖。i中兮冰# #。 岭,、外接線路之電路 -第三導電板及;係包括—第—導電板⑵)、 品以外’―般畔多 除了封裝好的標準 的製造商’將積體電路 ,體-路 格,以方便兮变占+兩 衣以成付合該客戶的規 Μ 电路設計或佈局。此時在曰κ nv f 、 ^ 羊迅路,就必須將該積體電路之外搵妗牧认 生產製造時’透過再繞線之線路重佈技術路:=:於 作重新安排’如此當、外接線路 體電路,苴接腳#执士&後,封裝完成之積 ^ 〃接腳規格才能符合客戶的要求。 體電繞線技術’由於僅單純的考相封裝後的積 电路八接腳之電性能符合客戶的規格、 產品測試的問題並未加以考—於衣私中有關 過重新重婊嗖彳糸_ 思 母和體電路一但經 々董%、、泉後,就必須要再重新製 不但增加了相閗測 们彳木針卡,如此 驗收、使用及上::! 同時就物料的設計、採購、 以估計。s專角度而言’無形中所增加的成本亦難 發明内容】 本♦明係要解決習知積體 相體包路,§進行外接線路重繞 6 1251861 ,線時,必須額外再製作一符合該重繞線後測試板間距之探 .針卡,而增加了成本及其物料管理等問題。 本發明首先提供一種電路重佈線方法,係用以將一積 體電路之外接線路進行重新的安排,其包括下列步驟:設 置複數個第一導電板於該積體電路之基材上,且每一該第 一導電板係與該積體電路電性連接;形成一絕緣層,覆蓋 於該積體電路及該第一導電板上;設置複數個第二導電板 - 於該絕緣層上,每一該第二導電板係電性連接一該第一導 I 電板,且每一該第二導電板係以其所電性連接之該第一導 電板為中心,移動一相同向量之位置而設置;以及設置複 數個第三導電板於該絕緣層上,且每一該第三導電板,係 . 藉由一第二導體與一該第二導電板電性連接。 . 本發明又提供一種重佈線電路結構,係用以將一積體 電路之外接線路進行重新的安排,其包括:複數個第一導 電板,係設置於該積體電路之基材上,且每一該第一導電 I 板係與該積體電路電性連接;一絕緣層,覆蓋於該積體電 路及該弟一導電板上,複數個第二導電板’設置於該絕緣 層上,每一該第二導電板係電性連接一該第一導電板,且 每一該第二導電板係以其所電性連接之該第一導電板為中 心,移動一相同向量之位置而設置;以及數個第三導電 板,設置於該絕緣層上,且每一該第三導電板,係藉由一 第二導體與一該第二導電板電性連接。 藉由第二導電板等向量移動的設置,使本發明所有第 二導電板設置之位置,均位於其所對應之第一導電板其相 7 1251861 同方向且相同距離之一側。因此當欲使用第二導電板對線 路進行測試時,可沿用原來測試第一導電板之探針卡。如 此不但可以避免製作額外的探針卡,而且後段生產製具或 料件,例如導線架、基板等,也可以因此而共用,另外還 可以達到節省成本及物料管理之功效。 < 藉由本發明之實施,至少可達下列之功效: 一、 藉由本發明之實施,可沿用原來測試第一導電板之探 針卡,避免製作額外的探針卡。 二、 藉由本發明之實施,可使後段生產製具或料件得以丘 用’有助於量產及採購。 /、 三、 藉由本發明之實施,可降低器材及物料管理的成本, 且y避免外型類似的探針卡被誤[而造成製程上的 問題。
為使對本發明的目 了解,茲配合圖式及相 【實施方式】 的、構造特徵及其功能有進一步的 關實施例詳細說明如下: 圖所示,係為本發明 戈口弟 路重佑蜱古、土麻# / I — 、 $ &之57卜接線 重佈、、泉方法““列流程圖。該方法實施例係 體電路之外接線路進行重新的 T 、貝 置_齡_楚一、# α /、包括下列步驟··設 一:们弟-¥笔板於該積體電路之基材上,且每一 一導電板係與該積體電路電性連接( 人 緣層,覆蓋於該積體電路及該第;形成'絕 設置複數個第二導電板於該絕緣層^ 母该弟二導電板 8 1251861 係電性連接一該第一導電板,且每一該第二導電板係以其 所電性連接之該第一導電板為中心,移動一相同向量之位 置而設置(步驟S3);以及設置複數個第三導電板於該絕 緣層上,且每一該第三導電板,係藉由一第二導體與一該 第二導電板電性連接(步驟S4)。 如第3A圖所示,係為本發明之一種積體電路之重佈線 電路結構實施例俯視圖。上述之電路重佈線方法及重佈線 電路結構實施例,其中該基材(10),係為一晶片,而該積 體電路及其外接線路均被製作於該基材(10)上,當積體電 路及其外接線路製作完成後,再將該基材(10)依照所製成 之電路單元,切割成為一顆顆的晶粒,然後再與導線架結 合,並進行後續的封裝作業。 第一導電板(21),係形成於該基材(10)上,且每一該 第一導電板(21)係與該積體電路電性連接,其可藉由該第 一導電板(21)對所製成之積體電路作第一階段的測試。 絕緣層(4) ’係覆盡於該積體電路及該第一導電板 (21)上,該絕緣層(4)可以為一氧化矽(&Οχ)或一氮化矽 (SiNx)或一有機化合物(Organic material)之絕緣層(4), 又該有機化合物係例如一聚蔥亞胺(Polyimide)。 第二導電板(22) ’係設置於該絕緣層(4)上5設置時 每一第二導電板(22)係電性連接一第一導電板(21),且每 一第二導電板(22)係以其所電性連接之第一導電板(21)為 中心,移動一相同向量之位置而設置。第二導電板(22), 係用以提供積體電路第二階段測試用,因此其為一導電性 9 1251861 佳之測試板。一般第二導電板(22)會藉由絕緣層(4)之支 ° ^第$电板(2〗)處於不相同的平面,以使線路重佈 =二叶更具彈性且有交錯㈣。測試時,可藉由探針卡對 第,導電板(22)進行訊號之輸入及輸出,以檢測電路是否 有瑕疵及進行相關的品管作業。 弟三導電板(23),亦可設置於該絕緣層(4)上,且每 :该弟三導電板(23),係藉由一第二導體(32)與一第二導 夕 ,接。該第三導電板(23)係為該積體電路與 口 P兀件連接(例如打線連接)之接點。 如第3B圖所示,係為第3八圖之立體局部放大圖。第% =不’係為第3A®之俯視局部放大圖。第_ Π圖:A—A剖面線之剖視圖。第_、第3C圖及第3D :為::表示第一導電板⑵)及第二導電峨以其中心 兩相角度與距離之關係、。#本實施例之第二 (烈1机置=置Γ係將第—導電板(21)與第二導電板 如直::標=該, 角座f f ~ h . 之直角座私系統。又該直 巧及子不糸統包括一在同一平 nLS_^ 7 i4i ^ X軸、、泉及Y軸線以及垂直 於孩千面之2軸。其中γ軸線右側之χ 線左側之X軸為負值,㈣ # 平面上==負值,又ζ軸是位於該χ,形成之 角;-十曾H 而位於該平面之下方者為負值。有關 是;之Γ線右側之χ轴線為角度零度,也就 角度起开之始點’以逆時針方向劃分之,可將該 10 1251861 1 X Y所形成之平面區分為360度。就Z軸而言,其係以 人 Y所形成之平面為角度零度,也就是第二度起算之 始j八以逆時針方向劃分之,亦可將該垂直於X、Υ所平 區:為360度。而該X轴線、Y軸線及Z轴線相交之位 置或稱為该座標原點,也就是本實施例每一第一導電板 (21)其中心點之位置。
:第—$電板(22)設置時,僅對應單一個第一導電 板(21),而所謂移動一相同向量,係指每一第二導電板 (22_) 一 $所對應之第一導電板(μ)間相對位置之關係,為 相同之,一角度(A)及第二角度⑻且相同之距離(C)。 例如·每一第二導電板(22)位移座標原點(第一導電板 (21)之中心點)之第一角度⑴為45度、第二角度⑻為 15度、,且位移座標原點(第一導電板⑵))之距離⑹為 2笔米(麵)。如此每一第二導電板(22)間之間距及彼此相 對位置之關係’會與每—第—導電板(21)間之間距及彼此 相對位置之關係凡全一致’因而可以沿用原來測試晶粒座 的探針卡,而避免製作額外的探針卡。 右本發明第二導電板(22)與其對應之第一導電板(21) 間,其$置關係不以角度⑷、⑻及距離⑹加以表 不,而是以例如:每—第二導電板(22)均位移座標原點之 間距為X軸+2毫米(mm)、γ軸+3毫米㈣及“由“毫米 (咖)等方式加以表示時,因為僅是位置表示之方式不同, 將與本實施例之移動一相同向量發生均等之效力。 為了使整體之線路能相互連接,因此本實施例又設置 1251861 複數條第一導體(31),藉由每一條第一導體(31),電 接一第二導電板(22)及其所對應之一第一導電板(2=。 再設置複數條第二導體(32),藉由每一條第二導體⑽又 電性連接H電板(22)及其所對應之複數個導卿。 如第4圖係為本發明具有一線形狀之第一導體時之每 施例俯視圖。帛5圖係為本發明具有—面形狀之第二= 時之實施例俯視圖。如第6圖所示,係為本發明省略第一 導體後之實施例俯視圖。第一導體(31)係當第—導+ ⑵)與第二導電板(22)設計之位置不接近時,用以I 接第-導電板(21)及第二導電板(22),該第一導體㈤除 如可以為面的形狀外,亦可以為一線的形狀。但當第一導 電板(21)與第二導電板(22) ’設計的位置相當接二時,亦 :將第-導體(31)省略,直接將第一導電板⑵)或第二導 電板(22)之面積加大並使第一導電板(21)與第二導電板 (22)直接電性連接。 ^ 唯以上所述,僅為本發明之較佳實施例,當不能以之 限制本發㈣顧。即大凡依本發明申料㈣圍所做之 均等變化及修飾,仍將不失本發明之要義所在,亦不脫離 本發明之精神及範圍,故都應視為本發明之近一歩實施 況 / ' 【圖式簡單說明】 第1圖係m積體電路其外接線路之電路結構俯視圖。 12 1251861 第2圖係為本發明之一 實施例流程圖。 第3A圖係為本發明之一 例俯視圖。 種積體電路之外接線路重佈線方法 種積體電路之重佈線電路結構實施 第3B圖係為第3A圖之立體局部放大圖 第 第 第 3C圖係為弟3A圖之俯視局部放大圖。 3D圖係為第3B圖中A-A剖面線之剖視圖 4圖係為本發明具有一線形狀之第 視圖。 一導體時之實施例俯 之第一導體時之實施例俯 第5圖係為本發明具有一面形狀 視圖。 圖。 第6圖係為本發明省略第—導體後之實施例俯視 【主要元件符號說明】 步驟S1設置複數個第一導電板 步驟S2形成一絕緣層 守皂板,每 v驟S3設置複數個第 以其電性遠接夕筮道小7币一等電板係 / 連接之弟一導電板為中心,移動 相同向量之而設置 動 步驟S4言史置複數個第三導電板,且… 與第二導電板電性連接 9 〜導 10 基材 21第一導電板 22第二導電板 13 1251861 23 第 三 導電板 31 第 " 導體 32 第 — 導體 33 電 性 導體 4 絕 緣 層
14
Claims (1)
1251861 十、申請專利範圍: 1· 一種電路重佈線方法, 進行重新的安排,# 積體電路之外接線路 文辨,其包括下列步騾: 設置複數個第_導帝 今定 、包板於该知體電路之基材上,且备 5亥弟—導電板係與該積體電路電性連接; 母一 形成一絕緣層,覆雲你 机罟斤 皿於该和體電路及該第一導電板上· -置谡數個弟二導電板於該上, 板係電性連接—該第H,2纟&二導電 以1+ 电 且母一该第二導電板係 以其所電性連接之該第一導 甩敬係 量之位置而設置,·以ί 為中心,移動-相同向 :置複數個第三導電板於該絕緣層 電板,係藉由-第二導體與一該第:導 月專利乾圍弟!項所述之重佈線方法,其中 〇里係為相同之角度且相等之距離。 μ ° ^申明專利乾圍第1項所述之重佈線方法, 設置複數條第-導體之步驟,其係於每:j 电板及其所對應之”―導電板 導體。 甩|玍遷接一该第一 請專利範圍第1項所述之重佈線方法,其中該第二 、龟板係為一測試用之導電板。 5·=申請專利範圍第!項所述之重佈線方法, : :電板’係用以使該積體電路與其它外 :: 電性連接者。 I包峪a丨生進仃 6. -種重佈線電路結構,係用以將一積體電路之外接線路 15 1251861 進行重新的安排,其包括: 複數個第-導電板,係設置於該積體電路 母—該第一導電板與該積體電路電性連接.土 ,且 一絕緣層,覆蓋於該積體電路及該+ 複數個第二導電板,設置於該絕緣層上=板二… 電板係電性連接一該第一導電板,且每 以弟:—
係以其所電性連接之該第一導電板為中心= 向量之位置而設置;以及 矛夕動-相同 固第三導電板,設置於該絕緣層上,且 味,係藉由—第二導體與—該第 &二¥ 7.如申古主蜜名,丨# m 等免板電性連接。 明專】靶圍第6項所述之重佈線電路沾 絕緣層係為一氧化矽ϋ冓,其中該 化合物_anie + ⑨⑽χ)或一有機 u lurganic mater)之絕緣層。 申明專利範圍第7項所述之重 /機化合物係為-聚惠亞胺⑽娜^路^,其中該 相=明ΐ利乾圍第6項所述之重佈線電路結構,其中該 s向置係為相同之角度且相等之距離。 /、人 如^專利範圍第6項所述之重佈線電路結 :步包括複數條第-導體,又每-該第-導體,;; n.連接—該第二導電板及一該第_導電板。係用 叫專利範圍第6項所述之重佈線電路結 i 该弟二導電板係為-測試用之測試板。 ”中 # 1=專利範圍第6項所述之重佈線電路結構,其中 一守包板’係用以使該積體電路與其它外部電路 16 1251861 電性進行電性連接者。
17
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094120068A TWI251861B (en) | 2005-06-16 | 2005-06-16 | Re-entrant Routing method and circuit structure |
US11/322,215 US20060284635A1 (en) | 2005-06-16 | 2006-01-03 | Re-routing method and the circuit thereof |
US12/149,055 US20080202800A1 (en) | 2005-06-16 | 2008-04-25 | Re-routing method and the circuit thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094120068A TWI251861B (en) | 2005-06-16 | 2005-06-16 | Re-entrant Routing method and circuit structure |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI251861B true TWI251861B (en) | 2006-03-21 |
TW200701306A TW200701306A (en) | 2007-01-01 |
Family
ID=37453798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094120068A TWI251861B (en) | 2005-06-16 | 2005-06-16 | Re-entrant Routing method and circuit structure |
Country Status (2)
Country | Link |
---|---|
US (2) | US20060284635A1 (zh) |
TW (1) | TWI251861B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWM385093U (en) * | 2010-03-08 | 2010-07-21 | Amazing Microelectronic Corp | Package structure and electronic apparatus of the same |
US10991648B1 (en) * | 2019-11-07 | 2021-04-27 | Nanya Technology Corporation | Redistribution layer structure and semiconductor package |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923047A (en) * | 1997-04-21 | 1999-07-13 | Lsi Logic Corporation | Semiconductor die having sacrificial bond pads for die test |
JP3351706B2 (ja) * | 1997-05-14 | 2002-12-03 | 株式会社東芝 | 半導体装置およびその製造方法 |
US6239485B1 (en) * | 1998-11-13 | 2001-05-29 | Fujitsu Limited | Reduced cross-talk noise high density signal interposer with power and ground wrap |
JP4234244B2 (ja) * | 1998-12-28 | 2009-03-04 | 富士通マイクロエレクトロニクス株式会社 | ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法 |
US6362087B1 (en) * | 2000-05-05 | 2002-03-26 | Aptos Corporation | Method for fabricating a microelectronic fabrication having formed therein a redistribution structure |
US6429532B1 (en) * | 2000-05-09 | 2002-08-06 | United Microelectronics Corp. | Pad design |
US6359342B1 (en) * | 2000-12-05 | 2002-03-19 | Siliconware Precision Industries Co., Ltd. | Flip-chip bumping structure with dedicated test pads on semiconductor chip and method of fabricating the same |
TWI313507B (en) * | 2002-10-25 | 2009-08-11 | Megica Corporatio | Method for assembling chips |
US6534853B2 (en) * | 2001-06-05 | 2003-03-18 | Chipmos Technologies Inc. | Semiconductor wafer designed to avoid probed marks while testing |
US7344899B2 (en) * | 2002-01-22 | 2008-03-18 | Micron Technology, Inc. | Die assembly and method for forming a die on a wafer |
US7423336B2 (en) * | 2002-04-08 | 2008-09-09 | Micron Technology, Inc. | Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices |
US7285867B2 (en) * | 2002-11-08 | 2007-10-23 | Casio Computer Co., Ltd. | Wiring structure on semiconductor substrate and method of fabricating the same |
US6744067B1 (en) * | 2003-01-17 | 2004-06-01 | Micron Technology, Inc. | Wafer-level testing apparatus and method |
US7388294B2 (en) * | 2003-01-27 | 2008-06-17 | Micron Technology, Inc. | Semiconductor components having stacked dice |
US7319277B2 (en) * | 2003-05-08 | 2008-01-15 | Megica Corporation | Chip structure with redistribution traces |
TWI317548B (en) * | 2003-05-27 | 2009-11-21 | Megica Corp | Chip structure and method for fabricating the same |
US7026233B2 (en) * | 2003-08-06 | 2006-04-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing defects in post passivation interconnect process |
US7394161B2 (en) * | 2003-12-08 | 2008-07-01 | Megica Corporation | Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto |
US7842948B2 (en) * | 2004-02-27 | 2010-11-30 | Nvidia Corporation | Flip chip semiconductor die internal signal access system and method |
US7064450B1 (en) * | 2004-05-11 | 2006-06-20 | Xilinx, Inc. | Semiconductor die with high density offset-inline bond arrangement |
-
2005
- 2005-06-16 TW TW094120068A patent/TWI251861B/zh active
-
2006
- 2006-01-03 US US11/322,215 patent/US20060284635A1/en not_active Abandoned
-
2008
- 2008-04-25 US US12/149,055 patent/US20080202800A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
TW200701306A (en) | 2007-01-01 |
US20060284635A1 (en) | 2006-12-21 |
US20080202800A1 (en) | 2008-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI501380B (zh) | 多基板晶片模組堆疊之三維系統晶片結構 | |
US20140131854A1 (en) | Multi-chip module connection by way of bridging blocks | |
CN106169452A (zh) | 半导体封装组件及其制造方法 | |
CN108807200A (zh) | 具有引线键合的多管芯堆叠的集成电路封装 | |
CN108565223A (zh) | 芯片的电路管脚结构及测试方法 | |
KR20160006032A (ko) | 칩, 이를 이용하는 칩 적층 패키지 및 그 제조방법 | |
CN108140615A (zh) | 使能对用于半导体封装的硅桥的在线测试的保护环设计 | |
WO2023078006A1 (zh) | 加速器结构、生成加速器结构的方法及其设备 | |
TW200532863A (en) | Semiconductor package structure for improving electrical performance and method for fabricating the same | |
US9589931B2 (en) | Bundled memory and manufacture method for a bundled memory with an external input/output bus | |
TWI251861B (en) | Re-entrant Routing method and circuit structure | |
TWI553790B (zh) | 具有位置反向的微電子單元及封裝 | |
CN104241240B (zh) | 半导体封装件的制法 | |
TW200531246A (en) | Semiconductor package | |
CN103943620A (zh) | 半导体封装件及其制法 | |
TW201216437A (en) | Chip level EMI shielding structure and manufacture method thereof | |
TWI360190B (en) | Integrated circuit package system with overhanging | |
CN106981476A (zh) | 半导体器件及其形成方法 | |
CN106298709A (zh) | 低成本扇出式封装结构 | |
CN103972187B (zh) | 芯片封装及其制造方法 | |
TW201216439A (en) | Chip stacked structure | |
TW201205693A (en) | Packaging method for semiconductor element | |
CN105789190B (zh) | 一种集成芯片、集成芯片系统和集成芯片的生产方法 | |
CN210837651U (zh) | 基于晶圆到晶圆键合的芯片与集成电路产品 | |
CN108962842A (zh) | 指纹识别芯片的封装结构及其制造方法 |