I243382 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體記憶體裝置 (semiconductormemorydw)，且特別是關於一種穩定 地程式化快閃記憶胞(flash memory cell)的程式化電壓產 生電路，與快閃記憶胞程式化方法。 【先前技術】 ‘快閃e己丨思體用於儲存容量持續增加的可攜式產品與 内建式產品中時。對快閃記憶體的需求正快速^增加了快 閃記憶體可取代諸如硬碟(hard disk)的大儲存媒介，並且用 於諸如數位相機(digital camera)、語音郵件(v〇icemaii)系統 與類似之產品。與非依電性記憶體裝置(n〇nv〇latiie device)的可用電子程式化與抹除相較之下，n〇r快閃記憶 體衣置可元成非常快速的程式化與讀取，使得它非常普及 於需要快速操作的使用者。 曰 圖1繪示為快閃記憶胞。請參考圖】，快閃記憶胞有 冓成於源極(source)與汲極(drain)間之通道區域上的漂浮 間(floatmg gate)與控制問(co咖]嫩)構造。快閃記憶胞利 ^^t^t^t^/i^(channel hot electron injection)(CHEI)^ 法程式化，這裡的通道熱電子構成於汲極侧並注入潭浮 間。同樣的，快閃記憶胞利用F〇wIer_N〇rdhdm通道技術 (> wlerNordheim tunneling technique)藉由抹除儲存於漂 洋閘中之電子完成抹除動作。 圖2繪示為N0R快閃記憶體核單元陣列(⑺代 14514pif 6 1243382 array)的電路圖。請參考圖2,第〇到第j字元線(wordline) 以橫向(row)方式排列，而第〇到第i位元線則是以直向 (column)排列，因而組成矩陣。矩陣中，如圖！中所示的 快閃記憶胞構成於第〇到第j字元線與第〇到第i位元線 間的交叉點上。字元線電壓用來控制快閃記憶胞的控制閘 極(control gate) ’ 源電壓（source v〇ltage)Vs(k)施於其之源極 (source) ’而位元線電壓(沾line voltage)Vbl⑴則施於其之 没極(drain) 〇 讀取、程式化與抹除快閃記憶胞皆利用圖3中所示的 工作電壓(operating voltage)完成。請參考圖3，快閃記憶胞 利用約1.5V的字元線電壓(worcjiine v〇itage)vwi、〇v的源 電壓Vs與約0.7V的位元線電壓vbl做讀取動作。快閃記 憶胞利用約1.4V的字元線電壓、約8V的源電壓Vs與約 0.4V的位元線電壓Vbl來程式化。快閃記憶胞利用約uv 的字元線電壓Vwl、〇V的源電壓Vs與〇V的位元線電壓 Vbl來抹除。 特別的疋’當大電位差(big p〇tential施於快 閃Zk胞的沒極與源極上而產生的通道熱電子移到漂浮閘 上時，快閃記憶胞藉由增加其之啟始電壓(thresh〇ld v〇ltage) 而程式化。在此類的程式化上，會消耗一預定量的工作電 流。快間記憶體的效能視降低多少工作電流消耗而定。同 樣的*权式化快閃記憶胞時，位元線電壓vw必須施於 快閃記憶胞的汲極上’⑽免由於無職的應力而導致啟 始電壓的改變；那狀，由於快閃記憶胞陣列構造中的多 14514pif 7 1243382 數快閃記憶胞分享同一位元線，以致由未選擇的快閃記憶 胞所引起的穿孔干擾(punch through disturbing)。 圖4繪示為習知程式化字元線電壓產生電路(pr〇以 wordline voltage generation circuit)之電路圖。請來考圖 4 ’ 恒定電流產生器（constant current generator)410 產生一 程式化電流(program current) Ipgm。第一 PMOS 電晶體 pi 轉換程式化電流Ipgm至第二PM0S電晶體P2。這裡，第 一與第二PM0S電晶體P1與P2構成一電流鏡(current mirror)。程式化電流Ipgm沿著第二pM〇s電晶體p2經過 單兀電晶體(cell transistor)Cl到電阻器R的路徑流動。單 元電晶體C1是由二極體的型式所構成，其中控制閘極與 汲極相互耦合。位於第二PM〇s電晶體p2與單元電晶體 C1間之連接點上的電壓，是以字元線電壓Vwl型式產生， 並提供給核單元陣列。 圖5繪示為習知圖4之傳統程式化字元線電壓產生電 路所產生的程式化字元線電壓Vwl之分布圖。參考圖5， 程式化字元線電壓Vwl於程式化電流Ipgm變成第一、第 一與第一私式化電流Ipgml、與時，變成第 、第一與第二程式化字元線電壓Vwll、Vwl2與Vwl3。 ^就是說，程式化電流的改變直接影響到程式化字元線電 壓Vwl的產生。程式化電流隨著快閃記憶體裝置製造方法 的改變而變動，並且程式化電流Ipgm之變動會改變圖4 中於私式化上所想要的字元線電壓Vwl之準位。程式化電 飢Ipgm之變動亦改變了施於圖4所示傳統程式化字元線 14514pif 8 1243382 電壓產生電路的電阻器R兩端的位元線電壓vbl。 圖0緣示為習知控制位元線電流的傳統電路的電路 圖，其中此位元線電流是於程式化時，施於快閃記憶胞的 位元線。請參考圖6，恒定電流源61〇產生一程式化電流 Ipgm。第二PMOS電晶體Ρ3將程式化電流Ipgm轉換至第 四PMOS電晶體。這裡，第三與第四pM〇s電晶體p3與 P4構成一電饥鏡。程式化電流丨耶㈤沿著第四pmqs電晶 體P4到NMOS電晶體N1路徑流動，其中，NM〇s電晶 體N1的閘極與汲極相互耦合。請參考圖7，其繪示為 NMOS電晶體N1的工作圖，如果恒定程式化電流Ipgm沿 著NMOS電晶體N1的汲極與源極間的路徑流動的話，則 沿著NMOS電晶體N1的閘極與源極間路徑流動的電壓為 位元線電流控制電壓(bitline current control voltage)Vgc。 位元線電流控制電壓Vgc施於與圖8的快閃記憶胞 C2耦合的NMOS電晶體N2的閘極。程式化字元線電壓 Vwl與位元線電壓Vbl個別施於快閃記憶胞〔2的閘極與 >及極。當程式化電流Ipgm流至前述電壓所供給的快閃記 憶胞C2時，就程式化快閃記憶胞C2 了。 欲程式化快閃記憶胞的話，圖4之字元線電壓產生電 路與圖6之位元線電流控制電路，必須正確知道快閃記憶 胞C2的電流特性以便設定一理想的程式化電流Ipgm。如 果程式化電流Ipgm隨著製程之改變而變動的話，使程式 化電流Ipgm流入快閃記憶胞C2的程式化字元線電壓vwl 亦之變動’這會阻礙精確產生流入快閃記憶胞C2的程 14514pif 9 1243382 式化Ipgm。結果，無法财地程式化快_憶胞c2。 _匕，：閃I咖襄置藉由提供隨著製程改變而仍維 疋的=化子辑電壓Vwl與位㈣電流控制電壓 gC而私式化快閃圮憶胞就是必要的。 【發明内容】 本發明的目的就是在提供一種產生 Ϊ路位ί:電電流控制電壓的程:化電壓產: =’巾’从化予元線㈣、位元線電壓與位元線電 =制電壓不論製程如何改變，都可穩定地程式化快閃記 胞。 本發明的再-目的是提供一種快閃記憶胞的 法0 3本發明其中-個目的，提供了可以達到穩定地程 式化快卩収憶胞的程式化電壓產生電路。此程式化電壓產 生電路包括：恒定電流源、程式化字元線t壓產生單元、 位元線電壓產生單元與位元線電流控制電壓產生單元。此 恒疋電流源提供漏電流(sink current)。程式化字元線電壓產 生單元響應漏電流以及參考電壓與位元線電壓間的比較結 果，而產生施於㈣記憶胞閘極的程式化字元線電壓。: 元線電壓產生單元根據流入第一快閃記憶胞的程式化電流 而產生位元線電壓。位元線電流控制電壓產生單元，因= 應流入第二快閃記憶胞之程式化電流而產生位元線電流控 制電壓，其中程式化電流因響應程式化字元線電壓而=二 第二快閃記憶胞。 ％ 14514pif 10 1243382 在一實施例中，程式化字元線電壓產生單元包括：第 一 PMOS電晶體，其源極耦合至電源供應器電壓(p〇wer supply voltage)並且其閘極與汲極相互耦合、第一 NM〇s 電晶體，其源極與接地電壓耦合，並且其閘極與汲極相互 耦合並耦合至PMOS電晶體的汲極、第二NM〇s電晶體， 其源極與接地電壓輛合，並且其閘極與第一 NMOS電晶體 的閘極搞合而構成電流鏡，並且其没極輕合至程式化字元 線電壓、第二PMOS電晶體，其連接於電源供應器電壓與 第一 NMOS的〉及極之間，並且其閘極連接到電壓比較器的 輸出端、以及電壓比較器，其比較位元線電壓與參考電壓， 並提供符合比較結果之輸出至第二PM〇s電晶體的閘極。 在一實施例中，位元線電壓產生單元包括：第一快閃 記憶胞，其源極耦合至源電壓(source voltage)，並且其閘 極耦合至程式化字元線電壓、與一電阻器，其耦合於第一 快閃記憶胞與接地電壓之間，並產生位元線電壓。 位元線電流控制電壓產生單元可包括：第二快閃記憶 胞，其源極耦合至源電壓，其閘極耦合至程式化字元線電 壓、以及NMOS電晶體，其源極|馬合至接地電壓，其閘極 與没極皆耗合至第二快閃記憶胞的沒極，並產生位元電流 控制電壓。快閃記憶體裝置包括··快閃記憶胞，其位於^ 程式化的快閃憶胞核陣列中，其閘極耦合至程式化字元線 電壓，其源極耦合至源電壓，其汲極耦合至位元線電壓、 以及NMOS電晶體的閘極是由位於快閃記憶胞的汲極與 接地電壓間的程式化位元線電流控制電壓所控制。 14514pif 11 1243382 h々本^月的又—目的是提供—種另—個程式化電壓產生 ί:路:Γ穩定地程式賴記憶胞。此程式化碰 哭電^括：恒定電流源、第二PM0S電晶體、電壓比較 弟二快閃記憶胞、電阻器與NM0S電晶體。恒 ίί;，第一 PM〇S電晶體以及第-及第二NMOS 茂曰曰使、-PM〇S電晶體的源極耦合至電源供應器電 ί ϋ與沒極相互輕合。第一 nm〇s電晶體的源極搞 5至接地電壓，其閘極與汲極相互耦合並耦合至第一 冑㈣HNMQS電晶體的源極辆合至接 其閑極耦合至第一 NM0S的閘極而構成電流鏡， =/、及極耦合至程式化字元線電壓。第二PMOS電晶體 :電源供應器、電壓與第三NM〇s電晶體的汲極之 曰二並且其閘_合至電壓比較器的輸出端。電壓比較器 出線電壓與參考電壓，並提供與比較結果相符的輸 人—PM〇S電晶體的問極。第一快閃記憶胞的源極耦 電壓，並且其間極輕合至程式化字元線電壓。電阻 流入:於第一快閃記憶胞的汲極與接地電壓之間，並根據 一 陕閃δ己憶胞的程式化電流而產生位元線電壓。第 、閃記憶胞的源極麵合至源電Μ，並且其閘極_合至程 字元線電壓。NMOS電晶體的源極耦合至接地電壓， 攄、、☆其閘極與汲極皆耦合至第二快閃記憶胞的汲極，並根 制ΐ二第二快閃記憶胞的程式化電流而產生位元線電流控 憶胞 在一實施例中，快閃記憶體裝置包括：一快閃記 145l4pjf 12 1243382 被=化的快閃記憶胞核陣列中，其 私式化子讀錢，魏_合朗顧 =線電壓、以及—NOMS電晶體的閘極是由位=父 =的及極與接地電壓間的程式化位元線電流控制電壓所 、本發明的另一目的是提供一種快閃記憶胞的程式化方 法在此方法中，自恒定電流源供應漏電流。然後，因響 應漏電流以及比較參考電壓與位元線電壓的結果，而產生 施於第一s己憶體單元閘極之程式化字元線電壓。施於第一 快閃記憶胞没極之位元線電壓是根據流人第—快閃記憶胞 的程式化電流而產生。因響應藉由施一程式化字元線電壓 於第一快閃記憶胞之閘極而產生的程式化電流，而產生位 兀線電流控制電壓。程式化字元線電壓施於快閃記憶胞的 閘極，位元線電壓施於快閃記憶胞之汲極；位元線電流控 制電壓施於耦合於快閃記憶胞與接地電壓間之NM〇s電 晶體閘極，使得程式化電流流至快閃記憶胞，因而程式化 快閃記憶胞。 在本發明中，快閃記憶胞被採用於程式化字元線電壓 產生電路中。於是，即使快閃記憶胞的特性因製程的改變 而有所變動，還是會產生恒定字元線電壓Vwl、恒定位元 線電壓Vbl與恒定位元線電流控制電壓vgc，也因而穩定 地程式化快閃記憶胞。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂’下文特舉較佳實施例，並配合所附圖式，作詳細說 14514pif 13 1243382 明如下。 【實施方式】 凊參考圖9，根據本發明一實施例，程式化字元線電 壓產生電路900包括：程式化字元線電壓產生單元910與 位元線電壓產生單元920。 程式化字元線電壓產生單元910包括第一及第二 PMOS電晶體P91與P92、第一及第二NMOS電晶體N91 與 N92、與一電壓比較器 93(voltage comparator)。第一 PM0S電晶體P91與第一 NM0S電晶體N91以二極體結 構方式相互串聯耦合於電源供應器電壓Vdd與接地電壓 Vss之間。第一及第二NM〇s電晶體N91與N92構成一電 流鏡。第二PM0S電晶體P92耦合於電源供應器電壓vdd 與第二NMOS電晶體N92之間。電壓比較器93比較參考 電壓(reference voltage)Vref與位元線電壓Vbl，並提供符 合比較結果的輸出電壓Vp給第二PM0S電晶體P92。 位元線電壓產生單元920耦合於一源電壓Vs與位元 線電壓Vbl之間’並且包含快閃記憶胞〔91與電阻器94。 陕閃^己丨思胞C91的閘極是由一程式化字元線電壓vwi所控 制，其為位於第二PM0S電晶體P92與第二NMOS電晶 體N92間之連接點。電阻器94連接於位元線電壓與 電阻器之間。 ^ 私式化字元線電壓產生電路9〇〇使上述結構工作，以 致位兀線電壓Vbl最後會與參考電壓Vref相等。當位元線 電壓vbi最後與參考電壓Vref相等時，會獲得一程式化字 14514pif 14 1243382 几線電M Vwl ’並提供位元線電壓給㈣記憶胞，以 致可以穩定地程式化快閃記憶胞。 更特別的是，起始程式化字元線電壓Vwl是由流經第 二PMOS電晶體P91與第一 NM〇s電晶體順，並流到 第二=MOS電晶體P92與第二NM〇s電晶體N92的電流 所疋。起始程式化電流Ipgm流到由起始程式化字元線 電壓Vwl控制閘極的快閃記憶胞C91。施於電阻器94兩 端的起始位元線電壓Vbl是由起始程式化電流Ipgm所產 生。 提供起始位元線電壓Vbl給電壓比較器93，並與參考 電壓Vref比較。參考電壓Vref設定為約〇·4ν，其為圖3 之程式化時所用的位元線電壓Vbl。如果起始位元線電壓 Vbl低於參考電壓Vref，則電壓比較器幻的輸出電壓 有邏輯低準位。流經第二PMOS電晶體P92的電流總量因 響應輸出電壓Vp的邏輯低準位而增加。於是，起始程式 化字元線電壓Vwl的準位也隨之增加。一增加的程式化字 元線電壓Vwl會使得流到快閃記憶胞C91的程式化電流
Ipgm總量增加。因而，使得施於電阻器94兩端的位元線 電壓Vbl增加。 ' 提供一增加的位元線電壓Vbl給電壓比較器93，並與 參考電壓Vref比較。如果此增加的位元線電壓Vbi高於泉 考電壓Vref，則電壓比較器93的輸出電壓Vp有一邏輯高 準位。因響應輸出電壓Vp的邏輯高準位，而使得第二 PMOS電晶體所提供的電流總量因而增加。此例中，由於 14514pif 15 1243382 由第一及第二NM0S電晶體N91與N92所構成的電流鏡 的工作之故，增加了的程式化字元線電壓Vwl準位會被降 低。一降低的程式化字元線電壓Vwl會使得流到快閃記憶 胞C91的程式化電流Ipgm總量降低。因而使得施於電阻 為94兩端已增加的位元線電壓vbl隨之降低。 重復這些工作，程式化字元線電壓產生電路9〇〇產生 含有與芩考電壓Vref相同準位的程式化字元線電壓Vwl。 此時決定的程式化電流會決定一最終位元線電壓Vbl。 圖10繪示為依本發明一實施例之位元線電流控制電 壓產生電路1〇〇〇之電路圖。位元線電流控制電壓產生電路 1000包含快閃記憶胞C100以及與快閃記憶胞C100串聯 的NMOS二極體電晶體]^100。快閃記憶胞cl〇Q由連接於 源電壓Vs與接地電壓Vss間之程式化字元線電壓Vwl控 制閘極。在快閃記憶胞C100中，因響應由圖9之程式化 子元線電壓產生電路900產生之程式化字元線電壓Vwl而 產生一裎式化電流1Pgm。由於此程式化電流ipgm之故， 而使得一位元線電流控制電壓Vgc施於NMOS電晶體 N100的汲極與源極之間。 依本發明之實施例，最終產生的程式化字元線電壓 VWl位元線電壓Vbl與位元線電流控制電壓Vgc，將個 別知於圖11中的快閃記憶胞C100與NMOS電晶體N110 的，極與及極。當程式化快閃記憶胞C110時，流到快閃 Zk、胞Cll〇的程式化電流，會等於在圖$的程式化電壓 產生電路900的快閃記憶胞C91中流動的程式化電流 145l4pif 16 1243382
Ipgm;以及等於在位元線電流控制電壓產生電路1〇〇〇的 快閃記憶胞C100中流動的程式化電流Ipgm。 因此，在本發明中，程式化字元線電壓Vwl含有與預 先決定的參考電壓Vref相同的準位。因響應程式化字元線 電壓Vwl而流到快閃記憶胞C91的程式化電流Ipgm，被 用來產生位元線電流控制電壓Vgc。在快閃記憶胞的程式 化上，都使用程式化字元線電壓Vwl與位元線電流控制電 壓Vgc，使得其程式化電流][pgm可以像快閃記憶胞的程式 化所用的電流一般的流動。於是，即使快閃記憶胞的特性 P迹著其之製私的改變而變動，還是會產生恒定程式化宝 線電壓Vw、恒定位元線電壓、以及恒定位元線電流控 制電壓Vgc，也因此穩定地程式化快閃記憶胞。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1繪示為快閃記憶胞示意圖。 圖2繪示為NOR快閃記憶體核單元陣列之電路圖。 圖3繪示為根據快閃記憶胞的工作模式，顯示電壓 位的表格。 圖4繪示為習知程式化字元線電壓產生電路之電路 圖。 圖5繪示為習知由圖4之程式化字元線電壓產生電路 14514pif 17 U43382 戶斤產生的程式化字元線電壓Vwl之分布圖。 圖6繪示為習知控制位元線電流的傳統電路的電路 圖7繪示為圖6的NMOS電晶體的工作圖。 圖8繪示為習知利用傳統程式化字元線電壓、傳統位 元線電壓、與傳統位元線電流控制電壓，程式化快閃記憶 跑的電路圖。 圖9繪示為根據本發明一實施例的程式化字元線電壓 產生電路的電路圖。 圖10繪示為根據本發明一實施例的位元線電流控制 電路的電路圖。 圖11繪示為利用根據本發明的程式化字元線電壓、位 元線電壓、以及位元線電流控制電壓，程式化快閃記憶胞 的電路圖。 【主要元件符號說明】 410 :恒定電流產生器（C0NstaNT CURRENT GENERATOR) PI :第一 PMOS 電晶體(FIRSTPMOS TRANSISTOR) P2 :第二 pm〇S 電晶體(SECOND PMOS TRANSISTOR) C1 :單元電晶體(CELL TRANSISTOR) R :電阻器(RESISTOR) 610 :恒定電流源(CONSTANT CURRENT SOURCE) P3 :第三 PMOS 電晶體(THIRD PMOS TRANSISTOR) P4 ··第四 pmOS 電晶體(FOURTH PMOS TRANSISTOR) 14514pif 18 1243382 N1 :第一 NMOS 電晶體(FIRST NMOS TRANSISTOR) C2 :快閃記憶胞(FLASH MEMORY CELL) N2 : NMOS 電晶體(NMOS TRANSISTOR) 900 :程式化字元線電壓產生電路(program wordline voltage generation circuit) 910 :程式化字元線電壓產生單元(program wordline voltage generation unit) 920 ··位元線電壓產生單元(bitline voltage generation unit) P91:第一 PMOS 電晶體(FIRST PMOS TRANSISTOR) P92 ：第二 PMOS 電晶體（SECOND PMOS TRANSISTOR)
N91 ：第一 NMOS 電晶體（FIRST NMOS TRANSISTOR) N92 ：第二 NMOS 電晶體（SECOND NMOS TRANSISTOR) 93 :電壓比較器(VOLTAGE COMPARATOR) C91 :快閃記憶胞(FLASH MEMORY CELL) 94 :電阻器（RESISTOR) 14514pif 19